Dr inž. SPASOJE TEŠIĆ
profesor univerziteta

IMPULSNA ELEKTRONIKA

Naučna knjiga
BEOGRAD, 1976.

Recenzent
Dr inž. BRANKO RAKOVIĆ, redovni profesor univerziteta

Za izdavača *Dragoslav Joković*, urednik *Gordana Nikolić*, tehnički urednik *Mihailo Jozić*, korektor Lenčica Radojčić
Tiraž 3.000 primeraka

Štampa: Beogradski izdavačko-grafički zavod, Bulevar vojvode Mišića 17, Beograd

SADRŽAJ

Predgovor

Simboli XI

1. UVOD U IMPULSNU ELEKTRONIKU 1
1.1. Nesinusoidni naponi 1
1.1.1. Tipični oblici nesinusoidnih napona 3
1.1.2. Harmonijska analiza nesinusoidnih napona 7
1.1.3. Dobijanje nesinusoidnih napona 10
1.2. Osnovni pojmovi digitalne elektronike 12
1.2.1. Digitalni oblik informacija 12
1.2.2. Binarni brojni sistem 14
1.2.3. Binarno kodovani decimalni sistemi 16
1.2.4. Osnovni stavovi prekidačke algebre 17
1.2.5. Kombinacione tabele 20
1.2.6. Logičke operacije 21
1.2.7. Formiranje logičke mreže 25
1.2.8. Karnoove tablice 26
Literatura 28

Prvi deo — NEREGENERATIVNA KOLA

2. POLUPROVODNIČKI PREKIDAČKI ELEMENTI 29
2.1. Idealni prekidački element 29
2.2. Prekidačke karakteristike diode 32
2.2.1. Parametri diode u ustaljenom režimu 32
2.2.2. Nestabilnost statičkih parametara diode 34
2.2.3. Linearna aproksimacija diodne karakteristike 36
2.2.4. Prelazni režim diode 37
2.2.5. Cener-diode 40
2.3. Prekidačke karakteristike tranzistora 41
2.3.1. Parametri tranzistora u neprovodnom stanju 44
2.3.2. Parametri tranzistora u provodnom stanju 50
2.3.3. Analitičko određivanje statičkih parametara 53
2.3.4. Vreme uključivanja tranzistora 58
2.3.5. Vreme isključivanja tranzistora 62
2.3.6. Metoda kontrolnog tovara 65
2.4. Prekidačke karakteristike unipolarnih tranzistora 69
2.4.1. Karakteristike feta 70
2.4.2. Karakteristike mosfeta 72
2.5. Prekidački elementi sa karakteristikom negativne otpornosti 74
2.5.1. Karakteristike tunelske diode 74
2.5.2. Karakteristike jednospojnog tranzistora 77
Literatura 79

3. UOBLIČAVAČKA KOLA ... 80

3.1. Linearna uobličavačka kola ... 80
3.1.1. RC mreže ... 81
3.1.2. Integrator ... 85
3.1.3. Kompenzovani razdelnik napona ... 86
3.1.4. CR mreže ... 87
3.1.5. Diferencijator ... 92
3.1.6. Induktivna uobličavačka kola ... 93
3.2. Nelinearna uobličavačka kola ... 94
3.2.1. Uobličavačka kola sa diodama ... 94
3.2.2. Uobličavačka kola sa tranzistorima ... 99
3.3. Komparatorska kola ... 102
3.3.1. Diodni komparator ... 102
3.3.2. Diferencijalni komparator ... 103
3.3.3. Integrisani diferencijalni komparator ... 106
3.4. Uspostavljači nivoa ... 108
3.4.1. Prelazni period uspostavljanja nivoa ... 110
3.4.2. Ustaljeno stanje uspostavljača nivoa ... 111
3.5. Vremenski selektori napona ... 114
Literatura 116

4. ELEMENTARNA LOGIČKA KOLA ... 117

4.1. Diodna logika — DL ... 118
4.1.1. Diodna ILI i I kola ... 118
4.1.2. Diodna kola u više nivoa ... 121
4.1.3. Multiplikacija priključaka diodnih kola ... 122
4.1.4. Proračunski postupci u diodnoj logici ... 125
4.1.5. Prelazne karakteristike diodnih kola ... 127
4.2. Invertor ... 129
4.2.1 Statički i dinamički režim rada invertora ... 129
4.2.2. Margine smetnji invertora ... 133
4.2.3. Prelazna stanja invertora ... 134
4.2.4. Opterećenje invertora ... 136
4.3. Invertor sa mosfetovima ... 138
4.3.1. Invertor sa aktivnim opterećenjem ... 139
4.3.2. Dinamička otpornost opterećenja ... 140
4.3.3. Komplementarni invertor ... 143
Literatura ... 143

5. SISTEMI IZVOĐENJA LOGIČKIH KOLA ... 144

5.1. Otporno-tranzistorska logika — RTL ... 146
5.2. Diodno-tranzistorska logika — DTL ... 148
5.2.1. Konfiguracija NILI i NI kola ... 148
5.2.2. Multiplikacija priključaka ... 149
5.2.3. Integrisana NI kola ... 151
5.2.4. Kola sa visokim pragom provođenja — HTL ... 153
5.3. Logika sa direktnom tranzistorskom spregom — DCTL ... 154
5.3.1 Konfiguracija NILI kola ... 154
5.3.2. Multiplikacija priključaka ... 155
5.3.3. Problem preotimanja bazne struje ... 156
5.3.4. Upotreba tranzistora sa predotporom ... 156
5.3.5. Margina smetnji ... 159
5.3.6. Integrisana DCTL kola ... 159
5.4. Tranzistorsko-tranzistorska logika — TTL ... 161
5.4.1. Osnovna konfiguracija NI kola ... 161
5.4.2. Modifikacije integrisanih kola ... 162

5.5. Logika sa emitorskom spregom — ECL 166
5.5.1. Osnovna konfiguracija kola 167
5.5.2. Kola sa usklađenim naponskim nivoima 170
5.5.3. Kola sa dvostrukom emitorskom spregom — E^2 CL 172
5.6. Logička kola u MOS tehnici 173
5.7. Upoređenje sistema logičkih kola 175
Literatura 177

6. GENERATORI VREMENSKE BAZE 178
6.1. Definicije linearnosti vremenske baze 179
6.2. Osnovna konfiguracija kola vremenske beze 184
6.2.1. Način rada kola 185
6.2.2. Monostabilan rad kola 186
6.3. Kola sa izvorom konstantne struje 187
6.3.1 Kolo sa bazno-kontrolisanim strujnim izvorom 187
6.3.2. Kolo sa emitorsko-kontrolisanim strujnim izvorom 190
6.4. Milerova kola 196
6.4.1. Osnovna konfiguracija Milerovog kola 197
6.4.2. Određivanje ciklusnog vremena kola 198
6.4.3. Poboljšana Milerova kola 201
6.4.4. Milerova kola sa operacionim pojačavačem 205
6.4.5. Milerova kola sa fetovima 208
6.5. Butsrep-kola 210
6.5.1. Generalisano butsrep-kolo 211
6.5.2. Osnovna konfiguracija butstrep-kola 212
6.5.3. Modifikovano butsrep-kolo 217
6.5.4. Butstrep-kolo sa mosfetovima 221
6.6. Strujne vremenske baze 222
6.6.1. Pobuđivanje kalema linearnom strujom 223
6.6.2. Formiranje trapeznog napona 224
6.6.3. Formiranje pogonske struje kalema 225
6.6.4. Generatori linearno promenljive struje 227
Literatura 228

Drugi deo — REGENERATIVNA KOLA

7. OPŠTI POJMOVI O REGENERATIVNIM KOLIMA
7.1. Osnovna koncepcija regenerativnog kola 229
7.2. Način rada tranzistorskog regenerativnog kola 230
7.2.1. Određivanje uslova bistabilnog rada kola 231
7.2.2. Brzina rada kola 233
7.3. Tranzistorska regenerativna kola sa emitorskom spregom 237
7.3.1. Prenosna karakteristika kola 238
7.3.2. Razmatranje stabilnosti kola 240
7.4. Klasifikacija regenerativnih kola 242
Literatura 243

8. BISTABILNA KOLA
8.1. Statička stanja flipflopa 244
8.1.1. Flipflop sa fiksnim prednaponom 245
8.1.2. Flipflop sa automatskim prednaponom 246
8.1.3. Proračunski postupak flipflopa 246
8.1.4. Opterećivanje flipflopa 249

8.2. Dinamički režim flipflopa ... 250
8.2.1. Komutacioni kondenzatori ... 251
8.2.2. Povećanje brzine flipflopa ... 253
8.3. Okidanje flipflopa ... 256
8.3.1. Nesimetrično okidanje ... 257
8.3.2. Simetrično okidanje ... 260
8.4. Flipflop sa direktnom spregom ... 262
8.5. Flipflop sa komplementarnim tranzistorima ... 263
8.6. Flipflop sa unipolarnim tranzistorima ... 265
8.7. Flipflop sa negativnom karakteristikom prekidača ... 268
8.8. Flipflop kao memorijski element ... 272
8.8.1. RS flipflop ... 272
8.8.2. T flipflop ... 277
8.8.3 RST flipflop ... 278
8.8.4. JK flipflop ... 279
8.8.5. MS flipflop ... 281
8.9. Šmitovo kolo ... 284
8.9.1. Šema kola i način rada ... 285
8.9.2. Naponi okidnih pragova ... 286
8.9.3. Histerezis Šmitovog kola ... 289
8.9.4. Modifikacije Šmitovog kola ... 291
8.9.5. Primena Šmitovog kola ... 293
Literatura ... 295

9. ASTABILNA KOLA ... 297
9.1. Konvencionalni multivibrator ... 297
9.1.1. Konfiguracija kola i način rada ... 298
9.1.2. Učestanost oscilovanja multivibratora ... 300
9.1.3. Vremenski dijagrami multivibratora ... 304
9.1.4. Sinhronizacija multivibratora ... 308
9.1.5. Neka poboljšanja konvenzionalnog multivibratora ... 311
9.2. Multivibratori sa emitorskom spregom ... 314
9.2.1. Kolo sa dva kondenzatora ... 315
9.2.2. Kolo sa jednim kondenzatorom ... 317
9.3. Multivibratori sa komplementarnim tranzistorima ... 320
9.3.1. Kolo sa komplementarnim prekidačom ... 320
9.3.2. Kolo sa dva komplementarna prekidača ... 323
9.3.3. Kolo sa baznom vremenskom mrežom ... 325
9.4. Multivibratori sa unupolarnim tranzistorima ... 327
9.4.1. Kola sa fetovima ... 328
9.4.2. Kola sa mosfetovima ... 329
9.5. Astabilna kola sa karakteristikom negativne optornosti prekidača ... 331
9.5.1. Kolo sa tunelskom diodom ... 331
9.5.2. Kolo sa jednospojnim tranzistorom ... 333
9.6. Astabilno kolo sa integrisanim komponentama ... 335
9.7. Primena astabilnih kola ... 337
9.7.1. Generatori impulsa ... 337
9.7.2. Naponsko-frekventni konvertori ... 339
9.7.3. Ostale primene multivibratora ... 342
Literatura ... 344

10. MONOSTABILNA KOLA
10.1. Monovibrator sa ukrštenom spregom ... 347
10.1.1. Konfiguracija kola i način rada ... 347
10.1.2. Vremenski dijagrami monovibratora ... 348
10.1.3. Proračunski postupak monovibratora ... 349
10.1.4. Modifikacije osnovnog kola monovibratora ... 351

10.2. Monovibrator sa emitorskom spregom ... 354
10.2.1. Kola sa baznom vremenskom mrežom ... 354
10.2.2. Kolo sa emitorskom vremenskom mrežom ... 359
10.3. Monovibratori sa komplementarnim tranzistorima ... 361
10.3.1. Kola sa komplementarnim prekidačom ... 361
10.3.2. Ostala komplementarna kola ... 363
10.4. Monovibratori sa unipolarnim tranzistorima ... 364
10.5. Monostabilna kola sa karakteristikom negativne otpornosti prekidača ... 366
10.6. Monostabilna kola sa integrisanim komponentama ... 367
10.7. Primena monostabilnih kola ... 372
10.7.1. Vremensko kašnjenje ... 373
10.7.2. Konverzija napona u vreme ... 374
Literatura ... 377

11. BLOKING-OSCILATOR ... 379
11.1. Impulsni transformator ... 380
11.1.1. Ekvivalentna šema transformatora ... 380
11.1.2. Impulsna karakteristika transformatora ... 384
11.1.3. Konstruktivna rasmatranja impulsnog transformatora ... 386
11.2. Astabilni bloking-oscilator sa kontrolnom diodom ... 387
11.2.1. Period provođenja tranzistora ... 388
11.2.2. Period neprovođenja tranzistora ... 391
11.3. Astabilni bloking-oscilator sa RC mrežom ... 393
11.3.1. Kvazistabilni period kola ... 395
11.3.2. Nepoželjni efekti kola ... 396
11.4. Monostabilni bloking-oscilator ... 397
11.4.1. Osnovna konfiguracija kola ... 398
11.4.2. Način okidanja kola ... 400
11.5. Ostali tipovi bloking-oscilatora ... 401
11.5.1. Bloking-oscilator sa kolektorsko-emitorskom spregom ... 401
11.5.2. Bloking-oscilatora sa zasićenim transformatorom ... 404
11.6. Primena bloking-oscilatora ... 405
Literatura ... 407
Registar ... 409

PREDGOVOR

Na polju elektronike postignuti su u poslednjim decenijama neslućeni rezultati zahvaljujući dobrim delom razvoju impulsnih kola. Prva impulsna kola realizovana su pre više od pola veka, ali u toku čitave dve decenije njihovog postojanja ona nisu imala širu praktičnu primenu. Danas, međutim, savremena elektronika pretežno koristi baš impulsna kola, odnosno elemente impulsne elektronike. Specifične karakteristike nekih od ovih elemenata proširile su mogućnost njihove primene i u oblasti digitalne elektronike, koja u ovom vremenu doživljava svoj najveći razvoj. Naglasimo da stoga stroge podeljenosti između impulsnih i digitalnih kola nema, pa je digitalna elektronika samo jedan specifični deo impulsne elektronike.

U ovoj knjizi biće obuhvaćena osnovna kola impulsne elektronike, tj. kola koja se susreću pri radu sa nesinusoidnim oblicima signala. Imajući u vidu prethodnu napomenu u vezi sa digitalnom elektronikom, razumljivo je što će se izvesno gradivo iz ranije objavljene knjige »Digitalna elektronika« od istog pisca ponoviti i u ovoj knjizi. Time se pre svega postiže neophodna celovitost ove knjige, tako da čitalac nije prinuđen da se koristi i drugom radi razumevanja nekih osnovnih pojmova iz oblasti digitalne elektronike. U svakom slučaju gradivo ove i pomenute ranije knjige čini kompletnu celinu impulsne elektronike, koju autor namerava da izda kasnije, ako se za to ukaže potreba.

U prvoj glavi ove knjige, koja čini uvod u impulsnu elektroniku, ukratko je izložena potreba za signalima nesinusoidnog oblika, njihovi tipični oblici, kao i mogućnost njihovih ostvarenja. Pored toga ovde su navedeni i osnovni pojmovi iz digitalne elektronike, uključujući tu i osnovne stavove prekidačke algebre.

Ostalo gradivo knjige podeljeno je na dva dela. Prvi deo obuhvata pet glava u kojima se obrađuju neregenerativna impulsna kola. Drugi deo knjige ima takođe pet glava u kojima se obrađuju regenerativna impulsna kola. Prema ovoj podeli izlaganje gradiva po glavama izvršeno je tako, da se redovno nova saznanja naslanjaju na prethodna, a ponavljanja su pri tome svedena na najmanju meru.

U vezi sa ovakvim grupisanjem gradiva i principom njegovog izlaganja najpre su, u drugoj glavi, izložene karakteristike prekidačkih elemenata: dioda, bipolarnih i unipolarnih tranzistora, zatim jednospojnih tranzistora i tunelskih dioda. Da bi se izbeglo stalno isticanje vrste tranzistora, pod ovim pojmom u knjizi podrazumevaju se samo konvencionalni - bipolarni tranzistori, dok su unipolarni jednostavno nazvani fetovi i mosfetovi. Time se želelo da se konačno učini kraj različitoj terminologiji za ove poluprovodničke elemente kako u izražavanju, tako i u pisanju. Što se tiče poluprovodničkih elemenata sa karakteristikom negativne

otpornosti, u ovoj knjizi su uzeta u obzir samo dva: jedan sa naponskom a drugi sa strujnom kontrolom.

U trećoj glavi prikazana su linearna i nelinearna uobličavačka kola. Ovde se radi o dosta jednostavnim električnim mrežama, čiji bi rad, možda, bio dovoljno jasan i bez posebnog opisivanja. Kako se ovakve mreže često javljaju i u sklopu složenijih kola, to su one ipak detaljno prikazane na jednom mestu, da bi se izbeglo stalno ponavljanje njihove uloge.

Četvrta i peta glava posvećene su logičkim kolima. Gledano sa stanovišta integrisane tehnologije ovde se radi o takovzanim kombinacionim elementima, koji nalaze čestu primenu u složenijim mrežama digitalnog karaktera. U četvrtoj glavi posebno su obrađena elementarna logička kola, dok su u petoj prikazane raznolike tehnike izvođenja nešto složenijih kola, sa posebnim osvrtom na mogućnost integrisane realizacije.

U petoj glavi razmatran je problem generisanja linearno promenljivog napona. Ovakvi naponi dobijaju se pomoću integratorskih kola. U cilju poboljšanja linearnosti napona, razvijeno je više tipova kola, ali se sva ta kola često navode samo kao generatori vremenskih baza. Dodajmo da su ovde, pored opisivanja generatora naponskih baza, dotaknuti i problemi generisanja strujnih vremenskih baza.

Sedma glava predstavlja uvod u drugi deo knjige, koji je, kao što je rečeno, posvećen regenerativnim kolima. Ovde je u stvari prikazan samo princip na kome se zasniva regenerativan način rada kola. Pri tome navedene su i osnovne karakteristike tih kola, kao i njihova klasifikacija.

U osmoj glavi obrađena su bistabilna kola, odnosno flipflopovi. Ustaljeni i prelazni režim rada kola, kao i mogućnosti njihovog okidanja razmotreni su dosta detaljno. Pored toga posebna pažnja posvećena je flipflopu kao memorijskom elementu, koji nalazi veliku primenu u digitalnim mrežama.

Astabilna kola, odnosno multivibratori, opisani su u devetoj glavi. Postoji ogroman broj ovih kola i dosta je teško izvršiti odabiranje samo najboljih. Stoga je ovde, pored klasičnog kola, prikazan i veći broj drugih, uglavnom kao primeri različitih tipova multivibratora.

Deseta glava posvećena je monostabilnim kolima, odnosno monovibratorima. S obzirom na to da su principi rada ovih kola već prikazani u prethodne dve glave, ovde su uglavnom istaknute samo nužne modifikacije ranijih kola, da bi se ostvario monostabilan rad.

Najzad, u jedanaestoj glavi opisani su bloking-oscilatori, kao klasičan primer regenerativnih kola sa jednim aktivnim elementom. Iako ova kola po načinu rada mogu da budu astabilna ili monostabilna, ona su izdvojena posebno radi toga, što se u realizaciji sasvim razlikuju od uobičajenih multivibratorskih kola.

Obim iznetog gradiva u ovoj knjizi uglavnom odgovara potrebama većine viših stručnjaka iz oblasti elektronike. Nivo i način izlaganja gradiva iziskuje osnovna znanja iz oblasti elektronike koja se stiču na prvim godinama studija na elektrotehničkim fakultetima. Prema tome, knjiga je prvenstveno namenjena da posluži kao udžbenik studentima elektrotehnike. Pored toga ona će svakako biti od koristi kako inženjerima, tako i tehničarima, koji se bave projektovanjem i primenom impulsnih elektronskih kola i njihovih složenijih sklopova. Najbolji sud o korisnosti knjige, uostalom, daće njeni čitaoci, a njihove primedbe i sugestije pisac očekuje sa zahvalnošću.

Beograd, 28. juna 1975. godine

S. T.

SIMBOLI

Opšti:	Značenje simbola u osnovi ili u indeksu:
A	Pojačanje; anoda
A_i, A_v, A_K	Strujno, Naponsko, odnosno kružno pojačanje
B	Baza
C	Kolektor; kapacitet; ciklus
C_S	Sprežni (komutacioni) kapacitet
D	Dioda; drejn; difuziona konstanta
$A, B, C, D, \ldots$	Prekidačke promenljive, prvenstveno ulazne
$\overline{A}, \overline{B}, \ldots$	Komplementne vrednosti prekidačkih promenljivih
E	Emitor
f	Učestanost
F_K	Faktor konverzije
F_P	Faktor promene (učestanosti)
F_S	Faktor zasićenja tranzistora
G	Generator; gejt
h	hibridni parametri tranzistora
i, I	Struja; izlaz (izlazni); isključivanje
L	Induktivnost; dužina; linearni
K	Katoda; komparator; krajnji; električno polje
L (0), L (1)	Logička nula, odnosno jedinica
M	Faktor multiplikacije lavinskog efekta; broj ulaza logičkog kola; amplituda
N	Broj zavojaka; broj izlaza logičkog kola; neprovodan; niži nivo; negativan; nelinearan
n	Prenosni odnos transformatora
O	Otvoren, prekinut, »visi u vazduhu«
p	Koncentracija, raspodela gustine nosilaca naelektrisanja; premašenje
P	Impuls; snaga; logički proizvod; provodan; pozitivan; početni; punjenje
P_T	Taktni impulsi
Q, $\overline{Q}$	Pravi i komplementni izlaz flipflopa
Q, q	električni tovar; opterećenje kondenzatora
Q_B	Bazni tovar tranzistora
R	Otpor; ulaz za resetovanje (flipflopa); invertovan, obrnut; referentni
r	otpornost
s	kompleksna učestanost
S	Signal; smetnja; sors; ulaz za setovanje (flipflopa); površina; presek; spoljašnji; sinhronizacioni; statički; središni

t	Vreme
T	Vremenski interval; perioda; temperatura
T_P	Taktni interval, takt-perioda, perioda taktnih impulsa; trajanje (širina) impulsa; deo periode sa višim (pozitivnim) naponom; provodni period
T_C	Ciklusno vreme
T_V, T_N	Visoko-, odnosno niskonaponski period
T_L, T_N	Linearni, odnosno nelinearni period
T_0	Vremenski interval između impulsa, pauza
t_P	Prelazno vreme, period; vreme prekidanja
t_k, t_d	Vreme kašnjenja
t_r, t_f	Vreme uspona, porasta, uspostavljanja, odnosno vreme opadanja
t_s	Vreme rasterećenja, oporavka (nagomilavanja)
t_{sm}	Vreme smirivanja
t_u, t_i	Vreme uključivanja, odnosno isključivanja
V	Napon; viši nivo; visokonaponski
V_U, V_I	Jednosmerni ulazni, odnosno izlazni napon; napon uključivanja, odnosno isključivanja
v_u, v_i	Naizmenični ulazni, odnosno izlazni napon
v_U, v_I	Naizmenični ulazni, odnosno izlazni napon, superponiran jednosmernom naponu
V_n, V_i	Jednosmerna komponenta (srednja vrednost) napona na ulazu, odnosno na izlazu
V_S	Napon signala; napon smetnji; spoljašnji napon; sinhronizacioni napon
V_M, ΔV	Amplituda impulsnog napona, promena napona
V_{MS}	Margina smetnji
V_T	Temperaturski napon
V_G	Napon generatora; potencijal zabranjene zone
W, V, Z, Z, ...	Prekidačke promenljive, prvenstveno izlazne
δ	Nelinearnost; prigušenje
λ	faktor ispune (nesinusoidnog napona)
τ	vremenska konstanta kola
η	korekcioni faktor; razdelni faktor
η_V	faktor iskorišćenja napona
ω	kružna učestanost

Za diode:

I_D	Struja diode
I_{DO}	Inverzna struja diode
I_{DT}	Struja na pragu provođenja diode
V_D, V_{DN}	Napon provodne, odnosno neprovodne diode
V_{DT}	Napon praga provođena diode
V_{DZ}	Dozvoljeni inverzni napon diode
V_Z	Napon Cener-diode; probojni napon diode
V_{DD}	Napon napajanja diode
R_D, R_{DN}	Otpornost provodne, odnosno neprovodne diode
t_{rf}	Vreme uključivanja diode
t_{rr}	Vreme isključivanja diode

Za tranzistore:

f_α, f_β, f_T	Granične učestanosti prema odgovarajućim definicijama
h_F, (h_{FE})	Jednosmerni koeficijent strujnog pojačanja tranzistora u emitorskoj vezi

h_f, (h_{fe})	Koeficijent strujnog pojačanja tranzistora u emitorskoj vezi (za naizmeničnu struju)
h_{FR}	Jednosmerni koeficijent strujnog pojačanja tranzistora u baznoj vezi
α_F, α_B,	Koeficijent strujnog pojačanja tranzistora u baznoj vezi kada se on koristi normalno — unapred, odnosno obrnuto — unazad
h_{ie}, h_{oe}	Ulazna otpornost, odnosno izlazna provodnost tranzistora u emitorskoj vezi
I_B, I_{BS}	Bazna struja tranzistora u aktivnom, odnosno u zasićenom režimu rada
I_{BT}, I_{BST}	Bazna struja na pragu provođenja, odnosno na pragu zasićenja tranzistora
I_{BU}, I_{BI}	Struja uključivanja, odnosno isključivana tranzistora
I_{BV}	Inverzna struja u baznom dovodu pri inverznom naponu V na bazi tranzistora
I_C, I_{CS}	Kolektorska struja tranzistora u aktivnom, odnosno u zasićenom režimu rada
I_{CT}, I_{CST}	Kolektorska struja na granici provođenja, odnosno na granici zasićenja tranzistora
I_{CO}	Inverzna struja kolektorskog spoja
I_{CBO}	Inverzna struja kolektor — baza pri otvorenom emitoru
I_{CBK}	Inverzna struja kolektor — baza pri kratkospojenom emitoru na bazu
I_{CN}	Kolektorska struja neprovodnog tranzistora koji nije potpuno zakočen
I_E	Emitorska sturja tranzistora
I_{EBO}, I_{EBK}	Inverzna struja emitor — baza pri otvorenom, odnosno kratkospojenom kolektorskom priključku
V_B, V_C	Bazni, odnosno kolektorski napon provodnog tranzistora u emitorskoj vezi, kada je emitor na nultom potencijalu, odnosno na masi
V_{BE}, V_{CE}	Bazni, odnosno kolektorski napon provodnog tranzistora u emitorskoj vezi, kada je emitor na proizvoljnom potencijalu (nije na masi)
V_{BS}, V_{CS}	Bazni, odnosno kolektorski napon tranzistora u zasićenju
V_{BT}, V_{BST}	Napon praga provođenja, odnosno praga zasićenja
V_{BN}, V_{CN}	Napon na bazi, odnosno na kolektoru neprovodnog tranzistora
BV_{CBO}	Probojni napon kolektor — baza pri otvorenom emitorskom dovodu (kolu)
BV_{CEO}, BV_{CER}	Probojni napon kolektor — emitor pri otvorenom baznom kolu, odnosno kada je bazno kolo zatvoreno otporom R
V_{BB}, V_{CC}, V_{EE}	Naponi napajanja čiji je jedan kraj vezan na odgovarajući tranzistorski priključak a drugi na masu.

Za fetove i mosfetove:

I_D	Struja drejna
V_D, V_G	Napon drejna, odnosno gejta kada je sors na nultom potencijalu
V_{DS}, V_{GS}	Napon drejna, odnosno gejta kada sors nije na nultom potencijalu
V_{GT}, V_{GST}	Napon praga provođenja
V_{GP}	Napon pozitivno polarisanog gejta kod feta
V_{DST}	Napon drejna na granici omske oblasti
g_m	Prenosna provodnost (kanduktansa), strmina
V_{DD}, V_{GG}, V_{SS}	Naponi napajanja ili predpolarizacije

Za jednospojne tranzistore

V_E, V_{EB_1}	Emitorski napon kada je baza B_1 na nultom odnosno na proizvoljnom potencijalu
V_{ET}, (V_P)	Napon praga provođenja
V_{EST}, (V_V)	Napon praga zasićenja
I_P, I_V	Emitorska struja na granici provođenja, odnosno zasićenja
V_{BB}	Napon između baza B_1 i B_2
r_{BB}	Otpornost između baza B_1 i B_2
η	razdelni faktor

Za tunelske diode:

V_P, V_V	Granična vrednost niskonaponske, odnosno visokonaponske oblasti (napon vrha, odnosno napon dna)
I_P, I_V	Struje vrha i dna karakteristike diode
r_N	Negativna otpornost

SKRAĆENICE::

Poluprovodnički elementi

D	Dioda
DZ	Cener-dioda (Zener)
TD	Tunelska dioda
TR	Tranzistor
JTR	Jednospojni tranzistor
FT	Fet
MF	Mosfet

Sistemi logičkih kola

DTL	Diodno-tranzistorski
DCTL	Tranzistorski sa direktnom spregom
RTL	Otporno-tranzistorski
TTL	Tranzistorsko-tranzistorski
ECL	Sa emitorskom spregom
MOS	Sa mosfetovima
CMOS	Sa komplementarnim mosfetovima

Logičke operacije:

ILI	Sabiranje
I	Množenje
NE	Komplementiranje
NILI	Sabiranje i komplementiranje
NI	Množenje i komplementiranje

Flipflopovi

FF	Flipflop
MS	Specijalan tip flipflopa sa zadrškom
T, *RS*, *RST*, *JK*	Logičke funkcije flipflopova

GLAVA I

UVOD U IMPULSNU ELEKTRONIKU

Danas je dosta teško definisati šta se sve podrazumeva pod pojmom elektronika. U svakom slučaju može se reći da je elektronika nastala kao rezultat istraživanja mogućnosti kretanja slobodnih nosilaca elektriciteta kroz različite manje ili više provodne sredine. Iz toga proizilazi da je osnovni zadatak elektronike proučavanje elektronskih kola.

Prvobitna potreba za elektronskim kolima javila se u radio-difuznim sistemima. U vezi s tim razvijeni su oscilatori kao i pojačavači radio-signala. Ove signale čine prostoperiodični naponi, naponi sinusoidnog oblika. Pravilno manipulisanje sa takvim signalima nameće primenu elektronskih kola sa linearnim karakteristikama. Zbog toga se elektronska kola, kod kojih aktivni element radi u linearnoj oblasti karakteristike, nazivaju linearna. Kako je potrebna linearnost obezbeđena u ograničenom delu karakteristike aktivnog elementa, to se za navedena kola kaže, da rade sa malim signalima.


U kasnijem razvoju elektronike nastali su i sistemi koji rade sa nesinusoidnim naponima. U većini slučajeva koriste se naponi pravougaonog oblika, koji se popularno nazivaju impulsima. Otuda impulsna elektronika obuhvata oblast elektronskih kola, koja se upotrebljavaju pri radu sa signalima ne kontinualnog već impulsnog karaktera. U ovakve signale u širem smislu reči ubrajaju se svi oni koji nisu prostoperiodičnog oblika. Ako se ti signali predstavljaju pomoću napona, onda ti naponi mogu da budu veoma različitog oblika kao što su: pravougaoni, šiljasti, eksponencijalni, linearni itd.

1.1. NESINUSOIDNI NAPONI

Za generisanje nesinusoidnih napona kao i za manipulisanje sa njima koriste se prekidačka elektronska kola. U opštem slučaju ove napone karakteriše nagla promena anplitute. Da bi se to ostvarilo neophodno je da u kolu postoji neki element sa nelinearnom karakteristikom. Zbog toga se ovakva elektronska kola ponekad nazivaju i nelinearna. Uobičajeni aktivni elementi pored linearne poseduju i nelinearnu oblast karakteristika. Otuda oni mogu da se upotrebe i za realizaciju impulsnih kola pod uslovom da se radi sa signalima koji se protežu izvan linearne oblasti karakteristika. Drugim rečima to znači da ova kola rade sa velikim signalima, što predstavlja jednu od opštih karakteristika kola u impulsnoj elektronici.

Potreba za naponima nesinuiodnog oblika javila se već na samom početku razvoja električnih komunikacija. Naime, prvi telegrafski prenos vesti obavljen je korišćenjem impulsa, čija su trajanja odgovarala tačkama i crtama Morzeove azbuke. Generisanje tih impulsa u većini slučajeva vrši se pomoću ručnog prekidača, zvanog taster.

Radar svakako spada među prve impulsne uređaje u savremenim elektronskim sistemima. Blok-šema jednog takvog uređaja pokazana je na sl.1.1.. Uređaj




Sl.1.1. Blok-šema radarskog sistema

se sastoji od predajnika i prijemnika. Predajnik čine dva stepena: modulator i oscilator. Prijemnik sačinjavaju tri bloka: pojačavač, detektor i indikator. U bloku *T*, koji se inače naziva tajmer, nastaju sinhronizacioni impulsi u određenim vremenskim razmacima. Svaki put kad se pojavi sinhronizacioni impuls otpočinje generisanje linearnog napona, koji služi kao vremenska baza u indikatorskom bloku. Isti impuls okida i modulator, na čijem se izlazu formira pravougaoni impuls određenog trajanja. Ovaj impuls upravlja radom oscilatora. Naime, u toku postojanja modulacionog impulsa aktivira se oscilator, koji radi na vrlo visokoj učestanosti. Energija ovog oscilatora dovodi se preko prekidača *P* na antenu *A*, odakle se zrači u vidu elektromagnetnih talasa. Antena usmerava te talase ka predmetu *B*, odakle se oni odbijaju i ponovo vraćaju na antenu *A*. Kako se prekidač po prestanku modulacionog impulsa prebacuje u drugi položaj, to je sada antena spojena sa prijemnim delom radarskog uređaja. Prispeli visokofrekventni signal se pojačava i detektuje tako, da se na indikator dovodi u vidu pravougaonog impulsa. Pošto je za prelaz puta od *A* do *B* i natrag emitovanom signalu bilo potrebno izvesno vreme, to će se prispeli impuls na indikatoru pojaviti nešto kasnije od sinhronizacionog impulsa. Poznavajući brzinu kretanja elektromagnetnih talasa, iz očitanog vremenskog razmaka između pomenutih impulsa na indikatoru može da se odredi udaljenost predmeta *B* od antena *A*.

Zahvaljujući impulsnom prenosu signala omogućeno je višestruko iskorišćenje spojnih puteva između udaljenih tačaka. Lep primer za to je prenosni sistem sa vremenskim multipleksom, sl. 1.2. Tri različita signala *a*, *b* i *c* predstavljena su kontinualno promenljivim naponima na mestu otpreme *M*. Sva tri signala prenose se istovremeno po jednom vodu u mesto *N*. Prenos je ostvaren pomoću sinhronih komutacionih prekidača u tačkama *M* i *N*. Ciklusno vreme obrtanja prekidača iznosi 3τ, gde je τ vreme zadržavanja prekidača u jednom položaju. Kada se prekidači nalaze u položaju *A* prenosi se prvi deo signala (*a*) u vidu izdvojenog impulsa širine τ i amplitude koja je jednaka naponu signala u tom trenutku. U sledećem vremenskom intervalu τ, prekidači se nalaze u položaju *B* i tada se prenosi

prvi deo signala (*b*). Najzad, kad se komutacioni prekidači nađu u položaju *C*, preneće se i prvi deo signala (*c*). Posle toga ciklus prenošenja signala se ponavlja, tako da se na prijemu pojavljuje još po jedan impuls od sva tri signala. Posle nekoliko ponovljenih ciklusa lako se uočava da se iz serije prenetih impulsa mogu ponovo da reprodukuju prvobitni oblici signala na mestu prijema *N*.



Sl.1.2. Prenosni sistem sa vremenskim multipleksom

Pored telekomunikacionih sistema postoje i mnogi drugi u kojima se javlja potreba za naponima impulsnog oblika. Postupci analize slike u televiziji sinhronizovani su odgovarajućim impulsima. Impulsi se susreću u telemetrijskim sistemima, u automatskoj kontroli procesa, u mernoj instrumentaciji itd. Celokupan sistem digitalne obrade podataka zasniva se na primeni impulsa. Sa njima se pre svega izražavaju brojne vrednosti podataka u nekom pogodnom numeričkom sistemu. Sa tako izraženim podacima obavljaju se i sve potrebne računske operacije. Kako podaci tako i dobijeni rezultati čuvaju se na duže vreme takođe u impulsnom obliku. Sinhronizacija procesa pri obradi podataka, instrukcije u vezi obrade, kao i kontrola obrade izvodi se takođe pomoću impulsa. Prema tome, naponi impulsnog oblika našli su punu primenu u digitalnoj elektronici. Kola digitalne elektronike u krajnjoj liniji spadaju u oblast impulsne elektronike. Neke razlike nastaju tek u konkeretnoj primeni tih kola, koja u digitalnoj elektronici, na primer, treba da zadovolje i postavljene uslove u pogledu donjeg i gornjeg nivoa impulsa. Drugim rečima, digitalna kola su u stvari impulsna kola sa specijalnom namenom u primeni. No, pored ovih, impulsna elektronika sadrži i neka kola koja nemaju digitalni karakter, kao što su na primer, uobličavači, amplitudski komparatori, generatori vremenskih baza i drugi.


1.1.1. **Tipični oblici nesinusoidnih napona**

Među svim nesinusoidnim naponima najveći značaj u impulsnoj elektronici imaju oni koji se odlikuju naglom promenom amplitude. Ovakvi naponi u užem smislu reči nazivaju se impulsima. Pri analizi nekih električnih kola i prenosnih sistema usvaja se teorijski oblik impulsa, koji bi imao trenutnu promenu amplitude. Takav impuls prikazan je na sl.1.3a i poznat kao Hevisajdova (Heaviside) funkcija, odskočni napon ili step-impuls. Odskočni napon definiše se sa

$$v(t) = 0 \text{ za } f < 0$$
$$v(t) = 1 \text{ za } f > 0. \quad (1.1)$$

Zbog toga što se konačna vrednost step-impulsa označava sa »1«, ovakav impuls se često naziva jedinični.

Ako se odskočnoj funkciji posle vremena T_P doda još jedna takva funkcija sa negativnim predznakom dobija se idealan pravougaoni impuls, sl.1.3b. Promena amplitude takvog impulsa je beskonačno brza, pa je trajanje bočnih ivica trenutno. Stoga je širina pravougaonog impulsa T_P precizno određena.



Sl.1.3. Teorijske impulsne funkcije
(a) odskočni napon
(b) idealni pravougaoni impuls
(c) delta-impuls

Specijalni oblik idealnog pravougaonog impulsa dat je na sl.1.3c. Ovde se radi o potpuno teorijskom impulsu, koji bi postojao samo u jednom trenutku i to sa beskonačno velikom amplitudom. Ovakav impuls poznat je kao Dirakova (Dirac) funkcija ili delta-impuls i definiše se sa


$$\delta(f) = \infty \quad \text{za } f = 0$$

$$\delta(t) = 0 \quad \text{za } f \neq 0. \tag{1.2}$$

$$\int_{-\infty}^{\infty} \delta(t)\, dt = 1.$$

Vidimo, dakle, da se delta-impuls dobija od idealnog impulsa na taj način što se njegovo trajanje sve više smanjuje ali tako, da površina impulsa ostaje nepromenjena.

Ako se pojedinačni pravougaoni impulsi periodično ponavljaju onda nastaje povorka impulsa. Takva povorka impulsa sačinjava pravougaoni napon, sl.1.4.



Sl.1.4. Pravougaoni napon

Učestanost ponavljanja ovog napona je

$$f = \frac{1}{T} = \frac{1}{T_p + T_0}, \tag{1.3}$$


gde je T_P trajanje impulsa, a T_0 — pauza između impulsa. U slučaju da je $T_P = T_0$ pravougaoni napon postaje kvadratni, koji

se odlikuje podjednakim trajanjem impulsa i pauze. U vezi sa ovim definiše se faktor ispune pravougaonog napona

$$\lambda = \frac{T_p}{T}. \tag{1.4}$$

Očigledno je da je ovaj faktor manji od jedinice i da kod kvadratnog napona on iznosi 0,5. Napomenimo da se kod jako nesimetričnih napona, naime kod napona sa izrazito velikom razlikom vremenskih intervala T_p i T_0, često operiše sa odnosom impuls/pauza ili obratno umesto sa faktorom ispune.

Pored pravougaonog postoje i drugi oblici napona koji se susreću u impulsnoj elektronici. Među prvima pomenimo linearni napon, sl.1.5. Osnovna karakteristika ovog napona je ta da se on linearno menja sa vremenom, sl.1.5a. Ako se ovaj napon kombinuje sa odskočnom funkcijom dobija se testerasti napon, sl.1.5b. Ukoliko je testerasti napon periodičnog karaktera, njegov faktor ispune jednak je jedinici. Kada se na usponski linearni napon nadoveže takođe linearni napon ali obrnutog smera, formira se trouglasti napon sl.1.5c. Ukoliko su linearni naponi sa pozitivnim i negativnim priraštajem vremenski razdvojeni, nastaje trapezni napon, sl.1.5d.




Sl.1.5. Linearni naponi
(a) usponski
(b) testerasti
(c) trouglasti
(d) trapezni

Na sl.1.6a prikazana je eksponencijalna promena napona. Potreba za ovakvim oblikom napona je retka, ali on neizbežno nastaje u mnogim prekidačkim kolima. Zapazimo da početni deo eksponencijalnog napona poseduje prilično pravolinijski tok te se on ponekad koristi i kao linearni napon. Kombinacijom odskočne funkcije i eksponencijalnog napona prema sl.1.6b dobija se šiljasti impuls. Ovakav oblik impulsa ima precizno definisanu prednju ivicu, te se upotrebljava kao okidni, upravljački i sinhronizacioni impuls u mnogim impulsnim mrežama. S obzirom na to da se ovakav oblik napona dobija diferenciranjem pravougaonog impulsa, to se on često naziva i diferencijani.


Od svih navedenih nesinusoidnih napona najveći značaj u impulsnoj elektronici imaju pravougaoni impulsi. Idealni oblik pravougaonog impulsa dat je na sl.1.3b.

Na žalost takav impuls je neostvarljiv sa praktično realizovanim elektronskim kolima. Pre svega idealni impuls pretpostavlja mogućnost trenutne promene na-



Sl.1.6. (a) Eksponencijalni napon
(b) Šiljasti napon

pona. To znači da se bočne ivice impulsa formiraju u vremenskom intervalu, čije je trajanje jednako nuli. U stvarnosti ovakve diskontinualne promene napona ne postoje. Naime, svaka promena napona, ma kako bila brza, dešava se u vremenskom intervalu konačnog trajanja. To je pre svega posledica činjenice da prekidački elementi u mrežama imaju konačno vreme uključivanja i isključivanja. Pored toga elektronska kola u većoj ili manjoj meri poseduju i reaktivne komponente, te se energetsko stanje u takvim mrežama ne može trenutno da menja. Zbog toga se idealni oblik pravougaonog impulsa deformiše u stvarni, koji je prikazan na sl.1.7. Ovaj impuls podseća na trapezni, dat na sl.1.5d. Detaljnijom analizom vremenske zavisnosti bočnih ivica uviđa se, međutim, da promena napona kod stvarnih impulsa odgovara eksponencijalnoj zakonitosti.



Sl.1.7. Stvarni oblik pravougaonog impulsa

Za iznalaženje trajanja bočnih ivica impulsa trebalo bi odrediti trenutke kada napon dostiže nultu, odnosno konačnu vrednost. Zbog velike zakrivljenosti napona u tim ekstremnim tačkama praktično je nemoguće odrediti pomenute trenutke sa pouzdanom tačnošću. Zbog toga se brzina promene prednje ivice impulsa definiše vremenom uspostavljanja ili usponom t_r (rice time) pokazanim na sl.1.7. Vidimo, dakle, da se uspon definiše kao vreme koje je potrebno da se napon impulsa promeni od 10% do 90% njegove amplitude. Analogno tome definiše se i vreme opadanja impulsa t_f (fall time), u toku koga napon opadne sa 90% na 10% amplitude impulsa.

Navedeni parametri t_r i t_f karakterišu prelazna stanja impulsa. Pored ovih pomenimo i već poznati parametar T_P, koji se odnosi na stacionarno odnosno ustaljeno stanje impulsa. Kod stvarnih impulsa parametar T_P se definiše na razne načine. U svakom slučaju on pokazuje trajanje impulsa pri nekoj određenoj vrednosti njegovog napona. Kod pravougaonog impulsa vreme T_P se meri pri 50% ili

90% amplitude impulsa. Kod šiljastih impulsa, međutim on se najčešće daje na nivou od 5% amplitude impulsa.

Gornja ivica pravougaonog impulsa nije uvek ravna kao što bi to trebalo da bude u idealnom slučaju. Istina ostvariti pravougaoni impuls sa ravnom gornjom ivicom ne predstavlja neku posebnu teškoću. Ako se, međutim, radi o impulsu sa kratkotrajnim usponom obično se pri prelazu sa prednje na ravnu ivicu impulsa ispoljava tendencija oscilovanja napona pre konačnog smirivanja. Ova pojava se naziva premašenje i u nekim primenama impulsa ona je čak i poželjna. Premašenje se izražava odnosom amplitude prve oscilacije i amplitude impulsa, naime

$$p=\frac{V_P}{V_M}\%. \tag{1.5}$$

Imajući u vidu da se promene napona odigravaju u konačnom vremenu, testerasti napon pokazan na sl.1.5b predstavlja takođe idealizovan slučaj. Zadnja ivica stvarnog testerastog impulsa je ili linearna ili eksponencijalna. Prema tome, ovakvi impulsi su u suštini trouglasti, kod kojih je obično vreme uspona mnogo veće od vremena opadanja.

1.1.2. Harmonijska analiza nesinusoidnih napona

Videli smo da se nesinusoidni naponi mogu da posmatraju kao vremenske funkcije sa određenim zakonitostima u odgovarajućim vremenskim intervalima. Vremenska zavisnost periodičnih nesinusoidnih napona, međutim, može da se transformiše u frekventnu zavisnost. To znači da se analiza ovih napona može da vrši i sa aspekta frekventnih, odnosno harmonijskih komponenata. Naime, svaki periodični nesinusoidni napon sadrži određeni niz prostoperiodičnih komponenata sinusnog ili kosinusnog oblika uz eventualno postojanje i jednosmerne komponente. Učestanosti prostoperiodičnih komponenata su ceo umnožak učestanosti ponavljanja nesinusoidnog napona, ili osnovne učestanosti, kako se ona inače naziva. Zbog toga se prostoperiodične komponente nazivaju harmonici, uključujući tu i osnovnu učestanost. Red harmonika određen je odnosom harmonične i osnovne učestanosti, tako da je osnovna učestanost istovremeno i prvi harmonik.

Razlaganje periodične nesinusoidne funkcije na postojeće komponente vrši se pomoću Furijeove (Fourier) analize. Ova analiza daje vrednost jednosmerne komponente, kao i vrednosti amplitude i faze naizmeničnih komponenata. Prikazivanje razložene funkcije vrši se u obliku jednačine sa članovima Furijeovog reda ili grafički pomoću frekventnog spektra.

Postoji više oblika ispisivanja Furijeovog reda u opštem slučaju. Od svih tih oblika navešćemo ovde samo jedan, koji nam se čini da je najprikladniji za primenu. Naime, funkcija $v(t)$ može da se predstavi zbirom konstantnog člana V_O i dva beskonačna reda sa prostoperiodičnim članovima čije su amplitude P i Q. Prema tome razvijanje funkcije $v(t)$ u Furijeov red vrši se po obrascu:

$$v(t)=V_0+\sum_{n=1}^{\infty}P_n\sin(n\omega t)+\sum_{n=1}^{\infty}Q_n\cos(n\omega t) \tag{1.6}$$

gde su

$$V_0 = \frac{1}{T} \int_{-T/2}^{T/2} v(t)\, dt \tag{1.7}$$

$$P_n = \frac{2}{T} \int_{-T/2}^{T/2} v(t) \sin(n\omega t)\, dt \tag{1.8}$$


$$Q_n = \frac{2}{T} \int_{-T/2}^{T/2} v(t) \cos(n\omega t)\, dt. \tag{1.9}$$

Napomenimo da svaka funkcija $v(t)$ ne mora da sadrži sve gore navedene članove, što će često da zavisi i od odabranog položaja koordinatnog sistema. Konstanta V_0 predstavlja srednju vrednost funkcije, koja kod kvadratnog napona, na primer, može da bude jednaka nuli. Isto tako navedeni primer kvadratnog napona može da predstavlja parnu ili neparnu funkciju, pa da iz nje otpadnu sinusni, odnosno kosinusni članovi. To ni u kom slučaju ne znači da se radi o stvarno različitim izrazima date funkcije, već samo o formalnim oblicima, koji se uvek mogu dobiti jedan iz drugog. Naglasimo da su harmonične komponente signala fizička stvarnost i da, prema tome, ne mogu da zavise od matematičkog predstavljanja.

Navešćemo nekoliko primera predstavljanja nesinusoidnih napona pomoću harmoničnih komponenata. Kao prvo uzmimo pravougaoni napon dat na sl.1.8a. Koordinatni početak poklapa se sa prednjom ivicom impulsa. Napon je definisan jednačinama

$$\begin{aligned} v(t) &= V_M \quad \text{za } 0<t<T_p \\ v(t) &= 0 \quad \text{za } T_p<t<T. \end{aligned} \tag{1.10}$$

Pomoću obrazaca (1.7), (1.8) i (1.9) nalaze se vrednosti V_0, P_n i Q_n, tako da se gore definisan napon $v(t)$ može da napiše prema obrascu (1.6) u obliku[(2)]:



Sl.1.8. Pravougaoni napon
(a) vremenska zavisnost
(b) amplitudski spektar harmonika

$$v(t) = \lambda V_M \left[1 + 2 \sum_{n=1}^{\infty} \frac{\sin^2 n\pi\lambda}{n\pi\lambda} \sin n\omega t + 2 \sum_{n=1}^{\infty} \frac{\sin 2n\pi\lambda}{2n\pi\lambda} \cos n\omega t \right], \tag{1.11}$$

gde je λ faktor ispune, jednačina (1.4). Kada se u gornju jednačinu unese vrednost faktora λ na primer $\lambda=0{,}1$ nalazi se niz harmoničnih komponenata, koje su pred-

stavljene amplitudskim frekventnim spektrom na sl.1.8b. Amplitude harmonika izračunavaju se po definicionom obrascu

$$V_n = \sqrt{P_n^2 + Q_n^2}. \tag{1.12}$$

Harmonijski spektar pokazuje, dakle, ne samo koje su harmonične komponente sadržane u složenoj funkciji, već i relativni odnos njihovih amplituda.


Specijalni slučaj pravougaonog napona $v(t)$ na sl.1.8b bio bi kvadratni napon, kod koga je $\lambda = 0{,}5$. Takav napon predstavlja neparnu funkciju, pa će pored jednosmerne komponente sadržavati još samo sinusne članove, naime

$$v(t) = \frac{V_M}{2} + \frac{2V_M}{\pi}\left(\sin\omega t + \frac{1}{3}\sin 3\omega t + \frac{1}{5}\sin 5\omega t + \cdots\right). \tag{1.13}$$

Ako bi se koordinatni početak za kvadratni napon na sl.1.8a pomerio udesno za iznos $T_P/2$, funkcija bi bila parna, pa se za taj slučaj dobija da je

$$v(t) = \frac{V_M}{2} + \frac{2V_M}{\pi}\left(\cos\omega t - \frac{1}{3}\cos 3\omega t + \frac{1}{5}\cos 5\omega t - \cdots\right) \tag{1.14}$$

U svakom slučaju istaknimo, da bi kvadratni napon, posmatran u odnosu na vremensku osu koja bi išla polovinom amplitude impulsa, sadržavao samo napone harmonika, bilo sinusnog ili kosinusnog oblika.



Sl.1.9. Reprodukcija kvadratnog napona sa tri harmonične komponente

Da bi se istaklo fizičko značenje harmonika, prikazan je na sl.1.9 oblik kvadratnog napona, koji bi imao samo tri harmonične komponente. Vidimo da su promene bočnih ivica takvog napona relativno spore. Za razliku od ovog, impulsi

sa većim brojem harmoničnih komponenata odlikuju se strmijim bočnim ivicama. Otuda je pri prenosu ovakvih signala i potreban sistem sa većim propusnim opsegom. Napomenimo da broj potrebnih harmonika za dobru reprodukciju brzih bočnih ivica impulsa zavisi i od faktora λ. Kao dosta dobra procena je, da je broj harmonika, koje treba preneti kroz neki sistem, jednak recipročnoj vrednosti faktora λ. Na primer, ako je $T_P = 1\ \mu s$, a $T = 100\ \mu s$, onda je $\lambda = 0{,}01$, pa izlazi da treba obezbediti propusni opseg sistema za frekventni spektar od oko 100 harmonika. Ovo, istina, važi samo za male vrednosti faktora λ. Za veće vrednosti ovog faktora to ne važi. Na primer, za kvadratni napon faktor ispune je $\lambda = 0{,}5$, pa bi po gornjoj proceni za reprodukciju takvog napona bile dovoljne i dve harmonične komponente. Rezultirajući napon, izvučen punom linijom na sl.1.9, očigledno pokazuje da su i tri harmonične komponente daleko od toga da budu dovoljne, ako se radi o reprodukciji brzo promenljivog napona.

Na sličan način mogu i ostali oblici nesinusoidnih napona da budu izraženi pomoću harmoničnih komponenata. Tako, na primer, za testerasti napon prema sl.1.5b nalazi se da pored jednosmerne komponente sadrži kako parne tako i neparne harmonike. Kada se koordinatni sistem translira tako da napon prema koornatnom počeku bude simetričan, on se može da predstavi Furijeovim redom[1]

$$v(t) = \frac{V_M}{\pi}\left(\sin \omega t - \frac{1}{2}\sin 2\omega t + \frac{1}{3}\sin 3\omega t - \cdots\right), \qquad (1.15)$$

gde se V_M odnosi na ukupnu promenu testerastog napona. Vidimo da su parni harmonici negativni a neparni pozitivni. To znači da će harmonijski spektar u ovom slučaju da se sastoji od naizmeničnog skupa pozitivnih i negativnih komponenata.

1.1.3. **Dobijanje nesinusoidnih napona**

Nesinusoidni naponi dobijaju se pomoću odgovarajućih prekidačkih elektronskih kola. Prekidačka kola odlikuju se time što poseduju dva ustaljena, stacionarna stanja. U jednom stanju izlazni napon kola je visok, a u drugom on je nizak. Prelazak iz jednog u drugo stacionarno stanje vrši se automatski ili pod dejstvom upravljačkih impulsa. Da bi se uspostavilo stacionarno stanje kola, u prekidačkoj mreži mora da postoji i neki element sa nelinearnom, odnosno jako zakrivljenom karakteristikom. U poluprovodničkoj tehnici takvu karakteristiku poseduju svi tipovi dioda i tranzistora.

U osnovi sva prekidačka kola mogu da se podele u dve velike grupe na regenerativna i neregenerativna kola. Regenerativna kola generišu napone pretežno pravougaonog oblika. Mreže ovih kola u suštini predstavljaju pojačavačke sisteme sa pozitivnom povratnom spregom, kod kojih je kružno pojačanje veće od jedan. Prema tome, kao prekidači u ovim kolima mogu da posluže samo aktivni elementi. S obzirom na to da ovakva mreža treba da radi u prekidačkom režimu, mora biti pobuđivana velikim signalima u cilju korišćenja nelinearnog dela prenosne karakteristike. Osnovna karakteristika regenerativnih prekidačkih kola je ta, da se proces izmene stacionarnih stanja u mreži menja vrlo brzo. To je posledica činjenice, da se započeti proces izmene stanja u kolu automatski dalje potpomaže, tako da on dobija kumulativan, odnosno regenerativan karakter.

U impulsnoj elektronici razvijen je veliki broj regenerativnih prekidačkih kola. Ova kola se najčešće razvrstavaju u tri grupe: bistabilna, astabilna i mono-

stabilna. Kod bistabilnih kola oba stacionarna stanja mogu da traju neograničeno dugo. Ovakva kola poznata su kao bistabilni multivibratori ili flipflopovi. Kod astabilnih prekidačkih kola oba stacionarna stanja su ograničenog trajanja i po isteku tog trajanja kolo se automatski prebacuje u drugo stanje. Ova kola su, dakle, oscilatornog karaktera i poznata su pod imenom astabilni multivibratori ili samo multivibratori. Monostabilna kola imaju jedno stacionarno stanje ograničenog, a drugo neograničenog trajanja. Prema tome, ova kola su u neku ruku hibridno rešenje bistabilnih i astabilnih kola. Analogno njima nazivaju se monostabilni multivibratori ili monovibratori. Pomenimo da u grupu regenerativnih kola spadaju još neki poznatiji tipovi prekidačkih kola kao što su Šmitova kola i bloking-oscilatori.

Neregenerativna kola generišu napone različitih oblika: pravougaone, linearne, šiljaste. Kola namenjena za dobijanje pravougaonih impulsa imaju takođe dva stacionarna stanja kao i regenerativna kola. Za razliku od ovih, trajanje stacionarnih stanja neregenerativnih kola uslovljeno je stalnim postojanjem određenog upravljačkog napona. Prema tome, promena stanja u mreži neregenerativnog kola vezano je za istovremenu promenu nivoa pobudnog napona na ulazu kola. U vezi sa ovim logično je očekivati da brzina promene izlaznog napona neregenerativnih prekidačkih kola ne može da bude veća od brzine promene upravljačkog napona, što inače nije slučaj i kod regenerativnih kola.

U neregenerativnim kolima za proizvođenje pravougaonih impulsa mogu da budu upotrebljeni bilo kakvi prekidački elementi, aktivnog ili pasivnog karaktera. Prema tome, svako osnovno prekidačko kolo je neregenerativno. Ovakva kola se danas mnogo koriste za obavljanje logičkih operacija u prekidačkoj algebri, pa se stoga nazivaju logička. Logička kola obično imaju veći broj ulaznih priključaka. Kako stanje takvih kola zavisi od kombinacije više ulaznih signala, to se ona zovu i kombinaciona.

Kola za dobijanje šiljastih napona u suštini i nisu prekidačka, jer njihova mreža sadrži samo linearne komponente. Ovakve mreže mogu da posluže i za dobijanje linearnog napona. Istina, sa ovim mrežama se ne vrši generisanje šiljastih ili linearnih napona, već samo promena oblika pravougaonog napona, koji deluje na ulazno kolo. Ovakve uobličavačke mreže za šiljaste impulse nazivaju se diferencijatori, a one za linearne napone — integratori. Pored ovih izgrađuju se uobličavačke mreže i sa prekidačkim elementima. One u stvari imaju ulogu amplitudskih selektora, jer se na njihovom izlazu pojavljuju samo odabrani delovi amplitude ulaznog napona. U ovu grupu uobličavačkih kola spadaju razna ograničavačka kola, kao i kola za uspostavljanje određenih jednosmernih nivoa.

Najzad u grupu neregenerativnih prekidačkih kola dolaze i nešto složenije mreže pomoću kojih se generišu testerasti naponi. Uopšte mreže namenjene za formiranje linearnih napona zovu se integratori. Integratori su uglavnom pojačavački sistemi sa i bez povratne sprege. Pojačavački stepen bez povratne sprege u integratorima ima ulogu izvora konstantne struje, koja je neophodna za formiranje linearnog napona na nekom kapacitivnom akumulacionom elementu. Integratorska kola, u kojima su upotrebljeni pojačavači sa negativnom povratnom spregom, nazivaju se Milerova, dok se integratori, koji koriste pojačavačke stepene sa pozitivnom povratnom spregom, zovu butstrep-kola. Sva integratorska kola, sa kojima se dobijaju ne samo linearni naponi već i struje, označavaju se često kao generatori linearnih vremenskih baza, što je ustvari vezano za njihovu primenu kod katodnih cevi.

U prvom delu ove knjige biće najpre reči o elektronskim prekidačima uopšte, kako u vezi sa stacionarnim tako i sa prelaznim stanjima. Posle toga biće prikazana razna uobličavačka kola, zatim logička i najzad kola za generisanje vremenskih baza.

U drugom delu knjige biće opisana regenerativna kola, koja su više poznata kao multivibratorska. Naravno, njima će biti pridodati još Šmitova kola i bloking-oscilator.

1.2. OSNOVNI POJMOVI DIGITALNE ELEKTRONIKE

Na početku ove glave ukazano je na neke primene nesinusoidnih napona u savremenoj elektronici. Tom prilikom je istaknuto da su impulsni naponi našli svoju punu primenu u digitalnoj elektronici. Iako u daljim izlaganjima neće biti razmatrani specifični problemi digitalne elektronike, ovde ćemo se ipak upoznati sa nekim osnovnim pojmovima iz te oblasti, gde se inače susreću mnoga impulsna kola, o kojima će biti reči.

1.2.1. Digitalni oblik informacija

Veliki broj informacija nastaje u obliku kontinualnih promena neke veličine, odnosno signala električne ili neelektrične prirode. Tipičan primer takve informacije svakako je temperatura. Kao što je poznato, temperatura može da ima bilo koju vrednost u jednom određenom opsegu promene. To znači, da je broj vrednosti koje ova veličina može da poseduje u bilo kom opsegu, neograničen. Pa ipak, vrednosti temperature, koje se praktično mogu da detektuju, ograničene su osetljivošću mernog instrumenta. Ista konstatacija važi i kada se kontinualne promene temperature transformišu u odgovarajuće promene napona. U ovom slučaju, međutim, broj vrednosti temperature, koje se mogu detektovati, može da bude znatno veći, ako je dovoljno povećana i osetljivost mernog instrumenta, na primer, primenom pojačavačke tehnike.

Bez obzira na njihovu prirodu, informacije kontinualnog karaktera nazivaju se analogne iz razloga, što se lako mogu simulirati nekim drugim promenljivim veličinama, koje ispoljavaju slične — analogne zakonitosti. Simuliranje stvarnih promenljivih veličina nalazi, inače, primenu u obradi i proučavanju informacija.

Umesto neograničenog broja vrednosti, neke informacije mogu da poseduju samo određene vrednosti u jednom opsegu promena posmatranog signala. Drugim rečima, umesto kontinualnih promena, ovakvi signali ispoljavaju diskontinualne — skokovite promene od jedne do druge vrednosti. Prema tome, ovakve promene signala određuje skup diskretnih vrednosti informacija u datom opsegu promenljive veličine.

Vrlo često se i kontinualno promenljive informacije predstavljaju u diskontinualnom obliku, odnosno pomoću diskretnih vrednosti, kao što je to pokazano i na primeru multipleksnog prenosa na sl.1.2.

Prelazak sa kontinualnih, odnosno analognih vrednosti na diskretne predstavlja jedan vid obrade informacija. Diskretne informacije su često pogodnije od analognih za dalju obradu, jer se lakše mogu izraziti pomoću simbola neke proiz-

voljne azbuke, koja olakšava izvođenje potrebnih matematičkih operacija. Predstavljanje informacija pomoću simbola neke azbuke naziva se kodovanje. S obzirom na to da se diskretne vrednosti informacije najčešće predstavljaju u numeričkom obliku pomoću cifara nekog brojnog sistema, ovakav oblik informacija naziva se digitalni, što dolazi od latinske reči digitus. Ova reč u stvari označava »prst«, ali u ovom slučaju adekvatnije značenje bilo bi »računanje u prste«, što je u suštini i bio prvi vid računanja u ljudskom društvu. Prema tome, proces prevođenja informacije iz kontinualnog u diskretni oblik obično se označava kao analogno-digitalna konverzija.


Postupkom kodovanja može se bilo kakva vrsta informacija predstaviti u numeričkom obliku. Otuda se rešavanje problema pomoću digitalnih sistema svodi na obradu numeričkih podataka. Razumljivo je stoga, da će način predstavljanja podataka, odnosno izbor sistema kodovanja informacija, biti jedan od osnovnih problema pri projektovanju digitalnih sistema. Iz čisto konstruktivnih razloga digitalnih elektronskih kola, većinom se u ovakvim uređajima za obradu podataka primenjuje binarni sistem, čija je vrednost osnove 2. Ovaj brojni sistem obezbeđuje najjednostavniju tehničku realizaciju digitalnih uređaja.

Dok numerička azbuka decimalnog sistema sadrži deset simbola — cifara, dotle su u binarnom brojnom sistemu potrebna samo dva znaka, odnosno dve cifre. Binarna cifra se naziva još i binarni digit, od čega je izvedena veoma rasprostranjena skraćenica bit, a ređe i binit. Najčešće se za binarne cifre, odnosno za binite koriste već poznati simboli 0 i 1, uzeti iz decimalnog brojnog sistema.

Usvojeni simboli binarne azbuke 0 i 1 lako se mogu i fizički da predstave pomoću dva različita stanja, koja ispoljavaju mnogi tehnički elementi kao što su: mehanički prekidači, elektromagnetni relei, elektronski prekidači, magnetna jezgra itd. Tako, na primer, stanje provođenja tranzistora kao elektronskog prekidača fizički može da predstavlja binarnu vrednost 0, dok bi stanje neprovođenja u tom slučaju odgovaralo binarnoj vrednosti 1. Uobičajeno je da se navedena dva stanja nazivaju stanje logičke nule $L(0)$ i stanje logičke jedinice $L(1)$.

Vrednosti logičke promenljive predstavljaju se pomoću naponskih impulsa. U ovom slučaju postojanje impulsa označava vrednost logičke jedinice, a ako nema impulsa to je stanje logičke nule. Razume se da pri ovakvom predstavljanju logičke vrednosti, impulsi moraju biti razdvojeni pauzama, što uslovljava određenu periodu ponavljanja impulsa. U sinhronizovanim digitalnim sistemima ovu periodu kontrolišu impulsi iz taktnog generatora.

Na sl.1.10 pokazano je predstavljanje binarne informacije 101101. U sinhronizaciji sa taktnim impulsima P_T data informacija je predstavljena pomoću nivoa napona (*a*) kao i pomoću impulsa (*b*). Ovde je istovremeno prikazana i mogućnost predstavljanja binarnih vrednosti pomoću impulsa oba polariteta (*c*), pri čemu je logička jedinica prikazana pozitivnim, a logička nula — negativnim impulsom.



Sl.1.10. Predstavljanje informacije 101101 pomoću:
(a) nivoa napona
(b) impulsa jednog polariteta
(c) impulsa oba polariteta

Očigledno je da jedan prekidač sa dva logička stanja može fizički da predstavlja dva podatka, odnosno dve vrednosti informacije. Prema tome, jedno stanje prekidača može odgovarati samo jednom podatku. Pošto se takvo stanje prekidača označava samo sa jednim bitom, to znači da bit predstavlja najmanju količinu informacije, pa je zato usvojeno da bit bude i jedinica informacije.

1.2.2. Binarni brojni sistem

Svaki numerički sistem sadrži uređen skup brojnih vrednosti, koje se dobijaju kao zbir proizvoda odgovarajućih cifara i njihovih pozicionih vrednosti. Prema tome, brojne vrednosti nekog numeričkog sistema mogu se izračunati pomoću izraza

$$X = \sum_{i=-m}^{n-1} c_i b^i, \tag{1.16}$$

gde su:

m — broj razlomljenih — decimalnih mesta u posmatranoj grupi cifara,
n — broj celih mesta
c — cifre brojnog sistema
b — osnova ili baza brojnog sistema
i — mesto, pozicija ili razred cifre u datom broju.

Pozitivna vrednost b^i bilo koje cifre određena je, dakle, vrednošću osnove brojnog sistema i pozicijom, odnosno razredom dotične cifre. Osnova brojnog sistema je uvek pozitivan ceo broj veći od jedinice. Eksponent i, koji se odnosi na poziciju cifre, takođe je ceo broj, ali može da bude pozitivan i negativan.

Vrednosti brojeva napisanih u binarnom sistemu mogu da se odrede pomoću formule (1.16). Pošto je osnova brojanja u ovom sistemu 2 to pozicione vrednosti cifara rastu idući zdesna u levo za jedan stepen osnove 2. Prema tome, vrednost binarnog broja, recimo 1011,01, može se naći ispisujući ga u razvijenom obliku

$$1011{,}01 = 1\cdot 2^3 + 0\cdot 2^2 + 1\cdot 2^1 + 1\cdot 2^0, +0\cdot 2^{-1} + 1\cdot 2^{-2} =$$

$$= 8+0+2+1, +0+{}^1/_4 = 11{,}25.$$

Ovde treba uočiti da je broj cifara za istu brojnu vrednost veći u brojnom sistemu sa manjom osnovom brojanja. Tako, na primer, dok se u decimalnom sistemu sa četiri cifre može da predstavi najveća vrednost 9999, dotle u binarnom sistemu odgovarajući četvorocifreni broj 1111 ima brojnu vrednost 15.

Radi boljeg upoznavanja brojeva binarnog sistema u tabeli 1.1 su dati neki binarni brojevi uporedo sa odgovarajućim decimalnim brojevima. Obratimo pažnju i ovom prilikom na brzo povećanje broja cifara kod brojeva u binarnom sistemu.

Konverzija binarnog broja u decimalni može se izvesti pomoću formule (1.16) primenjene na binarni brojni sistem. Primer takve konverzije pokazan je ranije na mešovitom broju 1011,01. Imajući u vidu da poziciona vrednost cifara u binarnom sistemu raste sa faktorom 2^0, 2^1, 2^2, 2^3, odnosno 1, 2, 4, 8, itd. ova konverzija može se izvršiti jednostavnim sabiranjem pozicionih vrednosti cifara 1 u binarnom broju, kao na primer

$$1101{,}1 = 8+4+1, +1/2 = 13{,}5.$$

Binarni brojevi	Decimalni brojevi
0,001	0,125
0,01	0,25
0,1	0,5
0	0
1	1
10	2
11	3
100	4
101	5
110	6
111	7
1000	8
1001	9
1010	10
1011	11
1100	12
1101	13
1110	14
1111	15
10000	16
100000	32
1000000	64
10000000	128

Tabela 1.1. Uporedne vrednosti brojeva u binarnom i decimalnom sistemu

Konverzija decimalnog broja u binarni obavlja se postupnim iznalaženjem najvećeg eksponenta osnove 2, koji se sadrži u datom decimalnom broju, odnosno u njegovim ostacima. Na primer za decimalni broj 13 nalazi se:

$$13=2^{i1}+p_1=2^3+p_1, \quad p_1=13—2^3=5$$

$$5=2^{i2}+p_2=2^2+p_2, \quad p_2=5—2^2=1$$

$$1=2^{i3}+p^3=2^0+p_3, \quad p_3=1—2^0=0.$$

Odavde se vidi da se decimalni broj 13 može razložiti na zbir nađenih eksponenata osnove 2, naime $13=2^3+2^2+2^0$. Pošto su nađeni članovi zbira u stvari pozicione vrednosti jedinica u binarnom broju, to se za decimalni broj 13 nalazi binarni ekvivalent iz upotpunjenog razvijenog oblika brojne vrednosti, tj.

$$13=1\cdot2^3+1\cdot2^2+0\cdot2^1+1\cdot2^0=1101.$$

Jednostavniji postupak za konverziju decimalnog broja u binarni svodi se na direktno iznalaženje cifara binarnog broja. Ovaj postupak biće pokazan na nekoliko konkretnih primera. Tako za decimalni ceo broj 13 može se naći binarni ekvivalent na sledeći način:

$$\begin{array}{lll} 13:2=6 & \text{— ostaje} & 1\uparrow \\ 6:2=3 & ,, & 0 \\ 3:2=1 & ,, & 1 \\ 1:2=0 & ,, & 1 \end{array}$$

Brojevi koji se pojavljuju kao ostaci pri ovom delenju su u stvari cifre traženog binarnog broja, tako da je

$$13_{10} = 1101_2.$$

Za decimalne, razlomljene brojeve postupak iznalaženja binarnog ekvivalenta je obrnut: umesto deljenja primenjuje se množenje sa 2, a umesto ostataka pojavljuju se viškovi 0 ili 1 zavisno od toga da li su izmnoženi brojevi manji ili veći od jedinice. Postupak konverzije u ovom slučaju pokazan je na decimalnom broju 0,125 :

$$\begin{array}{lll} 0{,}125\cdot2=0{,}250=0{,}250 & \text{— više} & 0 \\ 0{,}250\cdot2=0{,}500=0{,}500 & ,, & 0 \\ 0{,}500\cdot2=1{,}000=0{,}000 & ,, & 1\downarrow \end{array}$$

Brojevi koji se pojavljuju kao viškovi čine cifre traženog binarnog ekvivalenta, te je stoga:

$$0{,}125_{10} = 0{,}001_2.$$

Pri konverziji mešovitih decimalnih brojeva pokazani postupci se primenjuju posebno na deo sa celim i na deo sa razlomljenim vrednostima. Tako se, na primer, za decimalni broj 13,125 nalaze binarni ekvivalenti za 13 i 0,125 posebno, pa se onda ispisuje da je:

$$13{,}125_{10} = 1101{,}001_2.$$

1.2.3. **Binarno-kodovani decimalni sistemi**

Neosporna je činjenica da je za obavljanje numeričkih operacija najpogodniji decimalni brojni sistem. S druge strane, međutim, binarni sistem je daleko povoljniji sa gledišta konstruktivnog izvođenja digitalnih kola. Zbog toga su razvijeni i mešoviti sistemi, koji sadrže neke dobre strane kako decimalnog tako i binarnog sistema. Ovi sistemi sadrže binarno kodovane decimalne cifre te se stoga skraćeno nazivaju BCD kodovi. Pri izboru ovakvog sistema nastoji se da on bude pogodan ne samo za brojanje, aritmetičko računanje, konvertovanje, nego i za lako otkrivanje pa i korigovanje eventualnih grešaka pri kodovanju informacija.

Kod svih binarno-kodovanih decimalnih sistema decimalni brojevi se predstavljaju binarnim tako, da se pojedinačno svaka cifra decimalnog broja zamenjuje određenom grupom binarnih cifara. Binarne cifre u ovim grupama raspoređene su prema nekoj utvrđenoj šifri, odnosno kodu, koji obično ima — ali može i da nema — težinski karakter. Zahvaljujući ovakvoj vezi između decimalnih i binarnih brojeva, BCD sistemi omogućavaju jednostavnu međusobnu konverziju, odnosno kodovanje i dekodovanje brojeva. Pri tome se postupak prevođenja decimalnih brojeva u binarno-kodovane decimalne brojeve naziva kodovanje ili još enkododovanje. Obrnuti postupak, tj. vraćanje BCD brojeva u decimalne naziva se dekodovanje.

Pošto u decimalnom sistemu postoji ukupno deset cifara, to je za njihovo predstavljanje u BCD obliku potrebno raspolagati sa deset različitih binarnih grupa. Prema tome, svaka takva grupa mora sadržati najmanje četiri binarne cifre ili bita, jer se sa manjim brojem cifara ne može dobiti potreban broj različitih kombinacija. S druge strane sa četiri binarne cifre može se ostvariti ukupno 16 različitih četvorocifrenih grupa, odnosno tetrada. S obzirom da se od postojećih 16 tetrada koristi svega deset u jednom BCD sistemu, očigledno je da se može formirati ogroman broj kombinacija tih tetrada, a time i BCD sistema.

U tabeli 1.2. naznačene su odgovarajuće veze između decimalnih cifara i binarnih tetrada nekih poznatijih BCD sistema. Nazivi ovih sistema obično se odnose na primenjeni kod binarnih tetrada ili na neku drugu karakterističnu osobinu sistema.

Binarno-kodovani decimalni sistem BCD8421 odlikuje se time, što se njegove tetrade u potpunosti podudaraju sa prirodnim binarnim brojevima. Otuda se decimalni ekvivalent binarnih tetrada može naći pomoću ranije date formule (1.16). Prema tome ovaj kod ima težinski karakter, što znači da se vrednost svake binarne tetrade može odrediti poznavanjem njenih cifara i njihovih pozicionih vrednosti. Tako, zamenjujući svaku cifru decimalnog broja odgovarajućim binarnim grupama dobiće se kodovani decimalni broj u sledećem obliku

$$593_{10} = 0101\ 1001\ 0011_{BCD}$$

Decimalni broj	Binarni broj	B C D — sistemi			
		8421	4221	2421	»više od 3«
0	0000	0000	0000	0000	0011
1	0001	0001	0001	0001	0100
2	0010	0010	0010	0010	0101
3	0011	0011	0011	0011	0110
4	0100	0100	~~0100~~ 0110	0100	0111
5	0101	0101	0111	1011	1000
6	0110	0110	1100	1100	1001
7	0111	0111	1101	1101	1010
8	1000	1000	1110	1110	1011
9	1001	1001	1111	1111	1100
10	1010				
11	1011				
12	1100				
13	1101				
14	1110				
15	1111				

Tabela 1.2. Veze između decimalnog i nekih BCD sistema

Budući da se kod BCD8421 podudara sa prirodnim binarnim kodom, to se on u digitalnim uređajima koristi znatno više od drugih BCD kodova. Otuda se često ovaj kod označava samo sa BCD i naziva prirodni BCD kod.

Osim koda 8421 i BCD sistemi 4221 i 2421 su takođe težinski, ali sa pozicionim vrednostima koje se razlikuju od onih u prirodnom binarnom sistemu. Zbog toga za njih ne važi ni obrazac (1.16) za iznalaženje brojnih vrednosti. Tetrade u sistemu »više 3« pokazuju da ovaj kôd obuhvata sve binarne brojeve od 3 do zaključno 12. Međutim, treba naglasiti da kod »više 3« — za razliku od ranijih, nema težinski karakter. To znači da binarne cifre u tetradama koda nemaju određenu pozicionu vrednost vezanu za mesto na kome se nalaze.

1.2.4. **Osnovni stavovi prekidačke algebre**

Mnogi problemi digitalne elektronike rešavaju se primenom stavova jedne specifične algebre, koja je naročito podesna za proučavanje prekidačkih kola. Zbog toga je ova algebra i nazvana prekidačka ili još češće Bulova, što potiče od imena njenog autora, (George Boole).


Svrha korišćenja Bulove algebre u tehnici prekidačkih kola je višestruka. Prvo, pomoću nje se složeni problemi mogu da predstave u obliku matematičkih jednačina, što olakšava formiranje odgovarajuće mreže elementarnih logičkih kola. Drugo, zahvaljujući primeni Bulove algebre, složne matematičke funkcije mogu se često svesti na mnogo jednostavnije oblike, što je od posebnog interesa za tehničku realizaciju mreže. Ukratko rečeno, Bulova algebra omogućuje sažeto izražavanje funkcije prekidačkih mreža kao i bitnih osobina prekidačkih kola u tim mrežama.

Za razliku od klasične algebre, promenljiva veličina u Bulovoj algebri može da ima samo dve vrednosti. Zbog toga je ova algebra u principu pogodna za analizu prekidačkih kola, koja — kao što je poznato — mogu posedovati jedno od obično dva moguća stanja. Za izražavanje nezavisno promenljivih veličina u Bulovoj al-

gebri mogu se koristiti bilo kakvi simboli najčešće slova latinske azbuke. S obzirom na to da se u prekidačkoj tehnici, kao što smo već ukazali, najviše primenjuje binarni brojni sistem, to se dve vrednosti Bulove promenljive najčešće obeležavaju istim simbolima kao i cifre u binarnom brojnom sistemu. Prema tome, Bulove promenljive biće predstavljene pomoću slova, a njihove vrednosti obično pomoću cifara 0 i 1. Treba istaći da su po definiciji vrednosti Bulove promenljive isključive. To znači, ako promenljiva nema vrednost 1, ona mora imati vrednost 0 i obratno, naime, ako je: $A \neq 1$ mora da bude $A = 0$.


S obzirom da Bulova promenljiva može da ima samo dve diskretne vrednosti, pravila ove algebre se dosta razlikuju od poznatih pravila u klasičnoj algebri. Pre svega treba istaći da se Bulove funkcije definišu pomoću tri osnovne operacije: sabiranja, množenja i komplementiranja. Operacije sabiranja i množenja obeležavaju se istim simbolima kao i u klasičnoj algebri. Operacija komplementiranja, međutim, nema poseban simbol, već se komplementna vrednost obeležava obično crticom iznad simbola promenljive. Tako se, na primer, za $A = 1$ i $B = 0$ može pisati da je $A = \bar{B}$, što se izgovara »A je jednako komplementu B«. Isto tako ako je $A=1$ može se pisati i da je $\bar{A}=0$.

Iako Bulove operacije sabiranja i množenja podsećaju na odgovarajuće operacije u klasičnoj algebri, interpretacija ovih operacija je sasvim drugačija. To potiče otuda što se Bulovoj promenljivoj veličini može pripisati samo jedna od dve moguće vrednosti, odnosno što vrednost promenljive treba posmatrati kao jedno određeno stanje posmatranog objekta. Tako, na primer, logički zbir $A+B$ ne interpretira se kao »A plus B« već kao »A ili B«. Vidimo, dakle, da se znak »+« u logičkom sabiranju izgovara kao »ili«, te se stoga logičko sabiranje označava i kao ILI operacija. Suštinsko značenje ovakvog sabiranja pokazano je na sl.1.11. Očigledno je da će sijalica S u datom kolu biti upaljena kada se zatvori jedan od prekidača A ili B. Prema tome, ako se za upaljeno stanje sijalice usvoji Bulova vrednost 1, onda značenje zbira $A+B=1$ je dovoljno jasno ilustrovano.



Sl.1.11. Ilustracija logičke ILI operacije

Interpretacija logičkog množenja takođe je drugačija od klasične algebarske operacije. Tako se, na primer, logički proizvod $A \cdot B$ ne izražava kao »A puta B« već kao »A i B«. Vidimo, dakle, da se znak »·« ovde izgovara kao »i«, pa se zbog toga logičko množenje naziva još I operacija. Značenje ovakve operacije ilustrovano je pomoću kola na sl. 1.12. Očigledno je da će u ovom slučaju sijalica S biti upaljena samo kada su zatvoreni prekidači i A i B. Stoga se ovakvo stanje u kolu i izražava logičkim proizvodom $A \cdot B=1$.



Sl. 1.12. Ilustracija logičke I operacije

Operacija komplementiranja predstavlja u stvari negaciju vrednosti ili stanja izraženog datom promenljivom. Zbog toga se komplementiranje naziva i NE operacija. Tako se, na primer, za logičku funkciju $A \cdot \bar{B}$ kaže »A i komplement B« ili »A i ne B«.

Osnovu prekidačke algebre sačinjava skup elementarnih stavova, odnosno postulata. Postulati, usvojeni na bazi elementarnih logičkih operacija, mogu da se napišu u sledećem obliku

Sabiranje

$$0+0=0 \quad 0+1=1 \quad 1+0=1 \quad 1+1=1 \tag{1.17}$$

Množenje

$$0\cdot 0=0 \quad 0\cdot 1=0 \quad 1\cdot 0=0 \quad 1\cdot 1=1 \tag{1.18}$$

Komplementiranje

$$\overline{0}=1 \quad \overline{1}=0 \tag{1.19}$$

Osim datih postulata navešćemo još neke algebarske relacije, koje se često susreću pri manipulisanju sa logičkim funkcijama. Ove relacije se izvode pomoću gornjih postulata i obično se navode kao pravila, koja mogu korisno da posluže pri analizi Bulovih funkcija. Prema tome, date postulate upotpunićemo i sledećim pravilima:

Pravila jedinice i nule

$$A+0=A \quad A+1=1 \quad (a)$$

$$A\cdot 0=0 \quad A\cdot 1=A \quad (b) \tag{1.20}$$

Pravila istih vrednosti

$$A+A=A \quad (a) \qquad A\cdot A=A \quad (b) \tag{1.21}$$

Pravila komplementarnosti

$$A+\overline{A}=1 \quad (a) \qquad A\cdot\overline{A}=0 \quad (b) \tag{1.22}$$

Pravilo dvostruke negacije

$$\overline{\overline{A}}=A \tag{1.23}$$

Osim navedenih postulata i pravila u osnovne stavove Bulove algebre ubrojićemo i neke teoreme, koje omogućuju raznovrsne transformacije logičkih funkcija. U tom pogledu najpoznatije su De Morganove teoreme:

$$\overline{A+B}=\overline{A}\cdot\overline{B} \tag{1.24}$$

$$\overline{A\cdot B}=\overline{A}+\overline{B} \tag{1.25}$$

De Morganove (De Morgan) teoreme su veoma značajne pri radu sa složenim Bulovim izrazima. Pomoću ovih teorema, kao i ranije navedenih stavova, često se naizgled vrlo komplikovan izraz može dosta da uprosti, što je, naravno, veoma važno za praktičnu realizaciju logike, date dotičnim izrazom. De Morganovi stavovi su posebno korisni u slučajevima kada se javlja potreba formiranja komplementa Bulove funkcije. Pri tome generalno važe teoreme (1.24) i (1.25), koje se sažeto mogu da izraze rečima: komplement zbira jednak je proizvodu komplementa, odnosno komplement proizvoda jednak je zbiru komplementa.

1.2.5. Kombinacione tabele

S obzirom da Bulove promenljive mogu da imaju samo dve diskretne vrednosti, to obično i ne predstavlja neku teškoću, da se sve takve vrednosti prikažu i tabelarno. Na ovaj način se formiraju takozvane kombinacione tabele, koje se u prekidačkoj tehnici dosta koriste pri analizi Bulovih funkcija. Ovakve tabele u neku ruku ilustruju složene logičke izraze i vizuelno potvrđuju već izvedene Bulove relacije. Budući da kombinacione tabele predstavljaju jednostavan način konceptiranja problema, to su one veoma pogodne i za sintezu logičkih funkcija.

Kombinacione tabele sadrže pre svega sve vrednosti promenljivih, koje mogu da nastanu u datoj Bulovoj funkciji. Pored toga, one obavezno prikazuju i konačne rezultate analizirane funkcije. Prema tome, broj redova u kombinovanoj tabeli zavisiće od broja Bulovih nezavisno promenljivih veličina, odnosno od broja kombinacija njihovih vrednosti. Tako, na primer, ako Bulova funkcija sadrži n promenljivih, kombinaciona tabela mora da ima 2^n redova. Broj kolona u tabeli, međutim, nije određen zbog eventualnog prikazivanja i parcijalnih rezultata. U svakom slučaju za n promenljivih broj kolona ne može biti manji od $n+1$.

Kao primer korišćenja kombinacione tabele u analizi Bulovih funkcija uzećemo da pokažemo ispravnost De Morganove teoreme (1.24):

$$\overline{A+B}=\bar{A}\cdot\bar{B}.$$

Dve promenljive A i B mogu da formiraju ukupno četiri kombinacije vrednosti, koje su navedene u tabeli 1.3. Da bi ispisivanje konačnih vrednosti funkcija $\overline{A+B}$ i $\bar{A}\cdot\bar{B}$ bilo lakše, u tabelu su uneti i rezultati osnovnih Bulovih operacija: sabiranja i komplementiranja promenljivih A i B. Upoređivanjem vrednosti Bulovih funkcija $\overline{A+B}$ i $\bar{A}\cdot\bar{B}$ može se konstatovati da su one potpuno jednake, čime se i dokazuje ispravnost navedene De Morganove teoreme.

A B	A+B	$\overline{A+B}$	$\bar{A}$	$\bar{B}$	$\bar{A}\,\bar{B}$
0 0	0	1	1	1	1
0 1	1	0	1	0	0
1 0	1	0	0	1	0
1 1	1	0	0	0	0

Tabela 1.3. Dokazivanje De Morganove teoreme

$$\overline{A+B}=\bar{A}\,\bar{B}$$

Kombinacione tabele se koriste ne samo za analizu već i za sintezu Bulovih funkcija. I u ovom slučaju moraju se prikazati sve moguće vrednosti nezavisno promenljivih veličina, odnosno 2^n kombinacija. Pored ispisivanja svih kombinacija, u tabelu se unose još samo vrednosti funkcije za svaku definisanu kombinaciju promenljivih veličina. Određivanje Bulove funkcije vrši se na taj način što se ispisuju logički zbirovi svih članova funkcije, koji imaju vrednost logičke jedinice. Ovi članovi se izražavaju odgovarajućim logičkim proizvodima nezavisno promenljivih veličina, odnosno kombinacijama vrednosti promenljivih, čiji su logički proizvodi jednaki jedinici.

Kao primer sinteze nađimo Bulovu funkciju Y, koja će za moguće kombinacije nezavisno promenljivih A i B imati vrednosti date u kombinacionoj tabeli 1.4. Bulova funkcija Y određuje se, kao što je već rečeno, jednostavnim ispisivanjem zbirova logičkih proizvoda za vrednosti $Y=1$. Prema tome biće:

A	B	Y
0	0	0
0	1	0
1	0	1
1	1	1

Tabela 1.4. Sinteza funkcije Y

$$Y=A\bar{B}+AB=A\,(\bar{B}+B)=A.$$

Često je neposredno dobijena funkcija na osnovu kombinacione tabele dosta složena. Zbog toga treba nastojati da se konačni oblik nađene funkcije što više uprosti. To je učinjeno i sa funkcijom u našem primeru. Inače, uprošćavanje logičkih funkcija — pored datih osnovnih stavova Bulove algebre — iziskuje često primenu i specijalnih metoda minimizacije funkcije (5.8).

Na kraju napomenimo još i to da se funkcija Y može dobiti i pomoću članova funkcije čije su vrednosti jednake nuli. Pošto se time u stvari određuje komplement funkcije Y mora se pisati:

$$Y=\overline{\bar{A}\bar{B}+\bar{A}B}=(A+B)\,(A+\bar{B})=A.$$

Očigledno je da se do istog rezultata može doći i direktno preko komplementa funkcije:

$$\bar{Y}=\bar{A}\bar{B}+\bar{A}B=\bar{A}\,(\bar{B}+B)=\bar{A},$$

odakle je $Y=A$.


Razumljivo je da će se u konkretnoj situaciji sinteza Bulove funkcije izvesti na način, koji daje jednostavniji izraz, što obično zavisi od broja nula i jedinica u izlaznoj koloni kombinacione tabele.

1.2.6. Logičke operacije

Već smo istakli da se u prekidačkoj algebri primenjuju tri osnovne logičke operacije: sabiranje, množenje i komplementiranje. Rezultati ovakvih operacija navedeni su kao postulati (1.17), (1.18) i (1.19). Prema tome, logika digitalnih kola za izvođenje osnovnih algebarskih operacija je poznata. Ne upuštajući se ovom prilikom u tehničku realizaciju tih kola, ona se mogu da predstave sasvim uprošćeno pomoću blokova sa oznakom logičke operacije koja se sa njima obavlja. Umesto toga, za osnovne Bulove operacije upotrebljavaju se i naročiti grafički simboli, koji pored toga što treba da obezbede preglednost često veoma složenih logičkih mreža, moraju biti i jednostavni za ucrtavanje.

Upotreba grafičkih simbola umesto detaljnih šema elementarnih digitalnih kola nametnula je činjenica, da digitalne mreže obično sadrže veliki broj elementarnih kola,koja u detalju mogu da budu vrlo složena. Radi lakšeg snalaženja u takvim grafičkim šemama bilo bi poželjno da se svuda koriste unificirani grafički simboli za osnovne digitalne operacije. Na žalost, u tome se još nije postigla saglasnost u vodećoj stručnoj i naučnoj literaturi. Tako se, na primer, za logičko sabiranje, odnosno za logičku ILI operaciju upotrebljava više raznovrsnih grafičkih simbola, od kojih su neki pokazani na sl. 1.13.

Bulova operacija sabiranja obavila se pomoću logičkog ILI kola. U principu ILI kolo ima više ulaza $A, B, C, \ldots N$, a samo jedan izlaz — Y. Logika ovakvog kola sastoji se u tome, da je postojanje izlaza Y uslovljeno postojanjem bilo kog




Sl.1.13. Simboli za ILI-kolo

ulaza, tj. A ili B ili C ili ... N. Preciznije rečeno, to znači da će se na izlazu ILI kola uspostaviti stanje logičke jedinice u slučaju da na jednom ili na više ulaza deluju signali čije vrednosti odgovaraju takođe stanju logičke jedinice. Ovakva ILI operacija, koja u stvari predstavlja operaciju logičkog sabiranja u Bulovoj algebri, označava se simbolom »+« koji se izgovara »ili«.

Na sl. 1.14a pokazan je grafički simbol ILI kola sa dva ulaza na koje se dovode signali predstavljeni Bulovim veličinama A i B. Prema datoj logici za ILI operaciju, Bulova funkcija ovog kola glasi:


$$Y=A+B \qquad (»A \text{ ili } B«). \tag{1.26}$$

Ako se u datu funkciju zamene sve moguće vrednosti promenljivih A i B i za njih odrede odgovarajuće vrednosti za Y, dobiće se kombinaciona tabela ILI kola, pokazana na sl.1.14b. Zapazimo da ova tabela predstavlja ranije dat postulat (1.17).



A	B	Y
0	0	0
0	1	1
1	0	1
1	1	1

Sl.1.14. Logička sabiranja
(a) ILI kolo
(b) kombinaciona tabela



A	B	Y
0	0	0
0	1	0
1	0	0
1	1	1

Sl.1.15. Logičko množenje
(a) I kolo (tačka može biti izostavljena)
(b) kombinaciona tabela


Bulova operacija množenja obavlja se pomoću I kola. Iako ovo kolo obično raspolaže većim brojem ulaza, na sl.1.15a pokazan je njegov grafički simbol samo sa dva ulaza, što je za principsko razmatranje operacije množenja sasvim dovoljno. Logika ovakvog kola sastoji se u tome, da izlaz Y postoji samo ako istovremeno postoje svi ulazi: A i B i C i ... N. Drugim rečima, formiranje stanja logičke jedinice na izlazu ovog kola uslovljava koincidentno postojanje logičkih jedinica na svim ulazima. Zbog toga se I kolo naziva još i koincidentno.

I operacija, odnosno operacija logičkog množenja u Bulovoj algebri, označava se simbolom »·« koji se izgovara »i«. Prema tome za dato kolo na sl.1.15a Bulova funkcija glasi:

$$Y=AB \qquad (»A \text{ i } B«). \tag{1.27}$$

Zamenjujući sve moguće vrednosti promenljivih A i B u ovu funkciju, dobija se kombinaciona tabela I kola, data na sl.1.15b. Primetimo da ova tabela predstavlja ranije dat postulat (1.18).

Bulova operacija komplementiranja izvodi se pomoću logičkog NE kola. Na sl.1.16a pokazan je grafički simbol takvog kola. Za razliku od prethodnih, ovo kolo ima samo jedan ulaz i, naravno, samo jedan izlaz. Logika NE-kola sastoji se u tome, da signal na izlazu NE sme da bude iste vrednosti kao signal na ulazu. Drugim rečima to znači da će se na izlazu kola uspostaviti stanje logičke jedinice samo kada je na ulazu signal vrednosti logičke nule i obratno. Zbog toga se operacija komplementiranja naziva još i negacija, a NE kolo — invertor. Logička NE operacija ili negacija, odnosno operacija komplementiranja u Bulovoj algebri označava se crticom ili zarezom iznad simbola promenljivih veličina. Prema tome, Bulova funkcija NE kola na sl.1.16a data je izrazom:




Sl.1.16. Logička negacija
(a) NE kolo
(b) kombinaciona tabela
(c) NE se predstavlja kružićem u kombinaciji sa drugim kolima

$$Y=\overline{A} \text{ ili } Y=A' \tag{1.28}$$

i izgovara se »komplement A« ili »ne A«. Kombinaciona tabela NE kola je vrlo jednostavna i data je na sl.1.16b. Zapazimo da ova tabela predstavlja postulat (1.19).

Elementarna logička kola ILI, I i NE koriste se za izvođenje Bulovih operacija sabiranja, množenja i komplementiranja, zbog čega se — kao što smo videli — ove operacije nazivaju još i ILI, I i NE operacije. Data kola su sasvim dovoljna za fizičku interpretaciju bilo kakvih funkcija u Bulovoj algebri. No i pored toga, postoje i neka druga — nešto složenija kola, koja poseduju izvesna preimućstva nad elementarnim, prvenstveno u pogledu tehničke realizacije logičkih mreža. U osnovi to i nisu nova kola već samo kombinacije invertora sa elementarnim ILI i I kolima.



Sl.1.17. Logička NILI operacija
(a) NILI kolo
(b) kombinaciona tabela


Vezivanjem invertora na izlaz elementarnog ILI kola ostvaruje se NILI kolo, sl.1.17a. Ovo kolo sadrži logičku ILI NE operaciju, pa se Bulova funkcija kola izražava komplementom funkcije elementarnog ILI kola:

$$Y=\overline{A+B}. \tag{1.29}$$

Ova funkcija pokazuje da u slučaju postojanja signala na bilo kom ulazu kola, uspostavljeno stanje na izlazu neće odgovarati jedinici već nuli. Kombinaciona tabela kola, sl.1.17b, ukazuje čak na to, da logička jedinica na izlazu kola uslovljava koincidentno prisustvo logičkih nula na svim ulazima. Napomenimo da je ova činjenica potpuno suprotna onoj, koja je konstatovana kod elementarnog I kola.

Dodavanjem invertora na izlaz elementarnog I kola dobija se NI kolo, sl.1.18a. Logika ovog kola bazira na I – NE – operaciji. Zbog toga se ona izražava komplementom Bulove funkcije elementarnog I kola:

$$Y=\overline{AB}. \tag{1.30}$$



A	B	Y
0	0	1
0	1	1
1	0	1
1	1	0

Sl.1.18. Logička NIoperacija
(a) NIkolo
(b) kombinaciona tabela


Kombinaciona tabela. sl.1.18b, pokazuje da ovo kolo ima vrednost logičke jedinice u svim slučajevima, izuzev kada pobudni signali deluju istovremeno na svim ulazima kola.

Najzad ukažimo još na neka specijalna logička kola, koja nalaze širu primenu u prekidačkoj tehnici. Ova kola su takođe definisana poznatim elementarnim logičkim operacijama, ali zbog svoje specifične logike kadkad se tretiraju posebno, a nekima se pripisuju čak i naročite simbolične oznake.

Logika elemetarnog ILI kola, kao što smo ranije videli, obezbeđuje stanje logičke jedinice na izlazu pri postojanju signala na bilo kom ulazu ili na više ulaza istovremeno. Međutim, logika isključivog, odnosno ekskluzivnog ILI kola uslovljava formiranje stanja logičke jedinice na izlazu pri postojanju pobudnog signala isključivo na jednom od postojećih ulaza. Ovakva logika kola sa dva ulaza A i B, sl.1.19, može da se izrazi Bulovom funkcijom:


$$Y=\bar{A}B+A\bar{B}=A\oplus B. \tag{1.31}$$

Simbol »$\oplus$« označava Bulovu operaciju »isključivo ILI«, te se gornja funkcija izgovara »isključivo A ili B«. Vidimo da funkcija (1.31) sadrži sve elementarne logičke operacije I, ILI i NE.



A	B	Y
0	0	0
0	1	1
1	0	1
1	1	0

Sl.1.19. Logika »isključivoILI«
(a) isključivo ILI kolo
(b) kombinaciona tabela



A	B	Y
0	0	1
0	1	0
1	0	0
1	1	1

Sl.1.20. Logika »isključivo I«
(a) uključivo I kolo
(b) kombinaciona tabela

Stanje logičke jedinice na izlazu elementarnog I kola obezbeđeno je koincidentnim delovanjem pobudnog signala na svim ulazima. Logika Bulove operacije »uključivo I«, međutim, uslovljava formiranje stanja logičke jedinice na izlazu, ne samo pri koincidentnom postojanju, već i pri koincidentnom nepostojanju signala na svim ulazima kola. Drugim rečima izlaz kod ovog kola postoji ako istovremeno postoje svi ulazi ili ako istovremeno ne postoji ni jedan ulaz.

Uključivo, odnosno inkluzivno I kolo, poznato još i kao uključivo koincidentno kolo, predstavljeno je na sl.1.10. Bulova funkcija kola sa dva ulaza može da se napiše u obliku:

$$Y=\bar{A}\bar{B}+AB=A\odot B. \qquad (1.32)$$

Simbol »$\odot$« označava Bulovu operaciju »uključivo I«, te se data funkcija izgovara »uključivo A i B«. I ova funkcija sadrži sve elementarne logičke operacije.

1.2.7. Formiranje logičke mreže

Formiranje logičke mreže sastoji se u tome, da se dati logički problem predstavi pomoću odgovarajuće mreže osnovnih logičkih kola, odnosno njihovih grafičkih simbola. Pri tome Bulova algebra nalazi značajnu primenu ako je formiranje logičke mreže uslovljeno i najpovoljnijim rešenjem. To dolazi otuda što se logička funkcija nekog složenog problema može da ostvari pomoću logičkih mreža često veoma različite složenosti. Bulova algebra je matematičko sredstvo pomoću koga se složena logička funkcija može da predstavi tako, da ostvarena mreža logičkih kola sadrži najmanji broj komponenata.


Da bismo ilustrovali potrebu matematičke obrade logičkog problema, uzećemo u razmatranje Bulovu funkciju datu jednačinom:

$$Y=(A+D)\,\bar{A}B\bar{C}+\overline{(C+D)}\,\overline{(\bar{B}+AD)}. \qquad (1.33)$$

Ova funkcija sastoji se iz dva dela povezana logičkom operacijom ILI. Svaki deo posebno sadrži članove pravih ili komplementnih vrednosti promenljivih veličina A, B, C i D, nad kojima treba da se izvedu predviđene osnovne logičke operacije. Celokupna funkcija, prema tome, biće predstavljena mrežom osnovnih logičkih kola.

Obrazovanje zadate mreže izvodi se postupno: najpre za jedan pa onda za drugi deo. U prvom delu logički zbir $(A+B)$ i logički proizvod $\bar{A}B\bar{C}$ treba da se povežu I-operacijom. Ne računajući negacije, za to će biti potrebno jedno ILI i dva I kola.

Drugi deo funkcije je nešto složeniji. Ovde prvo treba da se formira zbir logičkog proizvoda AD i nezavisno promenljive B, pa onda komplement dobijenog rezultata i komplement zbira $\overline{C+D}$ da se podvrgnu logičkoj I-operaciji. Ne računajući negacije ni u ovom slučaju, drugi deo date logičke funkcije biće transponovan, dakle, u logički dijagram pomoću dva I i dva ILI kola.




Sl.1.21. Logička mreža Bulove funkcije (1.33)

Konačna mreža dobija se logičkim sabiranjem rezultata dva izdvojena dela funkcije (1.33). Prema tome, tražena mreža imaće još jedno ILI kolo, čiji izlaz će istovremeno da bude i izlazni priključak celokupne mreže, sl.1.21. Kao što se sa

slike vidi, ova mreža logičkih kola sadrži četiri nivoa, što znači da neke ulazne veličine prolaze kroz niz od četiri redno-vezana osnovna logička kola.

Prethodno šemiranje mreže logičkih kola izvedeno je direktnim preslikavanjem date Bulove funkcije u odgovarajući logički dijagram elementarnih kola. Ovakav postupak rada dovodi do traženog rezultata, ali to još ne znači da se isti rezultat ne bi mogao da dobije i pomoću neke uprošćenije mreže logičkih kola. Zbog toga, pre nego što se pristupi šemiranju logičke mreže, treba ispitati da li se data Bulova funkcija može da minimizira, tj. da se svede na prostiji oblik. Često se u tom pogledu može dosta da postigne i primenom samo osnovnih stavova Bulove algebre.

Prema napred rečenom, dakle, pre formiranja logičkog dijagrama u našem primeru, treba izvršiti uproščavanje date funkcije ukoliko je to moguće. Bulova funkcija (1.33) može da se transformiše na sledeći način:



Sl.1.22. Logička mreža uprošćene Bulove funkcije (1.33)

$$(A+D)\ \bar{A}B\bar{C}+(\overline{C+D})\ (\overline{\bar{B}+AD})=$$

$$=(A+D)\ \bar{A}B\bar{C}+\bar{C}\bar{D}\cdot B(\bar{A}+\bar{D})$$

$$=A\bar{A}B\bar{C}+\bar{A}B\bar{C}D+\bar{A}B\bar{C}\bar{D}+B\bar{C}\bar{D}\bar{D}$$

$$=\bar{A}B\bar{C}(D+\bar{D})+B\bar{C}\bar{D}$$

$$=B\bar{C}(\bar{A}+\bar{D})$$


Vidimo, dakle, da je dobijena funkcija daleko prostija od prvobitne iako i jedna i druga izražavaju istu logiku. U vezi s tim logička mreža u ovom slučaju sastoji se samo od dva I i jednog ILI kola, sl.1.22.

1.2.8. **Karnoove tablice**

Već je pokazano da se u cilju uproščavanja prekidačkih funkcija koriste poznate mogućnosti algebarske transformacije date funkcije. Ovaj način uproščavanja funkcija je jednostavan ukoliko se radi o malom broju promenljivih, mada primenjivanje algebarskih transformacija iziskuje dosta veliku umešnost, pored poznavanja većeg broja stavova iz Bulove algebre. No i pored toga pri korišćenju direktne algebarske metode ponekad nismo sasvim sigurni da li je možda moguća i dalja minimizacija date prekidačke funkcije. Zbog toga su razvijene i mnoge druge metode minimizacije (4,7), ali o njima ovde neće biti reči. Izuzetno ukazaćemo samo na Karnoovu (Karnaugh) metodu, koja se uspešno može da primeni za minimizaciju većine prekidačkih funkcija o kojima ćemo ovde govoriti.

Karnoova metoda minimizacije koristi matričnu mrežu kartica ili polja, čiji je broj jednak vrednosti 2^n gde je n broj nezavisno promenljivih veličina. Prema tome, broj polja u Karnoovim tablicama može da bude 2, 4, 8, 16 itd., sl.1.23. Svako polje odgovara jednom potpunom logičkom proizvodu nezavisno promenljivih veličina date funkcije. Raspored logičkih proizvoda po poljima tablice izvodi se tako da se funkcije potpunih proizvoda u susednim poljima razlikuju samo po vrednosti jedne nezavisno promenljive. Pri tome očigledno je da su susedna polja ona koja imaju zajedničku stranicu, ali isto tako i ona, kod kojih bi se ostvarila

zajednička stranica kada bi se sastavile naspramne strane tablice, na primer polja P_3 i P_{11}, odnosno P_4 i P_6 na sl.1.22d.



Sl.1.23. Karnoove tablice (a,b,c,d) za jednu, dve, tri i četiri promenljive

Način korišćenja Karnoovih tablica za uproščavanje prekidačkih funkcija pokazaćemo na nekim primerima. Neka je funkcija data zbirom proizvoda

$$f = CBA + D\bar{C}\bar{B} + CB\bar{A}. \tag{1.34}$$

Kako gornja funkcija ima četiri nezavisno promenljive, logički proizvodi nisu potpuni, te se stoga ona zamenjuje proširenom funkcijom

$$\begin{aligned} f &= (D+\bar{D})\ CBA + D\bar{C}\bar{B}(A+\bar{A}) + (D+\bar{D})\ CB\bar{A} \\ &= P_{15}+P_7+P_9+P_8+P_{14}+P_6 \\ &= \Sigma\,(6,\ 7,\ 8,\ 9,\ 14,\ 15), \end{aligned}$$

gde su sa P_i obeleženi odgovarajući potpuni logički proizvodi prema binarnom redosledu. Ovi proizvodi uneti su u Karnoovu tablicu na sl.1.24 tako što su odgovarajuća polja u tablici obeležena jedinicama, dok bi se prazna polja mogla da označe nulama.

Iznalaženje minimizirane funkcije vrši se na sledeći način. Prvo se uoče susedna polja sa jedinicama. To su P_8 i P_9, a isto tako P_6, P_2, P_{14} i P_{15}. Što je veći broj susednih polja to je i moguća minimizacija funkcije veća. U vezi s tim definiše se i red zajedničkih površina u tablici: dva susedna polja čine površinu prvog reda (2^1), četiri susedna polja su površina drugog reda (2^2), osam polja određuju površinu trećeg reda (2^3), itd. Uopšte važi pravilo da će broj promenljivih u funkciji, koja odgovara zajedničkoj površini, biti smanjen za vrednost reda površine. Prema tome, zajednička površina $P_{8,9}$ je prvog reda, te će odgovarajuća zajednička funkcija biti izražena sa tri umesto sa četiri promenljive. Druga zajednička površina $P_{6,\,7,\,14,\,15}$ je površina drugog reda, što znači da će odgovarajuća funkcija biti izražena pomoću samo dve promenljive.

Konačna vrednost minimizirane funkcije nalazi se jednostavnim ispisivanjem promenljivih veličina, koje su identične u svim poljima zajedničke površine. Za funkciju prikazanu na sl.1.24 to će da bude $D\bar{C}\bar{B}$ za $P_{8,9}$ i CB za $P_{6,7,14,\,15}$. Prema tome, uprošćeni oblik date prekidačke funkcije (1.34) je

$$f = D\bar{C}\bar{B} + CB.$$

S obzirom da je funkcija (1.34) relativno prosta, njen minimizirani oblik se jednostavnije dobija primenom direktne algebarske metode.

DC \ BA	00	01	11	10
00	0	1	3	2
01	4	5	7 1	6 1
11	12	13	15 1	14 1
10	8 1	9 1	11	10

Sl.1.24. Karnoova tablica za funkcije (1.34)

DC \ BA	00	01	11	10
00	0	1	3	2
01	4 1	5 1	7 1	6 1
11	12	13	15 1	14
10	8 1	9	11	10 1

Sl.1.25. Karnoova tablica za funkciju (1.36)

Kao drugi primer uzmimo prekidačku funkciju

$$f=\bar{D}C\bar{B}\bar{A}+\bar{D}C\bar{B}A+\bar{D}CB\bar{A}+\bar{D}CBA+D\bar{C}\bar{B}\bar{A}+D\bar{C}B\bar{A}+DCBA. \qquad (1.35)$$

Unoseći logičke proizvode ove funkcije u Karnoovu tablicu na sl. 1.25, obrazuju se zajedničke površine $P_{4,5,6,7}$, $P_{7,15}$ i $P_{8,10}$. U prvoj površini zajedničke promenljive su $\bar{D}C$, u drugoj CBA i u trećoj $D\bar{C}\bar{A}$, pa minimizirana funkcija ima oblik

$$f=\bar{D}C+CBA+D\bar{C}\bar{A}.$$

LITERATURA

1. *Ketchum, D. J., Alverez, E. C.*: Pulse and Switching Circuits, McGraw-Hill, New York, 1965, gl. 1
2. *Damjanović, A., Lukatela, G.*: Teorija telekomunikacija, I deo, Naučna knjiga, Beograd, 1965, gl. 2 i 3
3. *Doyle, J. M.*: Pulse Fundamentals, Prentice-Hall, Englewood Cliffs, New Jersey, 1973, gl. 1
4. *Chu, Y.*: Digital Computer Design Fundamentals, McGraw-Hill, New York, 1962, gl. 3 i 4
5. *Malvino, A. P.*: Leach, D. P.: Digital Principles and Applications, McGraw-Hill, New York, 1969, gl. 2 i 3
6. *Knupfer, A.*: Technik digitaler Rechenanlagen, VEB Verlag, Berlin, 1969, gl. 1 i 2
7. *Aleksić, T. Ž.*: Logička sinteza digitalnih sistema, Naučna knjiga, Beograd, 1971, gl. 1 i 3
8. *Tešić, S.*: Digitalna elektronika, Naučna knjiga, Beograd, 1974, gl. 1
9. *Belove, C. Schachter, H., Schilling, D. S.*: Digital and Analog Systems, Circuits and Devices, McGraw-Hill, New York, 1973, gl. 3
10. *Stojanović, I. S.*: Osnovi telekomunikacija, Građevinska knjiga, Beograd, 1973, pgl. 4.3
11. *Connor, F. R.*: Signals, Edward Arnold, London, 1972, gl. 2

Prvi deo — NEREGENERATIVNA KOLA

GLAVA 2

POLUPROVODNIČKI PREKIDAČKI ELEMENTI

Prekidački elementi su takve naprave koje poseduju sposobnost uspostavljanja različitih vodova neke veličine. Kod elektronskih prekidača pomenuta veličina je redovno struja ili napon, koji se pomoću prekidača uspostavljaju na određene vrednosti amplitude. Najjednostavniji prekidači su oni koji poseduju mogućnost zauzimanja samo dva različita stanja. Takvi prekidači mogu da kontrolišu samo dve karakteristične vrednosti posmatrane veličine. S obzirom da je realizacija elektronskih kola sa takvim prekidačima najjednostavnija, to će u daljem izlaganju biti reči samo o prekidačima sa dva stanja.

Kao elektronski prekidači mogu da se upotrebe sve poluprovodničke naprave koje poseduju nelinearnu strujno-naponsku karakteristiku. Prema tome, svi tipovi dioda i tranzistora mogu da se koriste kao prekidački elementi. S obzirom da diode spadaju u pasivne komponente one dolaze u obzir za izgradnju samo nekih osnovnih tipova impulsnih neregenerativnih kola. Tranzistori, kao i poluprovodničke komponente sa karakteristikom negativne otpornosti, pogodni su za primenu u obe oblasti impulsnih kola, kako u regenerativnoj tako i u neregenerativnoj.

Dalje izlaganje u okviru ove glave biće posvećeno karakteristikama poluprovodničkih elemenata u ustaljenom i prelaznom stanju. U prvom redu biće reči o diodi kao najosnovnijoj prekidačkoj komponenti, uključujući tu i Cener-diodu. Prekidačka svojstva tranzistora, kao najznačajnijeg prekidačkog elementa, biće obrađena sa više strana, obuhvatajući sve režime njegovog rada. Najzad, biće ukratko prikazani i prekidački parametri unipolarnih tranzistora kao i nekih elemenata sa karakteristikom negativne otpornosti.


2.1. Idealni prekidački element

Osnovni zadatak prekidačkog elementa je da ostvari kontrolisanu vezu između izvora električne energije i potrošača. Otuda najelementarije prekidačko kolo mora da sadrži pomenute tri komponente: izvor, prekidač i potrošač. Na sl.2.1 pokazna su takva kola sa prekidačkim elementom, čije su strujno-naponske karakteristike date na sl.2.2. Presek radne prave za otpor opterećenja R_p sa karakteristikama prekidačkog elementa u otvorenom i zatvorenom stanju, određuje dve ustaljene radne tačke prekidača.


Na sl.2.1a ilustrovan je rad idealnog prekidača, koga u otvorenom stanju karakteriše otpornost $R_O = \infty$, a u zatvorenom otpornost $R_Z = 0$. Radne tačke ovakvog prekidača označene su sa A_0 i A_1 na sl.2.2. Prema tome, promena napona na prekidaču je

$$\Delta V = V_{PO} - V_{PZ} = V_{BB}, \tag{2.1.}$$

gde su V_{PO} i V_{PZ} naponi na otvorenom, odnosno na zatvorenom prekidaču.



Sl. 2.1. Redni prekidački element u kolu
(a) idealni
(b) sa rednom otpornošću
(c) sa rednom i paralelnom otpornošću



Sl. 2.2. Strujno-naponska karakteristika prekidača

Idealni prekidač odlikuje se time što na njemu nema gubitaka električne energije. Naime, disipacija na samom prekidaču ne postoji, jer je u jednoj radnoj tački struja prekidača jednaka nuli, a u drugoj je napon na prekidaču jednak nuli. Sa gledišta brzine rada idealni prekidač se smatra elementom, koji se trenutno uključuje i isključuje. Prema tome, sa takvim prekidačem bi se mogao da generiše idealni impuls, kakav je bio prikazan u prethodnoj glavi na sl.1.3b. Zbog svega toga realizacija idealnog prekidača je veoma poželjna. U praktičnom izvođenju, međutim, približno idealne karakteristike u pogledu disipacije mogu da imaju samo mehanički prekidači, koji se koriste kod elektromagentnih relea. Brzina ovih prekidača, na žalost, je vrlo mala.

Prekidački element na sl.2.1b okarakterisan je vrlo velikom otpornošću u otvorenom, a dosta malom otpornošću u zatvorenom stanju. Radne tačke ovakvog prekidača su B_0 i A_1 na sl.2.2. Promena napona na prekidaču je sada manja nego u prethodnom slučaju i iznosi:

$$\Delta V = \frac{R_P}{R_P + R_Z} V_{BB}. \tag{2.2.}$$

Disipacija prekidača u otvorenom stanju jednaka je nuli, međutim u zatvorenom stanju ona iznosi

$$P_{DZ}=R_Z I_Z^2=R_Z\left(\frac{V_{BB}}{R_Z+R_P}\right)^2. \qquad (2.3)$$

Da bi se smanjila disipacija i povećala promena napona treba nastojati da otpornost R_Z prekidača bude što manja. Tipičan primer ovakvog prekidačkog elementa je elektronska cev, kod koje je otpornost R_Z jednaka statičkoj vrednosti unutrašnje otpornosti cevi.

Najzad sl.2.1c ilustruje prekidački element koji ima dosta veliku otpornost R_O u otvorenom, a obično vrlo malu vrednost R_Z u zatvorenom stanju. Prema tome, radne tačke ovakvog prekidača su B_0 i B_1 na sl.2.2. Promena napona na prekidaču ovde je još manja i približno iznosi

$$\Delta V\approx\left(\frac{R_O}{R_P+R_O}-\frac{R_Z}{R_P+R_Z}\right)V_{BB}, \qquad (2.4)$$

jer je sigurno $R_O \gg R_Z$. Disipacija na prekidaču u ovom slučaju postoji u obe radne tačke, tako da su:

$$P_{DO}\approx R_O\left(\frac{V_{BB}}{R_O+R_P}\right)^2$$

i $\qquad\qquad\qquad\qquad\qquad\qquad\qquad\qquad\qquad\qquad (2.5)$

$$P_{DZ}\approx R_Z\left(\frac{V_{BB}}{R_Z+R_P}\right)^2.$$

Tipičan primer prekidačkog elementa sa konačnim otpornostima u oba referentna stanja je tranzistor. Na osnovu položaja radnih tačaka u poređenju sa idealnim prekidačom, mogao bi se steći utisak da je tranzistor loš prekidački element. Međutim, imajući u vidu stvarne vrednosti karakterističnih veličina u ustaljenim radnim tačkama tranzistorskog prekidača, ovakav zaključak, bar u pogledu disipacije, bio bi prestrog.

Stvarni prekidač nema beskonačno veliku brzinu uključivanja i isključivavanja. To je posledica pre svega inertnih fizičkih procesa, koji se odigravaju u prekidaču pri prelasku iz jednog u drugo ustaljeno stanje. Ovaj fenomen mogao bi se uzeti u obzir time, što bi se paralelno odvodnoj otpornosti R_o dodao još i neki kapacitet C_o u kolu na sl.2.1c. Kao posledica punjenja i pražnjenja tog kapaciteta pri otvorenom, odnosno zatvorenom stanju prekidača, promene napona na prekidaču biće usporene. Zbog toga će umesto impulsa sa strmim bočnim ivicama u ovom slučaju da se formiraju impulsi čije se bočne stranice menjaju po ekponencijalnoj zakonitosti.


U toku prelaznog režima prekidača njegova radna tačka se kreće duž radne prave između ustaljenih, stacionarnih ili jednostavno statičkih radnih tačaka. Ako na brzinu ovog procesa utiče i navedena kapacitivnost C_o, putanja radne tačke odstupa od radne prave, kako je to pokazano isprekidanim linijama na sl.2.2. Uočimo da u ovom slučaju disipacija prekidača može trenutno da bude i veća od one koju određuje otpor potrošača R_P, što je, na primer, slučaj pri zatvaranju, odnosno uključivanju prekidača.

2.2. PREKIDAČKE KARAKTERISTIKE DIODE

Dioda spada u grupu prekidačkih elemenata sa dva pristupa, odnosno priključka. Zahvaljujući tome, ona je najjednostavnija prekidačka komponenta, ali sa većim brojem nedostataka. Najveći nedostatak joj je svakako to, što ne poseduje veliku izolovanost između ulaznog i izlaznog priključka, što ponekad ograničava područje njene primene. Pošto dioda nema ni pojačavačko svojstvo ona ne može biti korišćena za izgradnju impulsnih kola regenerativnog tipa, pa čak i nekih neregenerativnih. No, i pored toga, upotreba prekidačkih dioda je veoma rasprostanjena, kako za direktnu izgradnju prekidačkih kola, tako i za poboljšanje nekih svojstava kola realizovanih sa drugim prekidačkim elementima. Navedimo, na primer, da su diode pogodne za izgradnju ograničavačkih kola, amplitudnih selektora, nekih logičkih kola i jednostavnih prekidačkih mreža uopšte.

2.2.1. Parametri diode u ustaljenom režimu

Ustaljeni režimi rada diode okarakterisani su stanjem provođenja ili neprovođenja. To najbolje ilustruje statička strujno-naponska karakteristika diode. Na sl.2.3. pokazana je takva karakteristika za silicijumsku diodu. Ova dioda ima dve



Sl. 2.3. Poluprovodnička dioda
(a) statička karakteristika diode
(b) grafički simbol diode
(c) grafički simbol Cener-diode

oblasti provođenja. Jedna oblast nastaje kada je direktni napon na diodi veći od napona praga provođenja diode V_{DT}. Druga oblast provođenja nastaje pri inverznoj polarizaciji diode u slučaju da je taj napon veći od vrednosti Cenerovog (Zener) napona V_Z. Ako se radi o običnoj prekidačkoj diodi ova provodna oblast se ne koristi, pa nju za sada nećemo ni uzimati u obzir.

Što se tiče neprovodne oblasti diode ona se proteže od probojnog napona V_Z pa sve do napona praga provođenja V_{DT}. U praktičnim realizacijama prekidačkih kola, međutim, ova je oblast ipak ograničena na opseg napona $|V_Z| < V_D < 0$.

Poznato je da se karakteristika diode može analitički da izrazi formulom

$$I_D = I_{DO}\left(e^{\frac{V_D}{\eta V_T}} - 1\right), \tag{2.6}$$

gde su: I_{DO} — inverzna struja zasićenja diode,
V_T — temperaturski napon,
η — korekcioni faktor.

Faktorom η vrši se korekcija toka karakteristike u zavisnosti od veličine rekombinacije nosilaca u prelaznoj oblasti PN spoja[7]. Kod germanijumskih dioda ovaj faktor ima vrednost $\eta=1$, pa se stoga nije ni pojavljivao u prvobitnim izrazima koji su bili izvedeni za germanijumski PN spoj. Kod silicijumskih dioda je $\eta=2$ pri malim strujama koje nastaju pri naponima V_D od nekoliko stotina milivolta. Pri većim naponima na diodi, međutim, korektnije je i ovde uzeti da je $\eta=1$. To je posledica činjenice što pri većim strujama dolazi više do izražaja omski pad napona u diodi, pa se dioda ponaša više kao otpor nego kao *PN* spoja[1].

Temperaturski napon PN spoja nalazi se pomoću obrasca

$$V_T = \frac{kT}{q}, \tag{2.7}$$

gde su: $k = 1{,}38 \times 10^{-23}$ J/°K — Bolcmanova konstanta,
T — apsolutna temperatura u Kelvinovim stepenima,
$q = 1{,}6 \cdot 10^{-19}$ C — električno opterećenje elektrona. Ako se spoj posmatra na uobičajenoj sobnoj temperaturi, kada je približno $T=300$ °K, iz gornjeg obrasca nalazi se da napon V_T iznosi svega 26 mV.

Jednačina (2.6) važi kako za direktnu tako i za inverznu polarizaciju obične diode, koja, kao što smo rekli, ne zalazi u oblast probojnog napona. Kada je $V_D \gg V_T$ karakteristika se svodi samo na eksponencijalni član. Ako se, međutim, radi o negativnom naponu V_D, koji je znatno veći od vrednosti $\eta\, V_T$, kroz diodu prolazi struja obrnutog smera skoro konstantne vrednosti, I_{DO}.

Parametri koji karakterišu prekidački režim provođenja su: napon praga provođenja diode, provodna otpornost diode i napon diode u određenoj radnoj tački. Kao prag provođenja uzima se vrednost napona na diodi V_{DT} (Threshold voltage) pri kojoj njena struja počinje naglo da raste. To je upravo napon u najvećem zakrivljenju, odnosno u kolenu karakteristike. Vrednost tog napona kod silicijumskih dioda iznosi oko 0,6 V, dok je kod germanijumskih dosta manja — oko 0,2 V. Veći prag provođenja kod silicijumskih dioda posledica je veće rekombinacije u PN oblasti, što je uslovilo potrebu uvođenja korekcionog faktora $\eta=2$. Pored toga, inverzna struja silicijumskih PN spojeva manja je za oko tri reda veličine od germanijumskih PN spojeva, što takođe iziskuje potrebu većeg napona na diodi u cilju znatnijeg povećanja njene struje.

Što se tiče dinamičkog otpora provodne diode r_D, on može da se dobije analitički iz izraza (2.6) nalazeći njegovu recipročnu vrednost kao diferencijal dI_D/dV_D. Pošto je u provodnoj radnoj tački diode sigurno ispunjen uslov $I_D \gg I_{DO}$ za dinamički otpor diode nalazi se izraz

$$r_D \approx \frac{\eta V_T}{I_D}. \tag{2.8}$$

Praktične vrednosti ovog otpora kreću se od nekoliko oma pa do nekoliko desetina oma.

Dinamički otpor diode, na primer, u radnoj tački M na sl.2.3, odredio bi se pomoću trougla priraštaja, odnosno iz nagiba tangente u toj tački. U prekidačkim kolima, međutim, definiše se i statički otpor diode, koji predstavlja jednostavan odnos napona i struje u datoj radnoj tački, naime

$$R_D = \frac{V_D}{I_D}. \tag{2.9}$$

Ovaj otpor je redovno veći od dinamičkog izuzev pri vrlo malim strujama diode, kada imaju približno iste vrednosti.

Napon diode V_D je veći od napona praga provođenja V_{DT}. Ovo povećanje je posledica otpornosti diode na kojoj se stvara dodatni pad napona zavisan od položaja radne tačke na karakteristici. Prema tome, napon diode V_D je funkcija i struje koja prolazi kroz diodu. Stoga se njegova vrednost može da kreće od 0,7 V pa do preko 1 V.

Karakteristični parametri diode u neprovodnom režimu su: inverzna struja zasićenja, otpornost neprovodne diode i dozvoljeni inverzni napon. Inverzna struja silicijumskih dioda je reda nanoampera i njen uticaj na prekidački rad diode vrlo često je zanemarljiv. Što se tiče otpora neprovodne diode, oni se definišu analogno otporima u provodnom režimu. S obzirom da je inverzna struja diode praktično konstantna, obično se otpornost neprovodne diode izražava odnosom

$$R_{DN} = \frac{V_{DN}}{I_{DO}}, \tag{2.10}$$

gde je V_{DN} vrednost inverznog napona na diodi. Ovaj otpor se kreće od nekoliko stotina kilooma pa do nekoliko megaoma.

Što se tiče dozvoljenog inverznog napona diode V_{DZ} on svakako mora da bude manji od probojnog napona V_Z, sl.2.3. Probojni napon diode zavisi od gustine koncentracije primesa u poluprovodničkom materijalu i to tako, što je koncentracija veća to je probojni napon manji. Koristeći ovu činjenicu moguće je konstruisati diode sa veoma različitim dozvoljenim inverznim naponima u opsegu od dvadesetak volti pa do preko 150 V. Inače, u vezi sa pojavom proboja, podsetimo da on nastaje kao posledica kombinovanog delovanja lavinskog i Cenerovog efekta. No, bez obzira na to, obično se probojni napon naziva još i Cenerov, pa se obeležava sa V_Z.

2.2.2. Nestabilnost statičkih parametara diode

Već je istaknuto da napon na diodi V_D zavisi od veličine diodne struje. Međutim, ovaj napon, a zajedno sa njime i napon praga provođenja V_{DT}, funkcija je i temperature. To se lako može da zaključi na osnovu izraza (2.6) imajući u vidu da su temperaturski napon V_T, kao i inverzna struja I_{DO} takođe zavisni od temperature. Izražavajući temperaturski koeficijent diode diferencijalom dV_D/dT i izračunavajući njegove vrednosti u blizini praga provođenja i na temperaturi od 300 °K dobija se da on iznosi $-1{,}8$ mV/°C za germanijumske, odnosno $-1{,}7$ mV/°C za silicijumske diode. U praktičnoj primeni, međutim, ovi rezultati se koriguju tako,

da se za obe vrste dioda koristi negativni temperaturski koeficijent vrednosti od 2 — 2,5 mV/°C. To znači da se za svaki stepen povišenja temperature napon V_D smanjuje za oko 2,5 mV.

Nestabilan parametar diode je i inverzna struja zasićenja I_{DO}. Iako bi prema izrazu (2.6) ova struja trebalo da bude skoro nezavisna od inverznog napona, u stvarnosti to ipak nije tako. Naime, pri povećanju inverznog napona struja I_{DO} prilično raste. To dolazi otuda što se pri većim naponima povećavaju i površinske struje diode, znači struje koje i ne prolaze kroz *PN* spoj. Osim toga pri većim naponima postaju značajne i komponente struja, koje su posledica nastalih sudara u prelaznoj oblasti spoja.


Još veća nestabilnost inverzne struje nastaje zbog njene temperaturske osetljivosti. Zavisnost inverzne struje od temperature može da se izrazi formulom

$$I_{DO}=AT^{2/\eta}\cdot e^{-\frac{V_G}{\eta V_T}}, \qquad (2.11)$$

gde simbol A predstavlja konstantu, a V_G — potencijal zabranjene zone. Relativna promena ove struje nalazi se kao

$$\frac{dI_{DO}/dT}{I_{DO}}=\frac{1}{\eta T}\left(2+\frac{V_G}{V_T}\right). \qquad (2.12)$$

S obzirom da potencijali zabranjene zone iznose 0,75 V za germanijum, a 1,12 V za silicijum, izlazi da je $V_G/V_T \gg 2$. Sa ovim se za relativne promene inverzne struje pri temperaturi od 300 °K izračunavaju vrednosti 0,096/°C za germanijum, odnosno 0,072/°C za silicijum(1). Pošto inverznu struju sačinjavaju i pomenute površinske, odnosno odvodne struje, koje su nezavisne od temperature, to se nađene vrednosti koriguju tako, da za obe vrste dioda važi promena od oko 7% /°C. Drugim rečima, može se smatrati da se inverzna struja kako germanijumskih tako i silicijumskih dioda udvostručava pri povećanju temperature za 10 °C, jer je $1{,}07^{10}=2$.




Sl. 2.4. Nestabilnost inverzne struje diode

Radi ilustracije nestabilnosti inverzne struje diode priložen je i odgovarajući dijagram na sl.2.4. Na dijagramu valja uočiti da inverzna struja silicijumske diode na 25 °C iznosi svega nekoliko nanoampera, a germanijumske — nekoliko mikroampera. Ovolika inverzna struja silicijumske diode nastaje tek na temperaturi od oko 150 °C.

Ako se u obrascu za dinamičku otpornost diode r_D, jednačina (2.8), zameni napon V_T pomoću izraza (2.7), vidi se da je otpornost r_D direktno proporcionalna temperaturi T. Prema tome, i otpornost diode je temperaturno nestabilna. Istina, promena ove otpornosti nije tako velika, pošto su praktične temperature, izražene u Kelvinovim stepenima takođe male.


2.2.3. Linearna aproksimacija diodne karakteristike

Nelinearne karakteristike prekidačkih elemenata često se aproksimiraju popogodno ucrtanim pravim linijama. Drugim rečima, to znači da se zakrivljene karakteristike prekidača linearno aproksimiraju većim ili manjim brojem pravolinijskih segmenata. Pri tome treba voditi računa da delovi karakteristike, koji su bitni za analizu kola, budu što potpunije zastupljeni. Na sl.2.5a pokazana je mogućnost



Sl. 2.5. Linearna aproksimacija diode
(a) strujno-naponska karakteristika
(b) ekvivalentna šema

linearizacije karakteristike diode sa dva segmenta. Nagib segmenta odgovara približno dinamičkim otpornostima dioda u provodnom i neprovodnom režimu. Koleno lenearizovane karakteristike približno određuje napon praga provođenja



Sl. 2.6. Razne aproksimacije diode
(a) nultog reda (idealna dioda)
(b) prvog reda
(c) drugog reda

diode. Na bazi ovako linearizovane karakteristike ucrtana je i ekvivalentna šema diode na sl.2.5b. Simbol diode u ovoj šemi predstavlja idealnu prekidačku diodu. Karakteristika ovakve diode prikazana je na sl.2.6a. Vidimo da idealna dioda, pored ekstremno male i velike otpornosti u provodnom odnosno neprovodnom stanju, ima i nulti prag provođenja.

Linearizacija karakteristike diode, a time i njena ekvivalentna šema mogu da budu još više uprošćene ako se zanemari inverzna struja diode. U tom slučaju je $r_{DN}=\infty$, pa karakteristika diode odgovara onoj na sl.2.6c. Ako se uz to uzme da je i $r_D=0$ karakteristika diode dobija oblik pokazan na sl.2.6b. Prema tome, aproksimacija karakteristike trećeg reda, koja je pokazana na sl.2.5, može, znači, još da se uprosti primenjujući aproksimacije nižeg reda. Napomenimo da se u praktičnim izračunavanjima ipak najviše koristi aproksimacija drugog reda, odnosno karakteristika diode data na sl.2.6c.

2.2.4. Prelazni režim diode


Promena stanja diode vrši se izmenom polariteta napona na diodi. Kada se dioda polarizuje direktno, ona prelazi u provodno stanje, a kada se polarizuje inverzno — ona postaje neprovodna. Iako se promena polariteta napona na diodi može da izvrši vrlo brzo, novo ustaljeno stanje diode ne nastaje odmah već tek posle izvesnog vremena. Vreme koje protekne dok se jedno stanje prekidača zameni drugim, naziva se prelazno vreme, a režim rada prekidačkog elementa u tom periodu zove se prelazni režim. Prelazni režim diode postoji kako pri uključivanju tako i pri isključivanju. Otuda se kao parametri ovog režima rada diode pojavljuju vreme uključivanja t_u i vreme isključivanja t_i.


Na sl.2.7a ucrtano je prekidačko kolo sa diodom D i otporom potrošača R_P. Način rada ovog prekidačkog kola ilustrovan je vremenskim dijagrama na sl.2.7b. Napon na ulazu kola v_U prebacuje prekidačku diodu iz jednog u drugo stanje i obrnuto. U trenutku t_1 ovaj napon dobija pozitivnu vrednost V_{UP}, usled čega se dioda D polarizuje direktno. Smatrajući da je $R_P \gg R_D$ kroz diodu teče struja uključivanja $I_{DU} \approx V_{UP}/R_P$. Na samom početku uključivanja diode napon na njoj je naglo porastao, pa se ubrzo ustalio na vrednosti V_{D1}. Ovo kratkotrajno prelazno stanje diode je u stvari vreme uklučivanja t_u.

U trenutku t_2 naglo se menja vrednost ulaznog napona tako da on postaje negativan sa vrednošću $-V_{UN}$. Da je dioda savršen prekidač, struja I_D bi pala odmah na nulu. Umesto toga, međutim, kroz diodu teče struja isključivanja $I_{DI} \approx \approx V_{UN}/R_P$, ali sada u suprotnom smeru od prethodnog slučaja. Što se tiče napona na diodi, on je zadržao isti polaritet, ali se nešto malo smanjio, tako da sada ima vrednost V_{D2}. Ovakvo stanje diode je samo privremeno, jer posle vremena t_s struja I_D počinje da se smanjuje. To upravo znači da dioda postaje neprovodna, odnosno da se ona kao prekidač konačno isključuje. Zbog toga se celokupni napon $-V_{UN}$ pojavljuje na krajevima diode, što znači da je prekidač otvoren. Prema tome, vreme isključivanja prekidača obuhvata periode t_s i t_f.


Da bi se lakše shvatio mehanizam uključivanja i isključivanja diode, na sl.2.8 prikazana je raspodela manjinskih nosilaca u blizini PN spoja za različite polarizacije. Zapazimo da se pri direktnoj polarizaciji, sl.2.8b, koncentracije manjinskih nosilaca n_P i p_N jako povećavaju uz sam spoj u odnosu na vrednosti n_{po} i p_{no}, koje karakterišu nepolarizovan spoj. S druge strane, pak, pri inverznoj polarizaciji PN spoja, sl.2.8c, koncentracija nosilaca u blizini spoja se smanjuje tako, da na samom spoju postaje jednaka nuli. S obzirom da je kretanje slobodnih nosilaca u poluprovodnicima difuznog karaktera, to je promena raspodele tih nosilaca relativno spora. Tako, na primer, ako je PN spoj bio direktno polazirovan duže vremena, došlo je do nagomilavanja nosilaca sa obe strane spoja, kako to pokazuje sl.2.8b.

Znamo da će se i po inverznoj polarizaciji diode ovakvo stanje u blizini spoja zadržati još neko vreme, što znači da otpornost barijere ostaje i dalje mala. Otuda je dioda provodna sve dotle, dok se koncentracije ne smanje na vrednosti $n_p = n_{po}$ i $p_n = p_{no}$. Prema tome, tog trenutka se završava proces rasterećenja diode, pa se stoga vremenski period t_s zove vreme rasterećenja. Kako je ovo vreme posledica postojanja nagomilanih nosilaca, to se zove i vreme nagomilavanja (storage time).





Sl. 2.7. Promena stanja diode
(a) prekidačko kolo
(b) vremenski dijagrami



Sl. 2.8. Raspodela manjinskih nosilaca u PN spoju
(a) nepolarizovan spoj
(b) direktno polarizovan spoj
(c) inverzno polarizovan spoj

Znači, sve do isteka vremena t_s, odnosno fizički gledano, sve do potpunog uklanjanja viška manjinskih nosilaca sa PN spoja, dioda se nalazi u provodnom stanju.

Po završetku rasterećenja diode, smanjivanje koncentracije manjinskih nosilaca na PN spoju nastavlja se i dalje kao posledica delovanja inverznog napona, koji na diodi još uvek postoji. Zbog toga se otpornost diode povećava ka konačnoj vrednosti, koju dobija kada koncentracija na PN spoju padne na nultu vrednost. U vezi s tim smanjuje se struja kroz diodu, tako da po završenom isključivanju ona postaje jednaka inverznoj struji zasićenja I_{DO}. Time se završava vreme opadanja diode t_f.


Iako se dioda faktički blokira još na samom početku vremenskog perioda t_f, struja u kolu ne pada odmah na vrednost I_{DO}. Razlog tome je kapacitivnost diode,

kroz koju se zatvara strujno kolo sve dotle dok se ta kapacitivnost ne napuni na napon $-V_{UN}$. Time se u stvari uspostavlja i konačan inverzni napon na krajevima diode. Napomenimo još da se ovde radi o kapacitetu inverzno polarizovanog PN spoja, za koji znamo da je funkcija i napona na spoju.

Videli smo, dakle, da vreme isključivanja diode čine dva parametra: vreme rasterećenja t_s i vreme opadanja t_f. U katalozima većine proizvođača dioda vreme isključivanja se obeležava sa t_{rr} (reverse-recovery time) i kreće se najčešće od 2—50 ns. Zbog eksponencijalnog smanjivanja struje diode u periodu t_f teško je ustanoviti kada ona dostiže vrednost I_{DO}. Radi toga se parametar t_{rr} izražava kao vreme, u toku koga će u specificiranim uslovima primene diode njena struja pri isključivanju sigurno da opadne na datu vrednost. Tako se, na primer, za neku diodu sa $t_{rr}=6$ ns navode još i ovi podaci: $I_{DU}=10$ mA, $I_{DI}(0)=1$ mA i $I_{DI}(t_{rr})=$ $=01$ mA.

Pri uključivanju diode mogu da nastanu različiti oblici početnog napona na njoj, zavisno od veličine struje uključivanja i njenog vremena uspostavljanja. Ako se radi o odskočnom strujnom impulsu velike amplitude, dioda se u početku uključivanja ponaša više kao otpor nego kao element sa difuzionim PN spojem. Naime, za uspostavljanje stalne struje kroz diodu potrebno je da prođe izvesno vreme dok se formira odgovarajući gradijent gustine manjinskih nosilaca. Stoga se na samom početku uključivanja javlja samo povećanje napona na omskoj otpornosti diode. U vezi s tim nastaje električno polje, koje izaziva struju glavnih nosilaca. Zahvaljujući tome još više se povećava omski pad napona, koji se manifestuje kao početno premašenje pokazano na dijagramu v_D, sl.2.7b. Kako se manjinski nosioci rasprostiru tokom vremena dalje od PN spoja, to se najzad uspostavlja i konačni gradijent koncentracije, koji obezbeđuje definitivnu struju diode difuznog karaktera, kada se i napon diode ustaljuje na vrednost V_{D1}.

U slučaju da se radi o relativno maloj struji uključivanja, pad napona na omskoj diodi je zanemarljivo mali, pa do početnog premašenja napona v_D uopšte ne dolazi. Umesto toga nastaje eksponencijalni porast napona do konačne vrednosti V_{D1}. Napomenimo da ponekad postoje uslovi za uspostavljanje napona v_D i sa premašenjem oscilatornog karaktera.



Sl. 2.9. Uključivanje diode
(a) pri velikom strujnom impulsu
(b) pri malom strujnom impulsu

Na sl.2.9 islustrovani su neki primeri uspostavljanja napona na diodi u cilju iznalaženja vremena uključivanja. U katalozima većine proizvođača dioda ovo vreme se označava kao t_{fr} (forward-recovary time). Zapazimo da se vreme t_{fr} kod

uključivanja diode sa premašenjem definiše kao vreme koje protekne između tačaka u kojima je napon na diodi veći od 10% konačne amplitude pri porastu i od 110% pri opadanju. Vreme uključivanja diode je obično kraće od vremena isključivanja. No, bez obzira na to, vreme uključivanja ne zadaje neke posebne teškoće u primeni diode kao prekidača, jer brzina rada diode pretežno zavisi od vremena isključivanja t_{rr}. Imajući u vidu proces koji se pri tome odigrava u diodi, lako se dolazi do zaključka da će vreme t_{rr} biti kraće ukoliko je odnos struja I_{DU}/I_{DI} manji. Ovo je sasvim razumljivo kada se ima u vidu da struja uključivanja diode I_{DU} povećava višak manjinskih nosilaca u području PN spoja, a struja isključuvanja I_{DI} ubrzava odvođenje, odnosno rasterećenje tog viška.


2.2.5. Cener-diode

Pri opisivanju statičke karakteristike diode na sl.2.3. videli smo da ona postaje jako provodna i pri inverznoj polarizaciji ukoliko je napon na njoj veći od probojnog napona V_Z. Kod običnih prekidačkih dioda ovakav režim rada se ne koristi zbog nedozvoljeno velike disipacije. Kod nekih dioda, međutim, predviđeno je da provodno stanje diode odgovara baš ovoj — Cenerovoj oblasti. Zbog toga se takve diode nazivaju Cenerove (Zener) i obeležavaju se grafičkim simbolom koji je pokazan na sl.2.3c.

Već je pomenuto da Cenerov proboj nastaje kao posledica dva efekta: lavinskog pri većim i Cenerovog pri manjim vrednostima napona V_Z. Ova činjenica odražava se i na temperaturski koeficijent Cener-dioda. Uopšte uzevši radni napon Cenerove diode V_Z je temperaturski dosta stabilan. Temperaturska osetljivost ovog napona obično ne prelazi vrednost od oko 0,1% /°C. Za razliku od običnih dioda, međutim, ova osetljivost može da bude pozitivna ili negativna, zavisno od toga koji je od pomenuta dva mehanizma pretežno zastupljen u pojavi proboja. Kod dioda sa lavinskim probojom temperaturski koeficijent je pozitivan, a kod onih sa Cenerovim probojom — on je negativan. Za parktično korišćenje ovog zaključka bolje je navesti podatak, da pozitivni temperaturski koeficijent imaju diode sa radnim naponima većim od približno 6 V, a negativni — sa radnim naponima ispod 6 V. Prema tome, logično je očekivati da su Cener-diode sa referentnim naponom oko 6V najstabilnije. Inače, Cener-diode proizvode se u dosta velikom dijapazonu radnih napona: od svega nekoliko volti pa da nekoliko stotina volti. Ponekad se isporučuju i temperaturski kompenzovane Cener-diode. Kompenzacija se obično sastoji u tome, što se obična dioda, koja, kao što znamo, ima negativan temperaturski koeficijent, vezuje na red sa Cenerovom diodom ,koja ima pozitivan temperaturski koeficijent. Ovako kompenzovane Cener-diode mogu da imaju vrlo malu temperatursku osetljivost, reda ±0,001% /°C u specificiranim uslovima(1).

Cener-diode nalaze osnovnu primenu kao stabilizatori napona, a u impulsnim kolima koriste se za ograničavanje napona ili za usaglašavanje jednosmernih nivoa. U svim ovim primenama od interesa je da se obezbedi što konstantniji referentni napon diode V_Z. Da bi se to postiglo očigledno je da bi bilo poželjno da Cener-dioda ima što manju otpornost. Međutim, dinamički otpor dioda jako zavisi od veličine nominalnog napona za koji je ona predviđena. To se lepo vidi iz dijagrama na sl.2.10, koji su ucrtani na osnovu merenja dinamičke otpornosti većeg broja dioda pri različitim vrednostima struje. Dati dijagram pre svega pokazuje da Cener-diode sa nominalnim naponom od 6 — 10 V imaju najmanju dinamičku otpornost,

a već smo rekli da su i temperaturski najstabilnije. Stoga se ponekad umesto jedne diode za veći referentni napon radije koristi redna veza više dioda sa nižim naponom. Sa dijagrama se, dalje, vidi da dinamički otpor jedne iste diode jako zavisi i od struje. U vezi s tim lako se dolazi do zaključka da se bolja konstantnost referentnog napona postiže pri većoj struji Cener-diode. U vezi s tim obično se u podacima navodi i minimalna, odnosno kritična struja ispravnog rada diode.



Sl. 2.10. Dinamički otpori Cener-dioda različitih nominalnih napona

Brzina rada Cener-diode kao prekidačkog elementa je manja od brzine običnih dioda. To je prvenstveno posledica veće kapacitivnosti inverzno polarizovanog spoja, čiji je presek morao da bude povećan saglasno potrebama veće disipacije diode. U zavisnosti od toga, ova kapacitivnost, koja je inače funkcija i veličine inverznog napona, obično ima vrednost od 10 pF pa do 10 nF.


2.3. PREKIDAČKE KARAKTERISTIKE TRANZISTORA

Tranzistor je nesumnjivo najznačajniji prekidački element u savremenim impulsnim kolima. On je pogodan za korišćenje kako u neregerativnim tako i u regenerativnim kolima, jer poseduju sve potrebne osobine za izgradnju takvih kola: pouzdan proces prekidanja, pojačanje, izolovanost izlaza od ulaza, unilateralnost, itd.

Kao i svaki drugi prekidački element tako i tranzistor poseduje dva ustaljena, stacionarna ili statička stanja i prelazne režime rada. Jednom ustaljenom stanju odgovara režim neprovođenja, a drugom režim provođenja tranzistora. Prema tome, prelazni režimi se odnose na proces uključivanja i isključivanja tranzistora, kao što je to bio slučaj i kod dioda.

U suštini tranzistor čine dva PN spoja i njegova stacionarna stanja zavisiće samo od polarizacije tih spojeva. U vezi s tim na sl.2.11 prikazan je PNP tranzistor u različitim uslovima polarizacije emitorskog i kolektorskog spoja. U slučaju na sl.2.11a oba spoja su inverzno polarizovana negativnim naponima V_{EE} i V_{CC}. Kao posledica toga uspostavljena je takva raspodela manjinskih nosilaca u području emitora, baze i kolektora, da su njihove koncentracije na oba spoja jednake nuli. Prema tome, kroz tranzistorske dovode teku inverzne struje I_{EV}, I_{BV} i I_{CV}. Vrednosti

ovih struja zavise od napona inverzne polarizacije, našta je ukazano i simbolom V u indeksu odgovarajućih struja. U slučaju da je emitorsko kolo otvoreno, između baze i emitora teče struja $I_{BV}=I_{CV}=I_{CO}$, koja odgovara inverznoj struji zasi-




Sl. 2.11. Ustaljena stanja tranzistora
(a) neprovodno (b) aktivno (c) zasićeno

ćenja kolektorskog spoja. Isto tako, ako je kolektorsko kolo otvoreno, od baze ka emitoru teče struja $I_{BV}=I_{EV}=I_{EO}$, koja predstavlja inverznu struju zasićenja emitorskog spoja. Imajući u vidu da su inverzne struje zasićenja vrlo male, tranzistor je znači zakočen, blokiran, a posmatrano sa aspekta prekidača — on je otvoren, što predstavlja jedno njegovo stacionarno stanje.

U šemi na sl.2.11b kolektorski spoj je i dalje inverzno polarizovan naponom $-V_{CC}$, ali je sada emitorski spoj polarizovan direktno pozitivnim naponom V_{EE}. Zbog toga je došlo do povećanja koncentracije uz emitorski spoj, a time se formira i odgovarajući gradijent gustine šupljina p_B u području baze. Zahvaljujući tome ostvaren je mehanizam difuzionog kretanja manjinskih nosilaca, koji omogućava proticanje struje $I_E=I_C+I_B$. Kako se ovde radi o relativno velikim vrednostima struje, to znači da je tranzistor provodan, odnosno da je prekidač zatvoren. Ovakvi uslovi, određeni direktnom polarizacijom emitorskog i inverznog polarizacijom kolektorskog spoja, obezbeđuju aktivni režim rada tranzistora. Aktivni režim tranzistora može da se koristi kao drugo stacinarno stanje prekidača, ali takav prekidač bi imao veliku izlaznu otpornost, što je nepoželjno.

Na sl.2.11c polaritet spoljašnjih baterija ostao je isti kao u prethodnom slučaju, ali je ovde povećana vrednost napona V_{EE}. Zahvaljujući tome povećan je pre svega gradijent koncentracije šupljina u području baze, tako da su i odgovarajuće struje tranzistora sada veće. Štaviše, povećani napon V_{EE} ebezbeđuje tako veliki priliv nosilaca elektriciteta iz emitorskog područja, da oni nisu u stanju istom brzinom da prođu kroz bazu, već se u njoj nagomilavaju. Zbog toga je u ovom slučaju koncentracija nosilaca na oba spoja veća od normalne, što odgovara direktnoj polarizaciji spojeva. Prema tome, ovaj režim rada tranzistora uslovljen je direktnom polarizacijom kako emitorskog tako i kolektorskog spoja i naziva se režim zasićenja. S obzirom na to da su oba spoja direktno polarizovana, otpornost tranzistora je vrlo mala, pa kroz njega teku relativno velike struje zasićenja (satiration) $I_{ES}=$ $=I_{BS}+I_{CS}$. Ovakav režim rada tranzistora pogodan je da se koristi kao stacionarno stanje zatvorenog prekidača. Prema tome, podvucimo, da su dva ustaljena stanja tranzistorskog prekidača uslovljena istovremenom direktnom, odnosno inverznom polarizacijom oba PN spoja, emitorskog i kolektorskog. Aktivni režim rada tranzistora, međutim, igraće značajnu ulogu samo u prelaznim režimima njegove primene kao prekidača.

Na sl.2.12 prikazano je osnovno prekidačko kolo sa tranzistorom u emitorskoj vezi. Na priloženim strujno-naponskim karakteristikama ilustrovani su radni



Sl. 2.12. Tranzistorsko prekidačko kolo
(a) šema kola
(b) radni režimi tranzistora

režimi tranzistora kao prekidačkog elementa pomoću radne prave za otpor opterećenja R_C. Ustaljene radne tačke prekidača su A_0 i A. Izlazni napon prekidačkog kola dobija se iz jednačine radne prave

$$v_I = v_{CE} = V_{CC} - R_C I_C. \qquad (2.13)$$

U ustaljenoj radnoj tački A_0 ovaj napon ima vrlo malu vrednost

$$v_I = V_{CES}, \qquad (2.14)$$

što pretstavlja kolektorski napon tranzistora u zasićenju. Kako tada kod tranzistora teče najveća moguća struja, to ova radna tačka odgovara stanju zatvorenog prekidača. U radnoj tački A, međutim, izlazni napon kola je

$$v_I = V_{CC}, \tag{2.15}$$

što znači da je kolektorska struja tranzistora jednaka nuli. Otuda ova radna tačka odgovara stanju otvorenog prekidača.

Dovođenje tranzistora u bilo koje statičko stanje vrši se okidnim, upravljačkim naponom v_U, koji se dovodi na ulaz kola. Da bi tranzistor bio u radnoj tački A_0 ulazni napon treba da bude pozitivan i toliko veliki da obezbedi struju baze veću od 0,2 mA za posmatrani slučaj na sl.2.12. U radnoj tački A, međutim, emitorski spoj tranzistora mora da bude inverzno polarizovan. Zbog toga ulazni napon u ovom slučaju treba da bude negativan. Očigledno je da proces prebacivanja tranzistora iz jednog u drugo statičko stanje predstavlja prelazni režim kola u toku koga se tranzistor nalazi u aktivnom stanju.

2.3.1. Parametri tranzistora u neprovodnom stanju

U neprovodnom stanju tranzistora videli smo da su inverzno polarizovani kako kolektorski tako i emitorski spoj. U vezi s tim kao parametri ovakvog režima rada tranzistorskog prekidača pojavljuju se inverzne struje zasićenja kao i dozvoljeni inverzni naponi PN spojeva. Po definiciji smatra se da je tranzistor neprovodan, zakočen, odnosno blokiran, kada struja u njegovom kolektorskom dovodu nije veća od inverzne struje zasićenja kolektorskog spoja. U slučaju tranzistora sa uzemljenom bazom ova struja teče od kolektorskog ka baznom priključku, ako je ulazno kolo tranzistora otvoreno, odnosno emitorski priključak visi u vazduhu. Uobičajeno je da se vrednost ove inverzne struje označava sa I_{CBO}. Ona, je istina, nešto malo veća od inverzne struje kolektorskog spoja I_{CO}, jer nju, pored ove, sačinjavaju i površinske strujne komponente. Prema tome, struja I_{CO} je teorijska vrednost inverzne struje spoja, a I_{CBO} je stvarna vrednost inverzne struje, merene između kolektora i baze tranzistora pri otvorenom emotoru.

Tranzistor kao prekidač redovno se upotrebljava u emitorskoj vezi kao što je to pokazano na sl.2.12. Ako je u ovom slučaju otvoreno ulazno kolo, između kolektorskog i emitorskog priključka tranzistora teče inverzna struja I_{CEO}. Poznato je da je


$$I_{CEO} = (h_{FE}+1)\, I_{CBO}. \tag{2.16}$$

Ovaj izraz pokazuje da je struja u kolektorskom dovodu tranzistora znatno veća od one, koju može da ima zakočen tranzistor prema ranije datoj definiciji. Ovo, istina, važi za germanijumski tranzistor, kod koga koeficijent strujnog pojačanja ima znatnu vrednost i pri maloj kolektorskoj struji. Kod silicijumskih tranzistora, međutim, ovaj koeficijent pri vrlo maloj struji postaje skoro jednak nuli što je posledica veće rekombinacije[8]. Zbog toga je $I_{CEO} \approx I_{CBO}$, što znači da je silicijumski tranzitor sa uzemljenim emitorom zakočen pri otvorenom ulaznom kolu.

Radi ilustracije nekih karakterističnih parametara prekidačkog tranzistora, na sl.2.13 pokazana je zavisnost kolektorske struje od napona na bazi kako za germanijumski tako i za silicijumski tranzistor. Na datim karakteristikama obeležene su vrednosti struje I_{CO}, I_{CEO} i I_{CEK}, gde se ova poslednja odnosi na inverznu struju

tranzistora pri kratkospojenom ulazu. Obratiti pažnju da je za blokiranje germanijumskog tranzistora potreban negativni napon na bazi, čija vrednost iznosi oko 0,1 V. Silicijumski tranzistor, međutim, zakočen je i pri nultom naponu na bazi.

Što se tiče temperaturske osetljivosti inverzne struje ovde važi sve ono što je o tome rečeno i za inverznu struju diode. Relativna promena struje I_{CBO}, za koju smo rekli da je nešto veća od I_{CO}, iznosi oko 8%/°C za germanijumske, odnosno oko 6%/°C za silicijumske tranzistore. U praktičnim računima može se i ovde uzeti, da se inverzna struja udvostručava pri povećanju temperature za 10 °C. Na sl.2.14 ilustrovana je temperaturska zavisnost struje I_{CBO} za jedan tipičan silicijumski tranzistor.




Sl. 2.13. Tranzistorska karakteristika I_C—V_{BE}
(a) za germanijumski tranzistor
(b) za silicijumski tranzistor

Prekidačko kolo sa tranzistorom u neprovodnom stanju pokazano je na sl. 2.15. Ovo kolo pored otpora R_C sadrži i otpor R_B u baznom dovodu tranzistora. Negativni napon baterije V_{BB} obezbeđuje inverznu polarizaciju emitorskog spoja tranzistora pod uslovom da je


$$V_{BE} < V_{BEN}, \qquad (2.17)$$

gde je V_{BEN} napon neprovođenja tranzistora. Gornji uslov treba da bude ispunjen i pri najvećoj vrednosti struje I_{CBO}, jer je

$$V_{BE} = -V_{BB} + R_B I_{CBO}. \qquad (2.18)$$



Sl. 2.14. Temperaturska zavisnost struje I_{CBO}



Sl. 2.15. Neprovodno stanje tranzistora

Jednačine (2.17) i (2.18) daju jedan kriterij za izbor napona V_{BB}, koji je vezan za rad kola pri najvišoj temperaturi. Međutim, pri nižim temperaturrama taj isti napon V_{BB} davaće na bazi tranzistora veći negativni napon V_{BE} nego što je stvarno potreban. U stvari napon na bazi neprovodnog tranzistora ne sme da bude veći od probojnog napona ,naime

$$|V_{BE}| < |BV_{BE}|, \tag{2.19}$$

gde je BV_{BE} probojni napon emitorskog spoja tranzistora. Ovo je, znači ,drugi kriterij za određivanje vrednosti napona V_{BB}. Prema tome, kriterij za izbor napona V_{BB} može da bude dat u vidu nejednačine

$$|V_{BEN}| < |R_B I_{CBO} - V_{BB}| < |BV_{BE}|, \tag{2.20}$$

pri čemu treba imati u vidu da ona mora biti zadovoljena pri ekstremnim vrednosstima struje I_{CBO}.

U kolu na sl.2.15 inverzno je polarizovan kako kolektorski tako i emitorski spoj. Prema tome, pored struje I_{CO} postoji i inverzna struja emitorskog spoja I_{EO}. To znači da je struja u baznom dovodu jednaka zbiru ovih dveju struja. No, pošto je obično $I_{EO} \gg I_{CO}$, to se uglavnom vodi računa samo o invernzoj struji kolektorskog spoja. Ponekad se, međutim uzima u obzir i uticaj napona V_{BB} na veličinu inverznih struja u kolu. U tom slučaju se komponente inverznih struja u pojedinim dovodima tranzistora posebno obeležavaju, na primer sa I_{BV}, I_{CV} i I_{EV}, kao što je to učinjeno na sl.2.11a.

Na sl.2.12b vidi se da promena napona na tranzistorskom prekidaču iznosi

$$\Delta V = V_{CC} - V_{CES} = V_{CM}. \tag{2.21}$$

U mnogim prekidačkim kolima poželjno je da napon V_{CM} bude što veći. Jasno je da se to može postići povećanjem napona napajanja V_{CC}. Pošto ovaj napon inverzno polarizuje kolektorski spoj tranzistora, to njegova maksimalna vrednost ne sme da bude veća od probojnog napona pomenutog spoja. Ovaj napon, međutim, nije funkcija samo tehnoloških parametara tranzistora, već i konfiguracije prekidačkog kola. Zbog toga pitanje maksimalnog napona napajanja mora biti malo detaljnije razmotreno.

Kao osnovni parametar u određivanju napona napajanja tranzistora uzima se vrednost probojnog napona BV_{CBO}. Ovaj parametar se odnosi na probojni napon kolektorskog spoja tranzistora sa uzemljenom bazom kod koga je emitorski priključak slobodan i funkcija je samo tehnoloških parametara tranzistora. Sam proboj nastaje kao posledica povećanja inverzne struje I_{CO}, koja se usled lavinskog efekta umnožava sa faktorom multiplikacije.

$$M = \frac{1}{1 - \left(\frac{V_{CB}}{BV_{CBO}}\right)^n}. \tag{2.22}$$


Gornja formula dobijena je empirijskim putem[9]. Konstanta n određuje oštrinu karakteristike proboja, koja se, na primer, postupnije menja pri manjoj vrednosti te konstante. Vrednost konstante n zavisi pre svega od toga, da li se radi o germanijuskom ili silicijumskom PN spoju, zatim od tipa poluprovodnika P ili N u oblasti sa većom otpornošću, itd. Tako, na primer, za silicijumski PN spoj uzima se da je $n=2$, ako je oblast P veće otpornosti, a $n=4$ ako je u N oblasti

otpornost veća, odnosno koncentracija manja. Inače, vrednost konstantne n kreće se od 2 do 10.

Veličina faktora multiplikacije M zavisi od napona V_{CB} na kolektorskom spoju tranzistora. Ako je $V_{CB}=0$, onda je $M=1$, pa inverzna struja ima vrednost I_{CO}. Pri povećanju napona inverzne polarizacije V_{CB}, faktor M postaje veći od jedinice pa se i inverzna struja kolektorskog spoja povećava na vrednost MI_{CO}. Kada napon V_{CB} dostigne vrednost BV_{CBO}, faktor M teži beskonačno velikoj vrednosti, tako da i inverzna struja spoja teorijski postaje beskonačno velika. U slučaju da je emitorsko kolo tranzistora zatvoreno i da u njemu postoji struja I_E, kolektorska struja u normalnim uslovima imaće vrednost $h_{FB}I_E$. Pri većim naponima V_{CB}, međutim, i ova struja se povećava tako da postaje

$$I_C=Mh_{FB}I_E=h'_{FB}I_E. \qquad (2.23)$$

U oblasti proboja faktor M, odnosno korigovani koeficijent strujnog pojačanja h'_{FB}, postaje beskonačno veliki, pa i ova struja beskonačno raste kao i MI_{CO}, koja postoji pri $I_E=0$. Prema tome, kompletne strujno-naponske karakteristike tranzistora u baznoj vezi imaju oblik pokazan na sl.2.16. Vidimo dakle, da se u blizini probojnog napona sve karakteristike slivaju u jednu, težeći da postignu beskonačno veliku struju. Kako je disipacija tranzistora u ovim uslovima rada znatno iznad dozvoljene vrednosti, to lako dolazi do oštećenja tranzistora.



Sl. 2.16. Karakteristike tranzistora I_C—V_{CB} u oblasti probojnog napona

Dozvoljeni napon napajanja tranzistora u emitorskoj vezi je redovno manji od odgovarajućeg napona tranzistora sa zajedničkom bazom. To je posledica smanjene vrednosti probojnog napona BV_{CE} koji zavisi i od konfiguracije ulaznog, odnosno baznog kola. Videli smo da se koeficijent strujnog pojačanja h_{FB} u lavinskoj oblasti množi sa faktorom M. Polazeći od toga, odgovarajući koeficijent pojačanja tranzistora sa uzemljenim emitorom iznosi

$$h'_{FE}=\frac{Mh_{FB}}{1-Mh_{FB}}. \qquad (2.24)$$

Kolektorska struja tranzistora u probojnoj oblasti postaje beskonačno velika, što će se desiti ako je ispunjen uslov

$$1-Mh_{FB}=0. \qquad (2.25)$$

Zamenjujući u gornju jednačinu vrednost faktora multiplikacije M po formuli (2.22) i koristeći vezu $h_{FB}=h_{EF}/(1+h_{FE})$, nalazi se da je

$$V_{CB}=\frac{BV_{CBO}}{\sqrt[n]{h_{FE}+1}}\approx BV_{CEO}. \qquad (2.26)$$

Gornja približnost opravdava se pre svega time što je u oblasti proboja $V_{CE} = V_{CB} + V_{BE} \approx V_{CB}$. Pored toga, kolektorska struja u probojnoj oblasti ne zavisi od veličine bazne struje, pa se može pretpostaviti da je ona jednaka nuli, odnosno da je bazno kolo otvoreno. Prema tome, izraz (2.26) određuje probojni napon između kolektora i emitora pri slobodnom baznom priključku. Vidimo, dakle, da će taj napon teorijski biti daleko manji od vrednosti BV_{CBO}, pogotovo ako se radi o tranzistoru sa velikim koeficijentom strujnog pojačanja h_{FE}.

Da bismo pokazali uticaj konfiguracije baznog kola tranzistora na probojni napon BV_{CE} posmatrajmo prekidačko kolo na sl.2.15. Tranzistor *TR* blokiran je negativnim naponom V_{BB}, tako da kroz kolektorski spoj tranzistora teče samo inverzna struja zasićenja I_{CO}. Smatrajući da je struja $I_{CBO} \approx I_{CO}$ i da je napon V_{CC} toliko veliki, da se tranzistor nalazi u lavinskoj oblasti, biće

$$V_{BE} = (R_B + r_{b'b})\, MI_{CO} - V_{BB}. \tag{2.27}$$

Sve dok je napon V_{BE} manji od praga provođenja V_{BET}, tranzistor je zakočen. Povećavajući napon V_{CC}, povećava se i struja MI_{CO}, tako da jednog trenutka postaje $V_{BE} = V_{BET}$. Tog trenutka tranzistor postaje provodan i to tako, da kolektorska struja tranzistora ne zavisi od struje u baznom kolu. Prema tome, izjednačavanjem izraza (2.27) sa vrednošću V_{BET} i smenjivanjem vrednosti za M po formuli (2.22), na sličan način kao i u prethodnom slučaju, dolazi se do obrasca za probojni napon

$$BV_{CEV} = BV_{CBO} \sqrt[n]{1 - \frac{(R_B + r_{b'b})\, I_{CO}}{V_{BB} + V_{BET}}}. \tag{2.28}$$


Ovaj izraz pre svega pokazuje da je probojni napon veći u slučaju postojanja baterije V_{BB} u baznom kolu. Osim toga vidimo da se taj napon povećava sa smanjivanjem baznog otpora R_B. Ako je ulazno kolo kratkospojeno, vrednost probojnog napona nalazi se kao specijalan slučaj izraza (2.28), naime

$$BV_{CEK} = BV_{CBO} \sqrt[n]{1 - \frac{r_{b'b}\, I_{CO}}{V_{BET}}}. \tag{2.29}$$

Isto tako ako je bazno kolo zatvoreno samo otporom R_B, dobija se odgovarajući napon BV_{CER} kada se u izraz (2.28) stavi da je $V_{BB}=0$. Podsetimo da se probojni napon BV_{CEO}, dat jednačinom (2.26), odnosi na slučaj otvorenog baznog kola. Napomenimo da se vrednost tog napona ne može da dobije iz izraza (2.28) uzimajući da je $R_B = \infty$, jer je ovaj izraz izveden pod pretpostavkom da otpor R_B ima konačnu vrednost, kako bi kroz bazno kolo mogla da teče struja MI_{CO}.


Na sl.2.17 pokazane su karakteristike I_C—V_{CE} tranzistora u emitorskoj vezi, čiji napon napajanja dostiže vrednost odgovarajućih probojnih napona. Vidimo da se napon na kolektoru tranzistora posle proboja smanjuje i teži ka vrednosti BV_{CEO}. Kako odgovarajuće kolektorske struje tranzistora rastu uprkos smanjenja napona, to u probojnoj oblasti tranzistor poseduje karakteristike negativne otpornosti. S obzirom da svakoj vrednosti struje I_C odgovara samo jedna vrednost napona V_{BE}, što obrnuto nije slučaj, ovde se znači, radi o strujno kontrolisanim karakteristikama negativne otpornosti. Tranzistori, kod kojih je ova oblast karakteristika upotrebljiva, nazivaju se lavinski ili avalanš-tranzistori (avalanche). Napomenimo da je disipacija tranzistora u lavinskoj oblasti dosta velika, što je posledica ne samo ve-

likog napona nego i velike struje tranzistora. Stoga su avalanš-tranzistori namenjeni samo za impulsni rad.



Sl. 2.17. Karakteristike tranzistora I_C—V_{CE} u oblasti probojnog napona

Zavisnost probojnog napona BV_{CE} često se prikazuje i dijagramom koji je dat na sl.2.18. Primetimo da se pri maloj vrednosti baznog otpora R_B probojni napon približava vrednosti BV_{CEK}. S druge strane, međutim, kad je otpor R_B dosta veliki, probojni napon tranzistora se smanjuje skoro na vrednost BV_{CEO}. Napomenimo da se ovakav dijagram često koristi pri izboru napona napajanja, jer u svakom slučaju treba da bude $V_{CC} < BV_{CER}$.



Sl. 2.18. Zavisnost probojnog napona BV_{CE} od baznog otpora R_B

Pored kolektorskog treba voditi računa i o probojnom naponu emitorskog spoja. Razumljivo je da se i u ovom slučaju može da sprovede analiza kao i za kolektorski spoj. Umesto toga zadovoljićemo se ovde samo konstatacijom da je koncentracija manjinskih nosilaca u području emitora redovno veća nego u kolektorkoj oblasti. Stoga je probojni napon emitorskog spoja manji od kolektorskog. Tako, na primer, dok napon BV_{CEO} može da bude reda nekoliko desetina volti, dotle je BV_{BEO} obično manje od 10 V. O tome treba voditi računa pri projektovanju impulsnih kola, jer se lako dešava da inverzni napon na bazi tranzistora bude u nekim trenucima veći od vrednosti BV_{BEO}, što je, bar sa stanovišta rada tranzistora, nepoželjno.

Na kraju napomenimo da veličina napona napajanja može da bude ograničena i vrednošću prodornog napona baznog sloja. Naime, poznato je da se povećanjem kolektorskog napona povećava i širina prelazne oblasti oko kolektorskog spoja. Imajući u vidu da je baza vrlo uzana, može se desiti da se prelazna oblast u području baze proširi sve do emitorskog spoja. Na taj način nastaje kratak spoj između kolektora i emitora, a napon, pri kome se to dešava, naziva se prodorni napon ili Erlijev efekat (Early). Očigledno je, dakle, da je za izbor napona V_{CC} merodavan najmanji kritični napon, bilo da je to ovaj prodorni, ili neki od ranije pomenutih probojnih napona.

2.3.2. Parametri tranzistora u provodnom stanju

Već je istaknuto da se prekidački tranzistor u stanju provođenja nalazi u režimu zasićenja. Ovaj režim okarakterisan je direktnom polarizacijom kako emitorskog tako i kolektorskog spoja, sl.2.11c. Da bi se to ostvarilo kod tranzistora u emitorskoj vezi, struja baze mora da bude dovoljno velika, da bi se radna tačka prekidača uspostavila u preseku radne prave i najmanje statičke otpornosti tranzistora. Za prekidač na sl.2.12 ta radna tačka obeležena je sa A_0.

Postoji više karakterističnih veličina odnosno parametara koji opisuju provodno stanje tranzistorskog prekidača. Na sl.2.13 naznačeni su parametri koji se odnose na ulazni, u ovom slučaju bazni napon tranzistora. Na prvom mestu tu su granične vrednosti napona provođenja i napona zasićenja tranzistora. Prvi napon se kraće naziva prag provođenja i obležava se V_{BET}. To je vrednost ulaznog napona prekidača uopšte pri kome on počinje da provodi veću struju. Taj napon kod silicijumskih tranzistora iznosi oko 0,5 V, a kod germanijumskih svega 0,1 V. Druga granična vrednost napona naziva se prag zasićenja i obeležavamo ga sa V_{BEST}. To je u stvari vrednost ulaznog napona prekidačkog tranzistora pri kome on prelazi u režim zasićenja. Prema tome, provodno stanje tranzistora obuhvata aktivni i zasićeni režim rada. Aktivni režim rada tranzistora zastupljen je između navedenih graničnih vrednosti, naime u oblasti napona $V_{BET} > V_{BE} < V_{BEST}$. Režim zasićenja obuhvata oblast u kojoj je bazni napon $V_{BE} = V_{BES} > V_{BEST}$. U vezi sa dijagramima na sl.2.13 dodajmo još i to, da režim neprovođenja tranzistora obuhvata oblast u kojoj je $V_{BE} < V_{BET}$, ali pouzdano stanje neprovođenja obezbeđeno je tek pri naponu $V_{BE} \leqslant V_{BEN}$.

Pored navedenih parametara vezanih za ulaz prekidača, postoje i drugi, koji karakterišu izlazno stanje prekidača. Tu se u prvom redu radi o kolektorskom naponu zasićenja V_{CES}, koji je naznačen na sl.2.12a. Kako disipacija tranzistora zavisi od veličine napona i struje u radnoj tački, to je poželjno da napon V_{CES} bude što manji. Ovaj napon, treba da bude što manji i iz razloga povećanja promene izlaznog napona prekidača, što se vidi iz jednačine (2.21). Smanjivanjem napona V_{CES} smanjuje se i mogućnost postojanja napona smetnji, koji se odražavaju na eventualno preslušavanje u složenijim prekidačkim mrežama. Sve u svemu, znači, napon V_{CES} treba da je što manji, a to se postiže pomeranjem radne tačke tranzistora što dublje u oblast zasićenja. Ako bi se raspolagalo dovoljno razvučenim strujno-naponskim karakteristikama u oblasti malih napona V_{CE}, videlo bi se da se napon zasićenja V_{CES} smanjuje pri povećanju bazne struje. Generalno gledano, zasićenje tranzistora manifestuje se time što se kolektorska struja tranzistora ne može praktično više da povećava daljim povećanjem bazne struje. Naime, dok se tranzistor nalazi u aktivnoj oblasti, kolektorska struja je proporcijonalna baznoj,

jer je $I_C = h_{FE} I_B$. Odlaskom tranzistora u zasićenje, kolektorska struja u kolu na sl.2.12a se ograničava na vrednost

$$I_C = I_{CS} = \frac{V_{CC} - V_{CES}}{R_C}. \tag{2.30}$$

Prema tome, bazna struja tranzistora u režimu zasićenja mora da bude


$$I_B = I_{BS} \geqslant \frac{I_{CS}}{h_{FE}}. \tag{2.31}$$

Očigledno je da znak jednakosti pripada graničnoj vrednosti struje zasićenja I_{BST}.

U vezi sa strujnim uslovom zasićenja često se definiše i faktor zasićenja tranzistora dat izrazom

$$F_S = \frac{h_{FE} I_{BS}}{I_{CS}}. \tag{2.32}$$

Ovaj faktor i u najgorim uslovima rada prekidačkog kola mora da bude veći od jedan. Očigledno je da će zasićenje tranzistora biti dublje, a time i napon V_{CES} manji ako je faktor zasićenja veći. To je ilustrovano i dijagramima na sl.2.19a za dve vrednosti kolektorske struje. Isto tako na sl.2.19b pokazani su odgovarajući



Sl. 2.19. Zavisnost napona zasićenja silicijumskog tranzistora od faktora zasićenja F_S
(a) za napon V_{CES}
(b) za napon V_{BES}

dijagrami za napon V_{BES}. Uočimo da ovaj napon raste sa povećanjem faktora zasićenja, što je posledica proticanja velike struje kroz baznu otpornost tranzistora.

Temperaturska nestabilnost napona V_{BES} ista je kao i kod diode, jer se i ovde radi o uobičajenom PN spoju. Prema tome, temperaturski koeficijent je negativan i iznosi oko 2,5 mV/°C. što se tiče napona V_{CES} on je znatno stabilniji, jer njegove temperaturske promene obično nisu veće od jedne desetine odgovarajućih promena napona V_{BES}. To je posledica činjenice, da je napon V_{CES} jednak zbiru napona na baznoj i kolektorskoj diodi tranzistora, koje u režimu zasićenja rade u približno

istim uslovima. S obzirom da su pomenute diode vezane u opoziciji, to jest anoda jedne za anodu druge diode, to se nastale promene napona na tim diodama najvećim delom poništavaju. Napomenimo da je kompenzaciono delovanje protivfaznih PN spojeva u tranzistoru efikasnije pri radu sa manjim kolektorskim strujama nego pri većim. Razlog tome su povećani omski padovi napona u pomenutim diodama, koji se ne oduzimaju već zbrajaju.

Izlazna otpornost tranzistora u radnoj tački A_0 na sl.2.12b je statičkog karaktera i nalazi se kao prost odnos napona i struje.

$$R_{IS}=\frac{V_{CES}}{I_{CS}}. \tag{2.33}$$

S obzirom da se početni delovi karakteristika I_C—V_{CE} pri većim strujama I_B mogu da aproksimiraju pravom, koja prolazi kroz koordinatni početak, to otpornost R_{IS} u oblasti zasićenja tranzistora ima praktično svuda istu vrednost, reda desetak oma. Pored otpornosti R_{IS} kod prekidačkog tranzistora značajan je i otpor $r_{b'b}$. Ovaj parametar odnosi se na omsku otpornost uzanog područja baze, kroz koju prolazi bazna struja pre nego što dospe do emitorskog spoja. Zbog malog preseka baze ovaj otpor je znatno veći od omskih otpornosti u području emitora ili kolektora i obično iznosi oko 100 Ω.

U primeni tranzistora kao prekidača važnu ulogu igra i koeficijent strujnog pojačanja, definisan odnosom izlazne i ulazne struje tranzistora, naime

$$h_{FE}=\frac{I_C}{I_B}. \tag{2.34}$$

Ovaj jednosmerni koeficijent pojačanja koristi se redovno u impulsnim kolima, kao na primer u izrazima (2.26) ili (2.31). Kod tipičnih prekidačkih tranzistora njegova vrednost se kreće od 10 pa do 150. Štaviše tolerancije parametra h_{FE} su često vrlo široke, tako da kod jednog istog tranzistora koeficijent h_{FE} može da varira u odnosu 3 : 1.

Parametar h_{FE} menja se unekoliko i sa promenom kolektorske struje. Pri povećanju struje od neke manje vrednosti, koeficijent h_{FE} najpre raste dostižući prilično zaravnjen maksimum i onda počinje blago da opada. U tom pogledu parametar h_{FE} ponaša se slično koeficijentu strujnog pojačanja za naizmeničnu struju, koji se definiše odnosom priraštaja struje.

$$h_{fe}=\frac{\Delta I_C}{\Delta I_B}. \tag{2.35}$$

Za razliku od parametra h_{FE} za jednosmernu struju, koeficijent strujnog pojačanja za naizmeničnu struju se naglo smanjuje u oblasti zasićenja tranzistora, pošto priraštaj struje ΔI_C teži nuli. Na kraju dodajmo još i to, da je koeficijent h_{FE} osetljiv i na temperaturske promene i to tako da se povećava sa porastom temperature. Razumljivo je da su ove promene izrazitije pri manjoj kolektorskoj struji tranzistora.

Na sl.2.14 pokazano je da inverzna struja tranzistora I_{CBO} dosta brzo raste sa temperaturom. Imajući u vidu veliki inverzni napon, koji vlada na kolektorskom

spoju, moglo bi, na primer u slučaju germanijumskih tranzistora, da dođe do oštećenja ovog spoja zbog prekomerne disipacije na njemu. U režimu zasićenja, međutim, napon na kolektorskom spoju je mali, ali je struja kolektora obično vrlo velika, tako da opet može doći do prekomerne disipacije na kolektorskom spoju. Dozvoljene temperature PN spojeva obično se kreću od 85 — 100 °C za germanijumske i 200—220 °C za silicijumske tranzistore[6]. U bilo kojoj radnoj tački disipacija na PN spoju jednaka je proizvodu napona na spoju i struje koja prolazi kroz spoj. Kao posledica disipacije razvija se toplota u blizini spoja, usled čega dolazi do povišenja njegove temperature. Jasno je da povećanje temperature zavisi od veličine disipacije, ali i od brzine odvođenja toplote od spoja. Brzina odvođenja toplote, međutim, zavisna je od temperaturskih osobina upotrebljenog materijala, u prvom redu od termičke otpornosti materijala θ_R. Ova otpornost, slično omskoj otpornosti, predstavlja svojstvo materijala da se suprostavlja odvođenju toplote. U katalozima proizvođača tranzistora termička otpornost se definiše kao povišenje temperature spoja iznad temperature ambijenta po jedinici disipirane snage u tranzistoru. Raspolažući ovim podatkom, zatim dozvoljenom temperaturom spoja T_j, kao i temperaturom ambijenta T_A može da se odredi maksimalna dozvoljena disipacija na spoju po formuli

$$P_{max} = \frac{T_j - T_A}{\theta_R}. \tag{2.36}$$


Tako, na primer, ako su $\theta_R = 0{,}5\ °C/\mathrm{mW}$ $T_j = 200\ °C$ i $T_A = 25\ °C$ za maksimalnu disipaciju kolektorskog spoja nalazi se vrednost od 350 mW. Međutim, ako je temperatura ambijenta 100 °C, onda dozvoljena disipacija na kolektoru tranzistora iznosi svega 200 mW. Napomenimo, na kraju, da se u nekim prekidačkim kolima tranzistor u stanju provođenja nalazi u aktivnom režimu. Kako je tada napon na kolektorskom spoju tranzistora znatno veći nego u slučaju zasićenja, to je pitanje disipacije tranzistora u takvim kolima svakako daleko kritičnije.

2.3.3. **Analitičko određivanje statičkih parametara**

Rad tranzistora kao prekidača može da bude rasmatran i pomoću karakteristike diode, čiji je analitički izraz dat jednačinom (2.6). S obzirom na to da tranzistor čine dve diode — emitorska i kolektorska, to struje tranzistora zavise od polarizacije obe diode. U analitičkom izrazu za karakteristiku diode pojavljuje se veličina I_{DO}, koja pretstavlja inverznu struju zasićenja diode. Analogna veličina kod tranzistora je I_{CO}, odnosno I_{CBO}, koja predstavlja inverznu struju zasićenja kolektorske diode pri otvorenom emitorskom spoju. Inverzna struja zasićenja kolektorskog spoja može da se definiše i za slučaj kratkospojenog emitorskog kola. U tom slučaju ona se obeležava sa I_{CK}, odnosno I_{CBK}. Istina ova struja se češće označava sa I_{CS} (shortcircuit) i pri tome treba je razlikovati od kolektorske struje tranzistora u režimu zasićenja, koja se obeležava istim simbolima. Što se tiče emitorske diode, razumljivo je da se i na nju mogu da primene iste definicije za određivanje inverznih struja. Tako se struja I_{EO}, odnosno I_{EBO} odnosi na slučaj otvorenog kolektorskog kola, dok se inverzna struja pri kratkospojenom kolektorskom kolu obeležava sa I_{EK} ili još preciznije sa I_{EBK}.


Prema izrazu za strujno-naponsku karakteristiku diode mogu sada da se ispišu i odgovarajući izrazi za emitorski i kolektorski spoj tranzistora. Imajući u vidu


PNP tranzistor sa bazom kao referentnom tačkom, sl.2.20a, izrazi za struje emitorske i kolektorske diode mogu da se napišu u obliku:



$$I_{DE}=I_{EK}(e^{\frac{V_{EB}}{V_T}}-1) \tag{2.37}$$

$$I_{DC}=I_{CK}(e^{\frac{V_{CB}}{V_T}}-1). \tag{2.38}$$





Sl. 2.20. Analiza tranzistora pomoću diodnih struja
(a) simbolična šema PNP tranzistora
(b) statički model tranzistora sa diodnim kontrolnim strujama
(c) statički model tranzistora sa spoljašnjim kontrolnim strujama

Primetimo da je u ovim jednačinama izostavljen korekcioni faktor η uz temperaturski napon V_T. To će biti učinjeno i u sledećim izrazima iz razloga pojednostavljenja izvedenih formula. U svakom slučaju pri korišćenju silicijumskih tranzistora treba jednostavno napon V_T pomnožiti sa faktorom 2.

Pogodnim izborom napona na tranzistorskim diodama moguće je ostvariti bilo koji statički režim rada tranzistora. Štaviše rad tranzistora može se potpuno generalizovati smatrajući da on može da radi u oba smera kako unapred tako i unazad. Naime, normalno se tranzistor pobuđuje preko emitora, pa je njegova struja orijentisana unapred (forward), od emitora ka kolektoru. U vezi s tim definisan je i parametar α_F ili h_F, koji predstavlja koeficijent strujnog pojačanja u normalnom radu tranzistora. Ako se, međutim, tranzistor pobuđuje preko kolektorskog priključka, njegova struja biće usmerena unazad (reverse) — od kolektora ka emitoru. U vezi s tim definiše se i obrnuti koeficijent strujnog pojačanja α_R, na isti način kao i α_F. Prema tome, za generalnu analizu statičkih stanja tranzistora može da posluži model sa diodnim kontrolnim strujama, koji je pokazan na sl.20b.

Struje u dovodima tranzistora mogu da se odrede superpozicijom odgovarajućih strujnih komponenata, koje postoje pri obostranom pobuđivanju tranzistora, naime

$$I_E=I_{DE}-\alpha_R I_{DC} \tag{2.39}$$

$$I_C=\alpha_F I_{DE}-I_{DC} \tag{2.40}$$

$$I_B=I_E-I_C. \tag{2.41}$$

Zamenjujući u gornjim jednačinama odgovarajuće vrednosti izrazima (2.37) i (2.38) dobija se

$$I_E=I_{EK}(e^{\frac{V_{EB}}{V_T}}-1)-\alpha_R\, I_{CK}(e^{\frac{V_{CB}}{V_T}}-1) \tag{2.42}$$

$$I_C = \alpha_F I_{EK}(e^{\frac{V_{EB}}{V_T}} - 1) - I_{CK}(e^{\frac{V_{CB}}{V_T}} - 1) \tag{2.43}$$

$$I_B = (1 - \alpha_F) I_{EK}(e^{\frac{V_{EB}}{V_T}} - 1) + (1 - \alpha_R)\, I_{CK}\, e^{\frac{V_{CB}}{V_T}} - 1). \tag{2.44}$$

Izvedene jednačine daju generalnu vezu između struja u dovodima tranzistora i napona na njegovim spojevima. One su poznate kao Ebers-Molove (Ebers-Moll) jednačine, očigledno po autorima koji su obradili prikazani princip analize tranzistora[13].

Treba uočiti da se u gornjim jednačinama pojavljuju četiri parametra, koji se odnose na inverzne struje zasićenja pri kratkospojenom ulazu i na koeficijente strujnog pojačanja. Izražavajući te parametre u funkciji geometrijskih veličina baze i fizičkih konstanti poluprovodnika, nalazi se da među njima postoji veza izražena jednačinom

$$\alpha_F I_{EK} = \alpha_R I_{CK}. \tag{2.45}$$

Napomenimo ovom prilikom da je koeficijent α_R obično dosta manji od α_F, što znači da je pojačanje tranzistora u obrnutom smeru relativno malo.

U analizi PNP tranzistora prema modelu na sl.2.20 usvojeni su prirodni smerovi struja, koji odgovaraju fizičkom ponašanju tranzistora. U slučaju da se radi o NPN tranzistoru, simboli dioda u statičkom modelu bili bi obrnuto orijentisani. Primenjujući opet princip prirodne orijentacije struje, sve strujne komponente bile bi usmerene u suprotnom pravcu od onoga koji je naznačen na sl.2.20a i b. Pored toga treba imati u vidu još i to, da je za direktnu polarizaciju spojeva NPN tranzistora potreban negativan napon emitora i kolektora u odnosu na bazu. Zbog toga u Ebers-Molovim jednačinama treba staviti negativan znak ispred napona V_{EB} i V_{CB}. U vezi sa usvajanjem smera strujnih komponenata tranzistora, napomenimo da se u analizi obično primenjuje opšti princip po kome je zbir struja u dovodima tranzistora $I_E + I_B + I_C = 0$. Ovakav način analize je jednostavniji, ali u praktičnoj primeni dobijenih obrazaca nastaju teškoće zbog toga, što neke brojne vrednosti, na primer za struju I_C, treba unositi u obrazac sa negativnim predznakom.

U izvedenim Ebers-Molovim jednačinama data je zavisnost struja tranzistora od veličine kontrolnih struja koje prolaze kroz emitorski i kolektorski spoj. U praktičnim primenama, međutim, pogodnije je poznavati međusobnu zavisnost struja na izlaznom i ulaznom priključku tranzistora, imajući pri tome u vidu mogućnost rada tranzistora u oba smera. U tom cilju treba najpre iz jednačine (2.40) eliminisati komponentu I_{DE} pomoću jednačine (2.39) i obrnuto — iz jednačine (2.39) treba eliminisati komponentu I_{DC} pomoću jednačine (2.40). Koristeći zatim izraze (2.37) i (2.38), polazne jednačine (2.40) i (2.39) postaju

$$I_C = \alpha_F I_E - (1 - \alpha_F \alpha_R) I_{CK}(e^{\frac{V_{CB}}{V_T}} - 1) \tag{2.46}$$

$$I_E = \alpha_R I_C + (1 - \alpha_F \alpha_R) I_{EK}(e^{\frac{V_{EB}}{V_T}} - 1). \tag{2.47}$$

Umesto inverznih struja I_{CK} pogodnije je u gornje jednačine uvesti struje I_{CO} i I_{EO}. Struju I_{CO} odredićemo iz jednačine (2.46) uz pretpostavku da je emitorsko kolo

otvoreno, a kolektorska dioda jako inverzno polarizovana. Prema tome, iz jednačine (2.46) nalazi se da je

$$I_{CO}=(1-\alpha_F\alpha_R)\,I_{CK}, \tag{2.48}$$

a na sličan način iz jednačine (2.47) dobija se i druga odgovarajuća veličina

$$I_{EO}=-(1-\alpha_F\alpha_R)\,I_{ER}. \tag{2.49}$$

S ovim vrednostima jednačine (2.46) i (2.47) dobijaju konačan oblik:

$$I_C=\alpha_F I_E-I_{CO}\left(e^{\frac{V_{CB}}{V_T}}-1\right) \tag{2.50}$$

$$I_E=\alpha_R I_C-I_{EO}\left(e^{\frac{V_{EB}}{V_T}}-1\right). \tag{2.51}$$

Gornje jednačine predstavljaju dakle zavisnost izlazne struje na kolektorskom odnosno na emitorskom priključku od struje na suprotnom kraju. Takva zavisnost ilustrovana je statičkim modelom na sl.2.20c. Na ovom modelu su punim odnosno isprekidanim strelicama naznačeni smerovi struja, koje se kontrolišu sa emitorskog, odnosno sa kolektorskog priključka. Ako se radi o većem inverznom naponu na spojevima vidimo da se izlazne struje svode na već poznate analitičke izraze $I_C=\alpha_F I_E+I_{CO}$ i $I_E=\alpha_R I_C+I_{EO}$, što se vidi i na datoj ekvivalentnoj šemi tranzistora.

Jednačine (2.50) i (2.51) mogu se napisati i tako, da predstavljaju zavisnost struje I_C i I_E od napona na spojevima kao što je to, uostalom, slučaj u već datim Ebers-Molovim jednačinama. U tom cilju treba, na primer, struju I_E u jednačini (2.50) eliminisati pomoću jednačine (2.51) i obrnuto. Isti rezultat, međutim, dobija se odmah iz jednačina (2.42) i (2.43), ako se u njima zamene veličine I_{CK} i I_{EK} odgovarajućim vrednostima za I_{CO} i I_{EO} iz izraza (2.48) i (2.49), respektivno. Prema tome, modifikovani oblik Ebers-Molovih jednačina za PNP tranzistor bio bi:

$$I_C=-\frac{\alpha_F I_{EO}}{1-\alpha_F\alpha_R}\left(e^{\frac{V_{EB}}{V_T}}-1\right)-\frac{I_{CO}}{1-\alpha_F\alpha_R}\left(e^{\frac{V_{CB}}{V_T}}-1\right) \tag{2.52}$$

$$I_E=-\frac{I_{EO}}{1-\alpha_F\alpha_R}\left(e^{\frac{V_{EB}}{V_T}}-1\right)-\frac{\alpha_R I_{CO}}{1-\alpha_F\alpha_R}\left(e^{\frac{V_{CB}}{V_T}}-1\right). \tag{2.53}$$

Ovim jednačinama treba dodati još i relaciju (2.45), za koju se iz jednačine (2.48) i (2.49) dobija

$$\frac{\alpha_R}{\alpha_F}=-\frac{I_{EO}}{I_{CO}}. \tag{2.54}$$

Pored gornjih jednačina za praktičnu primenu poželjno je raspolagati još obrascima za izračunavanje napona na kolektorskom i emitorskom spoju tranzistora. Ovi naponi mogu da se nađu iz jednačine (2.50) i (2.51), odakle se dobija da je

$$V_{CB}=V_T ln\left(1-\frac{I_C-\alpha_F I_E}{I_{CO}}\right) \tag{2.55}$$

$$V_{EB}=V_T ln\left(1-\frac{I_E-\alpha_R I_C}{I_{EO}}\right). \tag{2.56}$$

Napomenimo da ove jednačine daju u stvari napone koji postoje direktno na spojevima tranzistora. Da bi se dobili naponi između spoljašnjih priključaka tranzistora, treba uzeti u obzir još i omske otpore tranzistora. Pri tome, obično se vodi računa samo o otporu baze $r_{b'b}$, dok se otpornosti u području emitora i kolektora zanemaruju.

Ebers-Molove jednačine su opšteg karaktera, što znači da su primenjive u svim stacionarnim režimima rada tranzistora. Tako, na primer, napon neprovođenja NPN tranzistora u emitorskoj vezi V_{BEN} može da se odredi iz jednačine (2.56) uzimajući po definiciji da je $I_E=0$ i $I_C=I_{CBO}$. Ako se pri tome eliminiše parametar I_{EBO} pomoću jednačine (2.54) nalazi se da je

$$V_{BEN}=V_T\,ln\,(1-\alpha_F). \tag{2.57}$$

U slučaju silicijumskog tranzistora ovaj napon je $V_{BEN}\approx 0$, jer je pri vrlo malim strujama $\alpha_F\approx 0$.

Razmotrimo i slučaj NPN tranzistora sa otvorenim ulaznim kolom, što znači da mu baza visi u vazduhu. Interesantno je ispitati da li je tada tranzistor provodan ili ne imajući pri tome u vidu da je kolektorski spoj inverzno polarizovan. Kako se radi o tranzistoru u emitorskoj konfiguraciji, to pomoću relacije (2.41) treba modifikovati jednačinu (2.50) tako, da ona postaje

$$I_{CE}=\frac{\alpha_F}{1-\alpha_F}I_B+\frac{I_{CO}}{1-\alpha_F}. \tag{2.58}$$

Pošto je pri otvorenom baznom kolu $I_B=0$, to je u slučaju silicijumskog tranzistora $I_{CEO}\approx I_{CBO}$, što znači da je on zakočen.

Takođe je interesantno videti kakav napon postoji na slobodnom baznom priključku tranzistora. Taj napon se dobija iz jednačine (2.56) stavljajući da je $I_E=$ $=I_C$ pošto je $I_B=0$. Ako se pored toga eliminiše parametar I_{EO} pomoću relacije (2.54) i zameni vrednost kolektorske struje iz jednačine (2.58) pri $I_B=0$, dobija se napon slobodne baze

$$V_B=V_T\,ln\left[1+\frac{(1-\alpha_R)\,\alpha_F}{(1-\alpha_F)\,\alpha_R}\right]. \tag{2.59}$$

Ovaj napon je manji od 100 mV i naznačen je vrednostima I_{CEO} u dijagramima na sl.2.13.

Pored slobodne baze tranzistora, specifičan slučaj je i ponašanje tranzistora sa normalnom inverznom polarizacijom kolektora, ali pri kratkospojenoj bazi. Kolektorska struja tranzistora u ovom slučaju dobija se iz jednačine (2.43) za vrednost napona $V_{EB}=0$ i iznosi $I_C=I_{CK}$. Koristeći uz to jednačinu (2.48) nalazi se da je


$$I_C=I_{CEK}=\frac{I_{CO}}{1-\alpha_F\alpha_R}. \tag{2.60}$$

Vidimo, dakle, da je i u ovom slučaju silicijumski, pa i germanijumski tranzistor praktično blokiran. Kao rezime izvedimo konačni zaključak, da je silicijumski tranzistor neprovodan kako pri otvorenom tako i pri kratkospojenom ulaznom kolu.

Izlazni napon tranzistora u emitorskoj vezi određuje se kao razlika napona na emitorskom i kolektorskom spoju. Koristeći za to jednačine (2.55) i (2.56) treba prvo u njima izvršiti zamenu $I_E = I_C + I_B$, a zatim eliminisati parametar I_{EO} pomoću relacije (2.54). Kada se u tako dobijenim izrazima za napone spojeva zanemare članovi sa inverznom strujom I_{CO} dobija se

$$V_{CES} = V_{BE} - V_{BC} = V_T \ln \left[\frac{I_B + (1 - \alpha_R) I_C}{\alpha_R \left(I_B - \dfrac{1 - \alpha_F}{\alpha_F} I_C \right)} \right]. \tag{2.61}$$

Obratimo pažnju da ovaj napon mora da bude pozitivan kod NPN, a negativan kod PNP tranzistora.



2.3.4. Vreme uključivanja tranzistora

Već je istaknuto da elektronski prekidači imaju dva ustaljena i dva prelazna stanja. Da bi se tranzistorski prekidač na sl. 2.21a doveo iz neprovodnog u provodno stanje na njegovom ulazu mora da deluje pozitivan napon v_U. Međutim, iako je povećanje amplitude tog napona u trenutku t_1 vrlo brzo, gotovo trenutno, povećanje kolektorske struje tranzistora vrši se sa izvesnim zakašnjenjem i daleko sporije, sl.2.21b. To znači da je za prevođenje prekidača iz neprovodnog u provodno stanje potrebno izvesno vreme, koje se naziva vreme uključivanja t_u.

U trenutku t_2 upravljački napon v_U vrlo brzo menja polaritet, tako da sada na ulazu kola deluje negativan napon u odnosu na referentnu tačku prekidača. Prema tome, ovakav napon treba da zakoči, odnosno da isključi tranzistor. Iako je promena ulaznog napona i u ovom slučaju gotovo trenutna, smanjivanje kolektorske struje vrši se opet sa izvesnim zakašnjenjem i usporeno. Očigledno je, dakle, da je i za prevođenje elektronskog prekidača iz stanja provođenja u stanje neprovođenja potreban izvesni vremenski period, koji se naziva vreme isključivanja t_i.

Sl. 2.21. Prelazni režimi prekidačkog tranzistora
(a) šema prekidačkog kola
(b) vremenski dijagrami

Brizina rada prekidača određena je najmanjim vremenom, koje je potrebno za formiranje kompletnog impulsa na njegovom izlazu. Kako to vreme ne može da bude kraće od zbira trajanja prelaznih stanja, to trajanje generisanog impulsa mora da bude

$$T_P > t_u + t_i \tag{2.62}$$

Otuda je razumljivo, dakle, da se veća brzina rada prekidača može da ostvari skraćivanjem vremena uključivanja i vremena isključivanja, odnosno smanjivanjem trajanja njegovih prelaznih stanja.

Analiza prelaznih stanja tranzistorskog prekidača može da se izvede pomoću ekvivalentnih kola, pomoću kontrolnog baznog tovara i pomoću difuzione jednačine. Poslednja metoda je najtačnija, ali je matematička obrada složena, a dobijeni rezultati su dosta glomazni, tako da često nisu podesni za praktičnu primenu. Ostale dve metode su aproksimativne sa manje-više istom, ali najčešće dovoljnom tačnošću za praktična izračunavanja. Zato ćemo se u daljem izlaganju upoznati samo sa ove dve metode. Što se tiče metode ekvivalentnih kola, koja će biti korišćena u ovom odeljku, njena aproksimacija ogleda se u tome, što se i kod velikih signala koriste parametri koji su inače definisani za male signale. Aproksimacija metode kontrolnog tovara, o kojoj će biti reči u sledećem odeljku, ogleda se u tome, što se smatra da je za određivanje struje tranzistora dovoljno poznavati samo veličinu električnog tovara u bazi i odgovarajuće vremenske konstante, što ne mora uvek da bude tako. Naime, jedna ista vrednost tovara može da rezultuje u različite vrednosti struje, zavisno od raspodele gustine nosilaca, koji čine taj tovar.

Prema dijagramu kolektorske struje i_C na sl.2.21b vreme uključivanja čine praktično dva vremenska perioda: vreme kašnjenja t_d i vreme uspona t_r, naime


$$t_u = t_d + t_r. \tag{2.63}$$

Vreme uspona ili vreme uspostavljanja t_r definisano je ranije prema sl.1.7. Kako promena kolektorske struje odgovara uglavnom eksponencijalnoj zakonitosti, to se početak i završetak uspostavljanja struje ne može precizno da odredi. Stoga se i ovde pod usponom podrazumeva vremenski period u toku koga se kolektorska struja poveća sa 10% na 90% svoje konačne vrednosti. Vreme kašnjenja t_d odnosi se na vreme, koje prođe od početka delovanja upravljačkog napona na ulazu prekidača pa do početka porasta struje kroz prekidač. U ovo vreme se obično uračunava i onaj period u toku koga kolektorska struja naraste do 10% svoje konačne vrednosti.

Kašnjenje izlaznog signala za ulaznim kod tranzistorskih prekidača posledica je dva neizbežna procesa, koji nastaju pri uključivanju tranzistora. Jedan proces odnosi se na porast baznog napona v_B do vrednosti praga provođenja tranzistora. Kako se u toku tog procesa vrši punjenje kapacitivnosti tranzistora, to je brzina porasta napona v_B uslovljena veličinom odgovajućih kapaciteta i struje punjenja.

Na sl.2.22 prikazana je ekvivalentna šema prekidačkog kola sa sl.2.21a. Ova šema može da se iskoristi za određivanje vremena kašnjenja, koje se odnosi na proces porasta baznog napona do praga provođenja tranzistora. Kako je tranzistor u tom periodu neprovodan, to su oba njegova spoja inverzno polarizovana, te se odgovarajuće otpornosti spojeva r_e i r_c mogu da izostave, budući da su vrlo velike. Pored toga, u neprovodnom stanju tranzistora je $i_C=0$, pa je $\alpha_F=0$. Kako

tada između tačaka C i E nema promene napona, to se umesto otpora R_C i baterije V_{CC} može da stavi kratka veza. Prema tome, data ekvivalentna šema se svodi samo na rednu vezu ekvivalentne otpornosti $R'_B = R_B + r_{b'b}$ i kapacitivnosti inverzno polarizovanih spojeva $C_t = C_e + C_c$.



Sl. 2.22. Ekvivalentna šema prekidačkog kola na sl. 2.21a

Budući da u mirnom stanju prekidača ulazni napon ima vrednost v_{UN}, to se u početnom trenutku delovanja upravljačkog napona isti taj napon nalazi i na kapacitetu C_t. Stoga je $v_{B'E}(0) = V_{UN}$. Promenom ulaznog napona sa vrednosti V_{UN} na V_{UP} nastaje najpre pražnjenje pa onda punjenje kapaciteta, tako da bi konačni napon dostigao vrednost $v_{B'E}(\infty) = V_{UP}$. Prema tome, napon na emitorskom spoju može da se izrazi jednačinom

$$v_{B'E}(t) = V_{UP} - (V_{UP} - V_{UN})\, e^{-t/\tau}, \tag{2.64}$$

gde je $\tau = (R_B + r_{b'b})(C_e + C_c)$ — vremenska konstanta kola. Smatrajući da je otpornost $r_{b'b}$ mala, a isto tako da je i struja punjenja pomenutih kapaciteta takođe mala, jer je otpor R_B obično veliki, može se uzeti da je $v_{B'E} \approx v_{BE}$. Bazni napon tranzistora raste sve dotle dok ne dostigne vrednost praga provođenja V_{BET}. Otuda se trajnije punjenja kapaciteta može da nađe iz uslova $v_{BE}(t_{dc}) = V_{BET}$ odakle se dobija da je

$$t_{dc} = \tau \ln \frac{V_{UP} - V_{UN}}{V_{UP} - V_{BET}}. \tag{2.65}$$

Gornji izraz pokazuje da će vreme t_{dc}, a time i vreme kašnjenja, biti manje ukoliko je pozitivni upravljački napon veći, a negativni manji. Iz vrednosti vremenske kontante vidi se, dalje, da treba odabrati tranzistor sa manjim prelaznim kapacitivnostima, koje su inače — podsetimo — zavisne od veličine napona na spojevima. U svakom slučaju skraćenje perioda t_{dc} postiže se povećanjem odnosa V_{UP}/R_B, koji određuje struju punjenja kapacitivnosti C_t.

Drugi proces, koji je obuhvaćen vremenom kašnjenja, odnosi se na vreme koje je potrebno da manjinski nosioci na putu kroz bazu stignu do kolektorskog spoja. Ovo vreme zavisi od fizičkih parametara tranzistora, koji određuju njegovu graničnu učestanost f_T i obično se uzima da je[1]

$$t_{df} = \frac{1}{3\,\omega_T}, \tag{2.66}$$

gde je $\omega_T = 2\pi f_T$. Vreme kašnjenja t_{df} kod prekidačkih tranzistora je vrlo malo i obično se zanemaruje u poređenju sa t_{dc}. Tako, na primer, za tranzistor sa graničnom učestanošću od 100 MHz vreme t_{df} iznosi svega 0,5 ns. Smatrajući uz to da je i početna promena kolektorske struje do vrednosti od 0,1 I_{CM} vrlo brza, vreme kašnjenja je uslovljeno uglavnom punjenjem ulazne kapacitivnosti tranzistora, tako da je $t_d \approx t_{dc}$.

Da bismo našli vreme uspostavljanja kolektorske struje tranzistora, potrebno je prethodno odrediti analitički izraz za vremensku zavisnost te struje. S obzirom na to da se radi o prelaznom stanju, pretpostavićemo da se kolo na sl.2.21 pobuđuje impulsom, koji odgovara jediničnoj odskočnoj funkciji, jednačina (1.1). Primenom Laplasove transformacije za kolektorsko kolo u ekvivalentnoj šemi na sl.2.22 može da se napiše jednačina elektrodinamičke ravnoteže u simboličnom obliku

$$Z_E(s)\,I_E(s)+Z_C(s)\,[I_C(s)-\alpha(s)\,I_E(s)]+R_C\,I_C(s)=0, \tag{2.67}$$

gde je sa s označena kompleksna učestanost. Smatrajući da je impendansa Z_E vrlo mala i smenjujući emitorsku struju sa $i_E=i_C+i_B$ iz gornje jednačine nalazi se relacija

$$I_C(s)=\frac{\alpha(s)\,Z(s)}{R_C+[1-\alpha(s)]\,Z_C(s)}\,I_B(s). \tag{2.68}$$

Kad se u ovu jednačinu smene vrednosti

$$\alpha(s)=\frac{\alpha_F}{1+\dfrac{s}{\omega_T}},\quad Z_C(s)=\frac{r_C}{1+sC_C\,r_C}\quad \text{i}\quad I_B(s)=\frac{I_{BU}}{s} \tag{2.69}$$

dobija se

$$I_C(s)=\frac{\alpha_F\,I_{BU}}{\left(1-\alpha_F+\dfrac{R_C}{r_C}\right)s+\left(R_C\,C_C+\dfrac{1}{\omega_T}\right)s^2+\dfrac{R_C\,C_C}{\omega_T}s^3}. \tag{2.70}$$

Smatrajući da su članovi $R_C/\omega_T r_C\approx 0$ kao i $R_C C_C/\omega_T\approx 0$ gornja jednačina se svodi na oblik

$$I_C(s)=\frac{\alpha_F\,I_{BU}}{1-\alpha_F+\dfrac{R_C}{r_C}}\cdot\frac{1}{\left[1+\dfrac{1+\omega_T\,R_C\,C_C}{(1-\alpha_F)\,\omega_T}\right]s}. \tag{2.71}$$

Inverznom Laplasovom transformacijom odavde se dobija vremenska zavisnost kolektorske struje

$$i_C(t)=\frac{\alpha_F\,I_{BU}}{1-\alpha_F+\dfrac{R_C}{r_C}}\left(1-e^{-\frac{(1-\alpha_F)\,\omega_T}{1+\omega_T R_C\,C_C}\,t}\right). \tag{2.72}$$

Ovaj izraz se obično daje u uprošćenom obliku, koji se dobija uz pretpostavku da je $r_c\gg R_C$. Uvodeći dalje smene

$$h_{FE}=\frac{\alpha_F}{1-\alpha_F} \tag{2.73}$$

i

$$\tau_r=\frac{1+\omega_T\,R_C\,C_C}{(1-\alpha_F)\,\omega_T}=(h_{FE}+1)\left(\frac{1}{\omega_T}+R_C\,C_C\right), \tag{2.74}$$

konačno se dobija izraz

$$i_C(t) = h_{FE} I_{BU}(1 - e^{-t/\tau_r}). \tag{2.75}$$

Vidimo, dakle, da je vremenska zavisnost kolektorske struje eksponencijalna, pa je stoga i učinjena definicija uspona sasvim opravdana.

Konačna vrednost kolektorske struje prekidačkog tranzistora nastaje kada on ode u zasićenje. Vrednost te struje I_{CS} data je u jednačini (2.30). Da bi se našlo vreme uspona t_r, treba odrediti vremenske trenutke u kojima je

$$\begin{aligned} i_C(t_1) &= 0{,}1\, I_{CS} \\ i_C(t_2) &= 0{,}9\, I_{CS}, \end{aligned} \tag{2.76}$$

jer je po definiciji $t_r = t_2 - t_1$. Prema tome, iz jednačina (2.75) i (2.76) se dobija da je

$$t_r = \tau_r \, ln \frac{h_{FE} I_{BU} - 0{,}1\, I_{CS}}{h_{FE} I_{BU} - 0{,}9\, I_{CS}}. \tag{2.77}$$

Ovaj obrazac pokazuje da će uspon biti brži ukoliko je vremenska konstanta τ_r manja. Prema izrazu (2.74) to znači da treba odabrati tranzistor sa visokom graničnom učestanošću f_T i malom kapacitivnošću kolektorskog spoja C_C. Drugim rečima, poželjno je koristiti brzi prekidački tranzistor, čiji otpor opterećenja R_C treba da bude što manji. Pored toga skraćivanje uspona postiže se povećanjem struje uključivanju I_{BU} i smanjenjem struje zasićenja tranzistora I_{CS}. Što se tiče parametara h_{FE} teško je iz jednačine (2.77) pouzdano doneti zaključak o njegovom uticaju na vreme uspostavljanja. Naime, treba imati u vidu da se ovaj parametar pojavljuje i u izrazu za vremensku konstantu τ_r, jednačina (2.74). Ako se, međutim, logaritamski član izraza (2.77) transformiše u oblik

$$ln \frac{1 - k_1}{1 - k_2}, \tag{2.78}$$

vidimo da će pri većem zasićenju tranzistora vrednosti k_1 i k_2 biti znatno manje od jedinice. Stoga, primenjujući aproksimaciju $ln(1-k) \approx -k$, iz jednačina (2.74), (2.77) i (2.78) dobija se približan izraz za uspon u obliku

$$t_r \approx 0{,}8 \left(\frac{1}{\omega_T} + R_C C_C \right) \frac{I_{CS}}{I_{BU}}. \tag{2.79}$$

Ovaj izraz još očiglednije potvrđuje već iznete zaključke u pogledu povećanja brzine uključivanja tranzistora. Osim toga sada možemo reći da vreme uključivanja nije funkcija koeficijenta pojačanja tranzistora.

2.3.5. **Vreme isključivanja tranzistora**

Prema dijagramu kolektorske struje na sl.2.21 vreme isključivanja tranzistora obuhvata dva perioda: vreme rasterećenja t_s i vreme opadanja t_f. Vreme opadanja definisano je ranije za napon na sl.1.7. Kako se u toku ovog vremena u tranzistoru odigrava isti proces kao i pri uspostavljanju kolektorske struje, to se vreme t_f može lako da odredi modifikovanjem odgovarajućih izraza iz prethodnog izlaganja.

Ako je tranzistor bio u zasićenju pa se u cilju njegovog isključivanja na njegovom ulazu deluje strujom I_{BI}, sl.2.21, vremenska zavisnost kolektorske struje po izlasku tranzistora iz zasićenja odgovara jednačini


$$i_C(t) = I_{CS}\, e^{-t/\tau_r} - h_{FE} I_{BI}(1 - e^{-t/\tau_r}). \tag{2.80}$$

Određujući i ovde trenutke u kojima ova struja ima vrednost 0,9 I_{CS} i 0,1 I_{CS}, za vreme opadanja nalazi se izraz

$$t_f = \tau_r \, ln \frac{h_{FE} I_{BI} + 0{,}9\, I_{CS}}{h_{FE} I_{BI} + 0{,}1\, I_{CS}}. \tag{2.81}$$

Skraćivanje ovog prelaznog vremena postiže se pre svega korišćenjem brzog visokofrekventnog tranzistora, a zatim smanjenjem struje I_{CS} i povećanjem struje isključivanja I_{BI}. Dodajmo da je parametar h_{FE} bez uticaja i na ovaj vremenski period, što se može da proveri na sličan način kao i za uspon t_r.

Vreme rasterećenja, oporavka ili nagomilavanja kako se još kaže, predstavlja prelazni period prekidača u toku koga tranzistor ostaje u zasićenju i pored delovanja struje isključivanja I_{BI}, sl.2.21. To je posledica činjenice da emitorski i kolektorski spoj tranzistora ostaju još neko vreme direktno polarizovani zbog prisustva nagomilanih manjinskih nosilaca u području baze, sl.2.11C. Delimična predstava raspodele nosilaca u zasićenom tranzistoru ponovo je prikazana na sl. 2.23a. Bazni tovar Q_{BST} određuje graničnu vrednost gradijenta koncentracije, koja obezbeđuje difuzionu struju I_{CS}. Taj tovar odgovara, znači, pragu zasićenja tran-



Sl. 2.23. Iznalaženja vremena rasterećenja tranzistora
(a) zasićenje tranzistora
(b) normalni režim rada tranzistora
(c) obrnuti režim rada tranzistora

zistora. Povećavajući faktor zasićenja tranzistora bazni tovar raste u visinu, čime se stvara višak manjinskih nosilaca Q_{BS}, ali se nagib koncentracije više ne povećava. Pri isključivanju tranzistora potrebno je prvo rasteretiti bazu tranzistora odvodeći taj višak nosilaca Q_{BS}, pa će tek onda početi smanjivanje gradijenta koncentracije, a time i kolektorske struje tranzistora. To znači da je ranije definisano vreme opadanja u stvari vezano za ovu fazu isključivanja tranzistora, kada je koncentracija nosilaca na kolektorskom spoju jednaka nuli. Vreme rasterećenja, međutim, vezano je za period u toku koga iščezava višak manjinskih nosilaca označen kao tovar Q_{BS}. Drugim rečima, ovo vreme se nalazi iz uslova $Q_{BS}(t_s)=0$.

Pri iznalaženju vremena rasterećenja ukupni bazni tovar tranzistora na sl. 2.23a razlaže se na parcijalne tovare prikazane slikama 2.23b i c. Naime ,u ovakvoj analizi primenjuje se metod superpozicije struja tranzistora koji bi radio normalno

— unapred prema sl.2.23b, i tranzistora koji bi radio obrnuto, tj. unazad prema sl.2.23c. Oba, da kažemo, parcijalna kola podešena su da rade u aktivnom režimu, pa se veza između izlazne i ulazne struje oba tranzistora može da izrazi pomoću odgovarajućih koeficijenata strujnog pojačanja α_F i α_R, koji su ranije definisani za ekvivalentnu šemu prekidačkog tranzistora na sl.2.20. U vezi s tim, dakle, mogu da se ispišu sledeće jednačine

$$I_E = I_{EF} - I_{ER}$$
$$I_C = I_{CF} - I_{CR}, \qquad (2.82).$$

gde su

$$I_{ER} = \alpha_R I_{CR}$$
$$I_{CF} = \alpha_F I_{EF} \qquad (2.83)$$

Sa sl.2.23c vidi se da će struja I_{ER} biti jednaka nuli kada koncentracija manjinskih nosilaca na kolektorskom spoju opadne na nulu. Prema tome, određivanje vremena rasterećenja t_s iz uslova $Q_{BS}(t_s)=0$ svodi se sada na uslov $I_{ER}(t_s)=0$. Iz jednačina (2.82) i (2.83) nalazi se da je

$$I_{ER} = \frac{\alpha_R}{1-\alpha_F\alpha_R}(\alpha_F I_E - I_C). \qquad (2.84)$$

Izražavajući parametre ove jednačine u funkciji kompleksne promenljive s, dobija se odgovarajuća simbolična jednačina, čiji je polinom u imenitelju trećeg stepena. Određujući korene tog polinoma dolazi se do konačnog izraza za vremensku zavisnost struje I_{ER} od pobudne struje I_E. Koristeći sada uslov $I_{ER}(t_s)=0$ nalazi se vreme rasterećenja tranzistora u baznoj vezi. Za slučaj emitorske konfiguracije tranzistorskog prekidača dovoljno da se u nađenom izrazu učini smena $I_E=$ $=I_{CS}+I_B$, tako da se konačno dolazi do izraza

$$t_s = \tau_s \, ln \frac{I_{BU}+I_{BI}}{I_{CS}/h_{FE}+I_{BI}}, \qquad (2.85)$$

pri čemu vremenska konstanta zasićenja ima vrednost

$$\tau_s = \frac{\omega_{TF}\,\omega_{TR}}{(1-\alpha_F\alpha_R)\,\omega_{TF}\,\omega_{TR}}. \qquad (2.86)$$

Da bi vreme rasterećenja bilo što kraće vidimo pre svega da treba koristiti visokofrekventne tranzistore. Osim toga pogodno je da struja uključivanja I_{BU} bude manja, a struja isključivanja I_{BI} što veća.

Na kraju izlaganja o parametrima prelaznog stanja tranzistora rezimirajmo sledeće: povećanjem struje uključivanja I_{BU} skraćuje se vreme uključivanja tranzistora na taj način što se smanjuje kako parametar t_r tako i t_d. Time se, međutim, produžava vreme isključivanja tranzistora jer se povećava parametar t_s. Veća struja isključivanja I_{BI} skraćuje vreme isključivanja tranzistora i to kako perioda t_s tako i t_f. Na vreme uključivanja ova struja nema uticaja izuzev što veći napon isključivanja, odnosno neprovodjenja V_{UN} povećava parametar t_d, što se vidi iz jednačine (2.65).

Dijagram bazne struje na sl. 2.21 odgovara strujnom dijagramu diode na sl-. 2.7. Prema tome, sve što je rečeno u vezi sa tim dijagramom za struju diode važi i ovde za struju emitorskog spoja. Naime, nagomilani manjinski nosioci u bazi omogućavaju proticanje struje inverznog smera I_{BI} kroz emitorski spoj. Ako je napon V_{UN} znatno veći od pada napona na direktno polarizovanom spoju, onda je $I_{BI} \approx \approx V_{UN}/R_B$. Ova struja ostaje konstantna sve dotle, dok kolektorska struja i_C ne padne praktično na nulu. Zahvaljujući postojanju te struje period t_s je znatno kraći, nego u slučaju kada bi okidni napon bio $V_{UN}=0$. Eksponencijalno opadanje struje I_{BI} ka konačnoj vrednosti posledica je punjenja kapaciteta emitorskog i kolektorskog spoja neprovodnog tranzistora.

2.3.6. **Metoda kontrolnog tovara**

Parametri prelaznog stanja prekidačkog tranzistora mogu da se odrede i primenom metode kontrolnog tovara[14-16]. Naime, ovde se polazi od toga, da se struje tranzistora mogu da odrede poznavajući bazni tovar nosilaca elektriciteta u području baze i vremenskih konstanti, koje karakterišu brzinu promene odgovarajućih struja. Polazeći od opšte relacije $I=Q/\tau$ vidimo da je neposredna prednost ove metode u tome, što za analizu kola koristi linearnu vezu između I i Q umesto eksponencijalnu, koja postoji između struje i napona. Zahvaljujući tome, određivanje odgovarajućih parametara primenom ove metode je obično dosta jednostavnije.

Na sl.2.23a predstavljen je idealizovan dijagram gustine manjinskih nosilaca u oblasti baze, odnosno koncentracija šupljina p_B (x). Šrafirana površina ispod dijagrama $p_B\,(x)$ srazmerna je električnom tovaru u bazi Q_B, koga u datom slučaju čine tovari Q_{BS} i Q_{BST}. Ako za trenutak smatramo da je $Q_{BS}=0$ i da je $Q_B \leqslant Q_{BST}$, tranzistor se nalazi u aktivnom režimu, kao što je to prikazano i na sl. 2.11b. Kolektorska struja tranzistora u ovom slučaju je

$$I_C = qSD_p \frac{dp_B(x)}{dx} = qSD_p \frac{p_B(0)}{W}, \tag{2.87}$$

gde su: q — električni tovar nosilaca
S — presek baze
D_P — difuziona konstanta šupljina
$p_B(x)$ — raspodela gustine šupljina u bazi
$p_B(0)$ — gustina šupljina na emitorskom spoju, tj. za $x=0$.
W — širina baze.

Bazni tovar u opšem slučaju može da se izračuna po obrascu

$$Q_B = qS \int_0^w p_B(x)\,dx. \tag{2.88}$$

Za slučaj raspodele gustine nosilaca prema sl.2.11b srednja vrednost gustine iznosi $p_B(0)/2$, pa se, koristeći jednačinu (2.87), za bazni tovar dobija vrednost

$$Q_B = qS \frac{p_B(0)}{2} W = \frac{W^2}{2\,D_p} I_C. \tag{2.89}$$

Ovaj izraz pokazuje da je bazni tovar proporcijonalan kolektorskoj struju. Drugim rečima, to znači da je kolektorska struja tranzistora funkcija baznog tovara, te se stoga tovar Q_B može da koristi kao nezavisno promenljiva pri odredređivanju struje tranzistora. Naime, pri promeni uslova polarizacije tranzistora mora doći do promene baznog tovara. Pošto taj proces iziskuje izvesno vreme, to je potrebno izvesti odgovarajuće jednačine u vremenskoj zavisnosti u cilju analize prelaznog stanja tranzistorskog prekidača.

Poznato je da ukupni stvarni tovar u bazi tranzistora mora da bude u svakom trenutku jednak nuli. U protivnom, formiralo bi se električno polje, koje bi sprečilo dalju emisiju, na primer, šupljina prema bazi. Neutralizaciju pozitovnog tovara koga čine šupljine u bazi, vrši isti takav negativan tovar elektrona, koga stvara bazna struja. Zbog postojanja rekombinacije ovi tovari imaju tendenciju smanjivanja. Zbog toga u ustaljenom stanju provođenja tranzistora mora da teče izvesna struja baze, koja nadoknađuje nastale gubitke negativnog tovara. S druge strane, emitorska struja mora biti nešto veća od kolektorske, da bi nadoknadila pomenute gubitke pozitivnog tovara. Prema tome, održavanje ustaljenog stanja tranzistora uslovljeno je potrošnjom električne energije, koja nadoknađava gubitke nastale usled rekombinacije.

Za tranzistor u aktivnom režimu tovar Q_B je manji od graničnog tovara zasićenja Q_{BST}. Veza tovara Q_B sa strujama u spoljnim dovodima tranzistora data je preko odgovarajućih vremenskih konstanti, koje, razumljivo je, nisu međusobno nezavisne. Emitorska, kolektorska i bazna vremenska konstanta tranzistora definišu se na sledeći način:

$$\tau_e = \frac{Q_B}{I_E} = \frac{1}{\omega_T}, \tag{2.90}$$

$$\tau_c = \frac{Q_B}{I_C} = \frac{Q_B}{\alpha_F I_E} = \frac{1}{\alpha_F \omega_T} \approx \frac{1}{\omega_T}, \tag{2.91}$$

$$\tau_b = \frac{Q_B}{I_B} = \frac{Q_B}{(1-\alpha_F) I_E} = \frac{1}{(1-\alpha_F)\omega_T}. \tag{2.92}$$

Napomenimo da vremenska konstanta τ_b predstavlja u stvari srednji vek manjinskih nosilaca u oblasti baze. Ova konstanta, inače, odgovara vremenskoj konstanti τ_r, jednačina (2.74), koju smo upoznali pri analizi prelaznih stanja pomoću ekvivalentnih kola. Istina, tamo se pojavljuje i kapacitivnost kolektorskog spoja C_C, o kojoj ovde nije vođeno računa. Ako se, međutim, parametar τ_b određuje merenjem, uticaj kapacitivnosti C_C ne može se izbeći, pa je tada $\tau_b = \tau_r$.

Kada se tranzistor nalazi u režimu zasićenja, sl.2.11c i sl.2.23a, bazni tovar Q_B je veći od granične vrednosti Q_{BST}, naime, $Q_B = Q_{BST} + Q_{BS}$. Pri isključivanju tranzistora, dok je on još u zasićenju, menja se samo tovar Q_{BS}. Vremenska konstanta zasićenja daje vezu između ovog tovara i kolektorske struje zasićenja I_{CS} i ima vrednost

$$\tau_s = \frac{Q_{BS}}{I_{CS}} = \frac{\omega_{TF} + \omega_{TR}}{(1 - \alpha_F \alpha_R)\, \omega_{TF}\, \omega_{TR}}. \tag{2.93}$$

Obratimo pažnju da se ovde radi o istoj vremenskoj konstanti, koja je korišćena kod metode ekvivalentnih kola, jednačina (2.86).

U prekidačkom kolu sl.2.21a tranzistor se pobuđuje strujom i_B. Ova struja ima dvostruku ulogu: da obezbedi rekombinacionu struju i omogući eventualnu promenu baznog tovara. Ovakva uloga bazne struje izražava se osnovnom jednačinom metode baznog tovara

$$i_B = \frac{q_B}{\tau_b} + \frac{dq_B}{dt}. \tag{2.94}$$

Prvi član na desnoj strani ove jednačine odnosi se na rekombinacioni proces između šupljina i elektrona u oblasti baze, a drugi — na promenu baznog tovara, koja nastaje kao posledica delovanja pobudnog signala. Gornja jednačina u stvari pokazuje koliki se tovar većinskih nosilaca akumulira u oblasti baze kao rezultat bazne struje i_B.

U jednačini (2.94) nije vođeno računa o inverznoj struji zasićenja I_{CBO}, kao i o kapacitetu kolektorskog spoja C_C. Ako je tranzistor zakočen, onda je $q_B=0$, pa iz jednačine (2.94) izlazi da je $i_B=0$. Kako je stvarno tada $i_b=-I_{CBO}$, to se može gornjoj jednačini dodati i vrednost $-I_{CBO}$ kao treći član na desnoj strani. S obzirom da struja I_{CBO} normalno utiče na uslove ustaljenog stanja prekidača, to se ona redovno zanemaruje pri analizi kola metodom kontrolnog tovara.

Što se tiče kolektorske kapacitivnosti, poznato je da se ona menja sa promenom napona između kolektora i baze. Sa smanjenjem ovog napona dolazi do sužavanja prelazne oblasti kolektorskog spoja. Zbog toga nastaje povećanje širine baze, što pokazuje se odražava i na potrebu formiranja dodatnog tovara u bazi q_{BC}, tako da osnovna jednačina postaje

$$i_B = \frac{q_B}{\tau_b} + \frac{dq_B}{dt} + \frac{dq_{BC}}{dt}. \tag{2.95}$$

Iako tovar q_{BC} nije linearna funkcija napona v_{CB}, ipak se često uzima da je

$$\frac{dq_{BC}}{dt} = -C_C \frac{dv_{CB}}{dt}. \tag{2.96}$$

Negativni predznak u gornjoj jednačini ukazuje samo na činjenicu, da se tovar q_{BC} povećava pri smanjivanju napona v_{CB}. Očigledno je da se u slučaju male kapacitivnosti kolektorskog spoja može da zanemari treći član na desnoj strani jednačine (2.95), što će biti slučaj i u našem daljem izlaganju.

U slučaju da je tranzistor u zasićenju, osnovna jednačina kontrolnog tovara je

$$i_B = \frac{Q_{BST}}{\tau_b} + \frac{q_{BS}}{\tau_s} + \frac{dq_{BS}}{dt}. \tag{2.97}$$

Vidimo, dakle, da se sada menja samo tovar q_{BS}, dok granična vrednost tovara Q_{BST} ostaje konstantna, sl.2.23a. Pošto su u režimu zasićenja tranzistora oba PN spoja polarizovana direktno, to se odgovarajući tovari spojeva na primer q_{BC} sigurno mogu da zanemare.

Pokažimo sada primenu metode kontrolnog tovara za određivanje parametara prelaznog stanja tranzistorskog prekidača. Pri uključivanju tranzistora u baznom dovodu teče struja I_{BU}. Prema jednačini (2.94) može da se piše da je

$$\frac{dq_B}{dt}+\frac{q_B}{\tau_b}=I_{BU}. \tag{2.98}$$

Rešenje ove jednačine naći ćemo pomoću formule

$$q(t)=q(\infty)-[q(\infty)-q(0)]\,e^{-t/\tau}. \tag{2.99}$$

Granične vrednosti baznog tovara pri uključivanju tranzistora su $q_B(0)=0$ i $q_B(\infty)=\tau_b I_{BU}$, a vremenska konstanta $\tau=\tau_b$, pa je

$$q_B(t)=\tau_b I_{BU}(1-e^{-t/\tau_b}). \tag{2.100}$$

Vreme uspostavljanja i opadanja odredićemo i u ovom slučaju po ranije datoj definiciji za odgovarajuće vrednosti kolektorske struje. U vezi s tim vremensku zavisnost baznog tovara $q_B(t)$ transformisaćemo u vremensku zavisnost kolektorske struje, znajući da je prema izrazu (2.91)

$$i_C(t)=\frac{q_B(t)}{\tau_c}=\frac{\tau_b}{\tau_c}I_{BU}(1-e^{-t/\tau_b}). \tag{2.101}$$

Pošto je

$$h_{FE}=\frac{I_C}{I_B}=\frac{Q_B/\tau_c}{Q_B/\tau_b}=\frac{\tau_b}{\tau_c}, \tag{2.102}$$

to se za kolektorsku struju tranzistora dobija konačan izraz

$$i_C(t)=h_{FE}I_{BU}(1-e^{-t/\tau_b}). \tag{2.103}$$

Imajući u vidu napomenu koja je učinjena u pogledu vremenske konstante τ_b, ovaj izraz za struju kolektora identičan je sa onim u jednačini (2.75). Prema tome, i izraz za vreme uspostavljanja t_r biće isti kao u jednačini (2.77), samo što se umesto vremenske konstante τ_r ovde pojavljuje τ_b.

Vreme opadanja t_f nalazi se iz jednačine

$$\frac{dq_B}{dt}+\frac{q_B}{\tau_b}=-I_{BI}, \tag{2.104}$$

gde je I_{BI} struja isključivanja tranzistora, sl. 2.21 b. Ako je tranzistor pre početka isključivanja bio u zasićenju, onda početna vrednost baznog tovara iznosi $q_B(0)=\tau_b I_{BST}=\tau_b\dfrac{I_{CS}}{h_{FE}}$. Međutim, ako tranzistor ne ide u zasićenje, onda je $q_B(0)=\tau_b I_{BU}$, pri čemu je $I_{BU}<I_{BST}$. Druga granična vrednost baznog tovara je $q_B(\infty)=-\tau_b I_{BI}$. Sa ovim vrednostima nalazi se vremenska zavisnost baznog tovara pri isključivanju tranzistora, koji je izašao iz oblasti zasićenja

$$q_B(t)=-\tau_b I_{BI}+\tau_b\left(\frac{I_{CS}}{h_{FE}}+I_{BI}\right)e^{-t/\tau_b}. \tag{2.105}$$

Koristeći i ovde poznatu vezu između baznog tovara i kolektorske struje, kao i relaziju (2.102), nalazi se konačan izraz za kolektorsku struju, koji je identičan sa onim u jednačini (2.80). Prema tome, i vreme opadanja dato je izrazom (2.81), s tim što i ovde veličinu τ_r treba zameniti sa τ_b.

Pri iznalaženju vremena rasterećenja t_s treba poći od jednačine (2.97)

$$-I_{BI}=\frac{Q_{BST}}{\tau_b}+\frac{q_{BS}}{\tau_s}+\frac{dq_{BS}}{dt}. \tag{2.106}$$

Bazni tovar $Q_{BST}=\tau_b I_{BST}$ je konstantan sve dotle, dok ne bude $q_{BS}(t_s)=0$. U vezi s tim gornja jednačina može da se napiše u obliku

$$\frac{dq_{BS}}{dt}+\frac{q_{BS}}{\tau_s}=-I_{BI}-I_{BST}. \tag{2.107}$$

Granične vrednosti baznog tovara q_{BS} u ovom slučaju su:

$$q_{BS}(0)=\tau_s(I_{BU}-I_{BST})$$

i

$$q_{BS}(\infty)=\tau_s(-I_{BI}-I_{BST}). \tag{2.108}$$

Sa ovim vrednostima određuje se vremenska zavisnost baznog tovara u toku isključivanja tranzistora, koji se nalazi u režimu zasićenja

$$q_{BS}(t)=-\tau_s\left(\frac{I_{CS}}{h_{FE}}+I_{BI}\right)+\tau_s(I_{BU}+I_{BI})\,e^{-t/\tau_s} \tag{2.109}$$

pri čemu je izvršena smena $I_{BST}=I_{CS}/h_{FE}$. Odavde se za vreme rasterećenja dobija identičan izraz, koji je dat u jednačini (2.85).


Iz prethodnih primera zaključuje se da se određivanje parametara prelaznog stanja metodom kontrolnog baznog tovara vrši sa istom tačnošću kao i primenom ekvivalentnog kola. Postignuta tačnost je zadovoljavajuća za praktična izračunavanja, tim pre ako promene pobudnog signala nisu preterano velike i vrlo brze. U slučaju naglih promena pobudnog signala, raspodela gustine nosilaca u bazi tranzistora, odnosno koncentracija $p_B(x)$, nije više u svakom trenutku pravolinijska, što će prema jednačini (2.87) imati uticaj i na veličinu struje tranzistora.

2.4. PREKIDAČKE KARAKTERISTIKE UNIPOLARNIH TRANZISTORA

Unipolarni tranzistori nazivaju se tako što njihovu struju čine većinski (glavni) nosioci elektriciteta samo jedne vrste. U zavisnosti od toga da li tu struju čine pozitivni nosioci, odnosno šupljine, ili negativni nosioci, odnosno elektroni, unipolarni tranzistori mogu da budu P ili N tipa. U konstruktivnom pogledu unipolarni tranzistori se izgrađuju kao fetovi ili kao mostfetovi. Fet (field-effect tranzistor) je konstrukcija unipolarnog tranzistora čiju upravljačku elektrodu, odnosno gejt, čini inverzno polarizovan PN spoj. Mostfet (metal-oxide semiconductor field-effect tranzistor) je novija konstrukcija feta u kome je gejt izveden pomoću metalizovanog oksida poluprovodnika. Oba tipa unipolarnih tranzistora imaju slične prekidačke karakteritsike, o kojima će biti reči u daljem izlaganju.

2.4.1. Karakteristike feta

Kod feta N tipa, sl.2.24a, struju čine elektroni. Stoga je napon drejna V_{DD} pozitivan. Da bi spoj gejt – kanal bio inverzno polarizovan, gejt se priključuje na negativan napon. Sa takvom polarizacijom elektroda snimljene su izlazne karakteristike feta, sl. 2.24c. Pri tome je napon V_{DS} povećavan sve do pojave proboja, koji i ovde nastaje kao posledica lavinskog efekta na inverzno polarizovanom



Sl. 2.24. Statičke karakteristike feta
(a) grafički simbol feta sa N kanalom
(b) prenosna karakteristika
(c) izlazne karakteristike

PN spoju gejt – drejn. Zapazimo da je probojni napon BV_{DSK} najveći u slučaju kratko spojenog ulaza, tj. pri naponu gejta $V_{GS}=0$. Povećavajući negativni napon na gejtu, probojni napon drejna prema sorsu se smanjuje za iznos napona V_{GS}, jer je probojni napon spoja drejn – gejt konstantan i iznosi $BV_{DG}=V_{DS}+|V_{GS}|$.

U provodnom stanju feta kao prekidača radna tačka se nalazi u omskoj oblasti, u kojoj je struja drejna I_D proporcionalna naponu V_{DS}. Statička otpornost feta

$$R_{DS}=\frac{V_{DS}}{I_D} \tag{2.110}$$

u ovoj oblasti je reda 100 Ω do 100 KΩ. U tom pogledu bipolarni tranzistori su povoljniji, jer njihova otpornost u oblasti zasićenja iznosi svega nekoliko oma.

U oblasti zasićenja feta, koja odgovara aktivnoj oblasti kod bipolarnih tranzistora, važnija je dinamička otpornost


$$r_D=\frac{\Delta V_{DS}}{\Delta I_D}. \tag{2.111}$$

Ova otpornost kod feta može da ima vrednost od 0,1 — 1 MΩ. Pored dinamičke otpornosti pomenimo i prenosnu konduktansu

$$g_m=\frac{\Delta I_D}{\Delta V_{GS}}, \tag{2.212}$$

čija se vrednost kreće od 0,1 — 10 mA/V. Primetimo da ovaj parametar predstavlja strminu prenosne karakteristike na sl.2.24b.

Za razliku od bipolarnih tranzistora, struja drejna I_D kod fetova ima negativan temperaturski koeficijent. To dolazi otuda što se pokretljivost većinskih nosilaca u kanalu feta smanjuje pri porastu temperature. U vezi s tim nastaju i odgovarajuće promene parametara g_m i r_D, što je prikazano dijagramima na sl.2.25.



Sl. 2.25. Temperaturska osetljivost parametara g_m i r_D normalizovana na vrednost pri 25°C

Prenosna karakteristika feta može da se aproksimira parabolom

$$I_D = I_{DSK}\left(1 - \frac{V_{GS}}{V_{GST}}\right)^2, \tag{2.113}$$

gde je sa I_{DSK} označena struja drejna pri kratkospojenom ulazu, tj. za $V_{GS}=0$. Iz gornjeg izraza vidi se da će pri naponu gejta $V_{GS}=V_{GST}$ struja drejna biti $I_D= =0$. Prema tome, u neprovodnom stanju feta napon gejta mora da bude negativ-vniji od praga provođenja V_{GST}. Obratimo pažnju da je, za razliku od običnih tranzistora, napon praga provođenja feta V_{GST} suprotnog polariteta od napona napajanja V_{DD} i da iznosi nekoliko volti. To je svakako nedostatak feta kao prekidačkog elementa u poređenju sa bipolarnim tranzistorom. S druge strane, međutim, treba istaći prednost feta u pogledu ulazne otpornosti. Kako se ovde radi o inverzno polarizovanom spoju, to je otpornost gejta prema sorsu i prema drejnu vrlo velika, veća od 100 MΩ. Zbog toga je struja gejta kod feta vrlo mala. U prospektima proizvođača ova struja se obično navodi za neprovodni fet pri kratkospojenom izlazu, tj. za $V_{DS}=0$ i iznosi nekoliko nanoampera. Isto tako specificira se i struja drejna u neprovodnom stanju feta, koja je, zavisno od napona V_{DS}, reda nekoliko desetina pikoampera(6).

Već smo ukazali na to da su naponi na gejtu i na drejnu kod feta različitog polariteta. Zbog toga prekidački stepeni sa fetovima ne mogu da se sprežu direktno, kao što je to slučaj, na primer, kod običnih tranzistora. Ovo je pored male brzine rada, još jedan ozbiljan nedostatak feta, koji ograničava njegovu primenu u prekidačkim mrežama.

Na kraju pomenimo da se fet ponekad koristi kao ograničavačka dioda, ali ne napona već struje. Naime, ako se gejt feta spoji sa sorsom onda se izlazne karakteristike feta na sl.2.24c svode samo na dijagram I_D—V_{DS} za $V_{GS}=0$. Ova karakteristika konstantne struje odgovara, na primer, karakteristici konstantnog napona kod cener-diode. Konstantnost struje kod nekih fetova je vrlo velika, tako da su promene struje manje od 30 μA u opsegu napona od 10 V do 50 V(5).


2.4.2. Karakteristike mostfeta

Mostfetovi se proizvode sa formiranim i sa indukovanim kanalom. Kod prvog tipa mostfetova najveća struja drejna postoji pri kratkospojenom gejtu, tj. za $V_{GS}=0$. To znači da ovakav mosfet ima već formiran kanal kroz koji prolazi ta struja. Smanjivanje struje vrši se povećanjem napona V_{GS}, koji je suprotnog polariteta od napona napajanja V_{DD}. Prema tome, mostfet sa formiranim N kanalom ima pozitivan napon napajanja V_{DD}, a negativan napon pobude V_{GS}.

U prekidačkim kolima više se koriste mostfetovi sa indukovanim kanalom. Kod njih je struja drejna najmanja pri kratkospojenom gejtu, tj. za $V_{GS}=0$. Povećanje ove struje vrši se povećanjem napona V_{GS}, koji je istog polariteta kao i napon V_{DD}. Prema tome, mostfet sa indukovanim N kanalom napaja se pozitivvnim naponom V_{DD}, a struja drejna se kontroliše takođe pozitivnim naponom V_{GS}. Napomenimo da postoje i mostfetovi kod kojih upravljački napon gejta zalazi kako u pozitivnu tako i u negativnu oblast, što znači da se radi o hibridnom rešenju navedena dva tipa mostfeta.

Zahvaljujući tome da elektroni imaju oko dva puta veću pokretljivost od šupljina, mostfetovi sa N kanalom su bolji od onih sa P kanalom u pogledu brzine, otpornosti u provodnom stanju, gustine pakovanja u integrisanoj proizvodnji, itd. No i pored toga, danas se najviše upotrebljavaju mostfetovi sa indukovanim P kanalom, čemu je uglavnom razlog jednostavnija tehnologija, a u vezi s tim i ekonomičnija proizvodnja.

Na sl.2.26a dat je grafički simbol mostfeta sa P kanalom. Izlazne karakteristike I_D — V_D na sl.2.26b pokazuju da se radi o mostfetu sa indukovanim kanalom. Pri naponu $V_{GS}=0$ mostfet je sigurno zakočen, jer struja drejna I_{DSK} nije veća od nekoliko nanoampera[6]. Sa date prenosne karakteristike na sl.2.26c vidi se da prag



Sl. 2.26. Statičke karakteristike mosfeta
(a) grafički simbol mosfeta sa P kanalom
(b) izlazne karakteristike
(c) prenosna karakteristika

provođenja V_{GST} ovog mostfeta iznosi oko —3 V. Napomenimo da se za prag provođenja uzima napon pri kome struja drejna dostiže određenu vrednost, na pri-

mer 10 μA[10]. U vezi s tim kao tipična vrednost praga provođenja mostfeta uzima se napon od −4 V.

Omska oblast i oblast zasićenja mostfeta razdvojene su graničnom linijom

$$V_{DST} = V_{GS} - V_{GST}. \tag{2.114}$$

Na sl.2.26b ova granična linija ucrtana je isprekidano. Da bi mostfet kao prekidač bio u provodnom stanju, njegova radna tačka treba da bude u omskoj oblasti. Zbog toga napon na gejtu po apsolutnoj vrednosti mora da bude veći od zbira apsolutnih vrednosti napona V_{DS} i V_{GST}, naime

$$|V_{GS}| > |V_{DS}| + |V_{GST}|. \tag{2.115}$$

Veliki napon praga provođenja i još veći napon napajanja čine da mostfet nije kompatibilan, odnosno podesan za zajednički rad sa integrisanim kolima bipolarnog tipa, čiji napon napajanja najčešće iznosi 5 V. Zbog toga se nastoji da se smanji napon praga provođenja mostfeta, što će omogućiti smanjenje napona napajanja i povećanje brzine prekidačkog reda. U tom cilju izgrađuju se mostfetovi sa silicijumskim kristalom orjentacije (100), umesto ranije (111), zatim sa gejtom koji sadrži sloj silicijum-nitrida i silicijum-oksida takozvani MNOS-tranzistor i najzad mosfet sa silicijumskim gejtom u kome je aluminijum zamenjen polikristalnim silicijumom, koji je dopiran borom. Sve pomenute metode izrade mosfeta imaju kao rezultat da je napon praga provođenja smanjen na oko 1,5 — — 2,5 V[10]. Zahvaljujući tome i napon napajanja je smanjen na oko 5 V, što znači da su ovakvi mosfetovi kompatibilni sa bipolarnim tranzistorima. Primenom tehnike jonske implantacije omogućena je u najnovije vreme izrada mosfeta sa praktično proizvoljnom vrednošću praga provođenja[17]. Štaviše, u ovom slučaju se jako smanjuju i kapacitivnosti C_{GD} i C_{GS}, čime se poboljšava i visokofrekventna karakteristika mosfeta.

Definicije statičkih i dinamičkih parametara mosfeta iste su kao i u slučaju feta. Vrednost prenosne konduktanse kreće se od 0,1 mA/V pa do preko 20 mA/V. Dinamička otpornost r_D u oblasti zasićenja je manja nego kod feta i iznosi od 1—50 kΩ. Ulazna otpornost mosfeta je, međutim, daleko veća, jer prelazi vrednost od 10^{14} Ω. Što se tiče statičke otpornosti R_{DS} u omskoj oblasti, ona je istog reda veličine kao i kod feta, što znači da se kreće između 100 Ω i 100 KΩ.

U integrisanoj *MOS* tehnologiji pasivne otpornosti u prekidačkim kolima zamenjuju se aktivnim, koje u stvari čine mosfetovi sa fiksnim naponom na gejtu V_{GG}. Ako se radi o manjim otporima, napon gejta treba da obezbedi rad mosfeta u omskoj oblasti. U tom slučaju, prema jednačini (2.115), napon gejta mora da bude veći od napona $V_{DS} = V_{DD}$ bar za iznos V_{GST}. Ako se, međutim, radi o većoj vrednosti otpora, režim rada mosfeta fiksira se u oblasti zasićenja. Tada napon gejta treba da bude

$$|V_{GG}| < |V_{DD}| + |V_{GST}|. \tag{2.116}$$

Iz praktičnih razloga obično se uzima da je $V_{GG} = V_{DD}$, što znači da se gejt i drejn vezuju zajedno na bateriju V_{DD}. Time je obezbeđen rad mosfeta u oblasti desno od linije V_{DST}, koja je naznačena tačkicama na sl.2.26b.

Na kraju istaknimo da se prekidački stepeni sa mosfetovima mogu da sprežu direktno, pošto su njihovi izlazni i ulazni naponi istog polariteta. Ovo je od pose-

bnog interesa u izgradnji integrisanih kola, zašto su, inače, mosfetovi naročito pogodni zbog jednostavne proizvodnje i velike gustine pakovanja. Što se tiče brzine rada, mosfetovi još zaostaju za bipolarnim tranzistorima, jer njihove vrlo velike otpornosti povećavaju i odgovarajuće vremenske konstante prekidača.

2.5. PREKIDAČKI ELEMENTI SA KARAKTERISTIKOM NEGATIVNE OTPORNOSTI

U prekidačkim kolima koriste se često i aktivni elementi koji poseduju karakteristiku sa negativnom otpornošću. Kod nekih takvih elemenata karakteristika je jednoznačno određena naponom, a kod drugih strujom. U prvom slučaju radi se, znači, o naponski kontrolisanom elementu kao što je, na primer, tunelska dioda. U drugom slučaju reč je o strujno kontrolisanom elementu kao što je, recimo, jednospojni tranzistor. Bez obzira da li se radi o jednom ili o drugom tipu prekidačkog elementa, kod njih je karakteristično ne samo to da poseduju pojačavačko svojstvo, već da u mnogim kolima mogu da zamene dva druga pojačavačka elementa, na primer, tranzistora. Otuda se kola sa ovakvim elementima odlikuju pre svega jednostavnošću.

Postoji veći broj poluprovodničkih prekidačkih elemenata koji poseduju karakteristiku negativne otpornosti. Pored pomenute tunelske diode i jednospojnog tranzistora, o kojima će ovde biti reči, pomenimo još jednu čitavu klasu takvih elemenata, koji u osnovi sadrže četiri poluprovodnička sloja PNPN. Ovakva poluprovodnička naprava ima tri PN spoja, a karakteristika negativne otpornosti ostvarena je zahvaljujući postojanju interne povratne sprege. Mehanizam pomenute sprege koristi poznate efekte: lavinsku multiplikaciju nosilaca na inverzno polarizovanom spoju, zatim tunelovanje kroz spoj, kao i modulaciju provodnosti pomoću ubačenih nosilaca. Komercijalno takvi elementi su poznati kao silicijumski kontrolisani prekidač, skraćeno *SCS* (silicon controlled switch), zatim tiristor ili *SCR* (silicon controlled rectifier), simetrični *SCR* ili triak i drugi. Na kraju podsetimo da i obični tranzistori u lavinskoj oblasti poseduju karakteristiku negativne otpornosti, kao što je to pokazano ranije na sl.2.17.


2.5.1. **Karakteristike tunelske diode**

Tunelska dioda sastoji se od veoma uzanog PN spoja formiranog između jako dopiranih oblasti poluprodonika. Karakteristika tunelske diode prikazana je na sl.2.27. Kako na ovoj karakteristici jednoj vrednosti struje odgovaraju tri vrednosti napona, to napon nije jednoznačna vrednost struje. Obrnuto, međutim, jednoznačnost postoji, jer svakoj vrednosti napona odgovara određena vrednost struje. To znači da tunelska dioda ima naponski kontrolisanu karakteristiku.

Karakteristika tunelske diode sastoji se u suštini od dve karakteristike. Prva je karakteristika tunelovanja, koja polazi iz koordinatnog početka i ide preko tačaka P i V približavajući se osi v_D. Drugi deo karakteristike, koji bi, prolazeći kroz tačku V, išao u koordinatni početak, odgovara karakteristici obične diode. Prema tome, karakteristika tunelske diode može da se dobije superpozicijom pomenutih karakteristika, što se u teorijskoj analizi obično i čini.

Karakteristične tačke na dijagramu I_D — V_D tunelske diode su one na vrhu i dnu karakteristike, obeležene sa P i V (peak—valley). Ove dve tačke dele karakteristiku diode na tri oblasti ili segmenta. Levo od tačke P, odnosno pri naponima $V_D < V_P$, nalazi se niskonaponska oblast diode u kojoj su promene napona i struje

istog smera. Između tačaka P i V, tj. za $V_P < V_D < V_V$, nalazi se aktivna oblast diode. Ovde su promene napona i struje protivfazne, što znači da se pri povećanju napona



Sl. 2.27. Tunelska dioda
(a) grafički simbol
(b) statička karakteristika

struja smanjuje. Otuda se za ovaj deo karakteristike kaže da ispoljava osobine negativne otpornosti, koja u stvari ne troši već daje električnu energiju. Zahvaljujući tome, ovakvi elementi poseduju pojačavačko svojstvo, te stoga spadaju u aktivne elektronske komponente. Najzad, desno od tačke V nastaje visokonaponska oblast tunelske diode, u kojoj su promene napona i struje opet istog smera.

Ako se tunelska dioda upotrebi kao prekidač, radna tačka u ustaljenom, stacionarnom stanju prekidača mora se nalaziti u jednoj od oblasti sa karakteristikom normalne, odnosno pozitivne otpornosti. Podvucimo da, za razliku od drugih prekidača, kroz tunelsku diodu u oba ustaljena stanja, na primer, u radnim tačkama A_0 i A_1, teče struja, ali su naponi na diodi različiti. Zato se ovde i ne govori o provodnom i neprovodnom stanju prekidača, već o niskonaponskom i visokonaponskom stanju. Pri prelasku diode iz jednog u drugo stanje, radna tačka prolazi kroz oblast sa negativnom otpornošću. Zbog toga je prelazno stanje prekidača zavisno i od parametara koji karakterišu ovu oblast tunelske diode.

Karakteristični parametri tunelske diode vezani su za tačke vrha i dna karakteristike, naime, za tačke P i V na sl.2.27. Diode se mogu da proizvode sa veoma različitim vrednostima struje vrha I_P i to od 100 μA pa do preko 10 A. Poželjno je da odnos struja I_P/I_V bude što veći. Tipične vrednosti tog odnosa kreću se od 5 do 15, što uglavnom zavisi od poluprovodničkog materijala. Tako se, na primer, najveći odnos postiže sa tunelskim diodama od galijum-arsenida, a najmanji kod silicijumskih dioda.


Naponi u tačkama P i V karakteristike zavisni su takođe od upotrebljenog poluprovodničkog materijala. U tabeli 2.1 navedene su karakteristične vrednosti


Materijal	Naponi u milivoltima		
	V_P	V_V	V_F
Germanijum	55	350	500
Silicijum	75	450	750
Galijum-arsenid	150	500	1200

Tabela 2.1. Karakteristični naponi tunelskih dioda

napona za neke poluprovodničke materijale od kojih se izrađuju tunelske diode. Pored napona V_P i V_V u tabeli su date i vrednosti napona u tački F, sl.2.27, u kojoj je struja jednaka vrednosti I_P. Vidimo, dakle, da su naponi na tunelskoj diodi uopšte uzevši dosta mali, što predstavlja jedan od nedostataka ovog prekidačkog elementa. To se naročito odnosi na visokonaponsko stanje prekidača, koje u digitalnim kolima, na primer, treba da posluži kao stanje logičke jedinice. Očigledno je da zbog tako malog naponskog nivoa, tunelska dioda nije kompatabilna, odnosno podesna za primenu u prekidačkim mrežama sa tranzistorima.

Tunelska dioda je prilično stabilan prekidački element. Ovo istina pretežno važi za parametre vrha karakteristike, koji se nalazi u oblasti tunelovanja. Temperaturski koeficijent napona V_P je negativan, kao što to pokazuje i dijagram na sl. 2.28a. Temperaturski koeficijent struje I_P, međutim, može da bude pozitivan ili negativan, sl. 2.28b. To uglavnom zavisi od koncentracije nečistoća u poluprovodničkom materijalu. Napon V_V kao i struja I_V su znatno više osetljivi na temperaturske promene. Napon V_V ima negativan temperaturski koeficijent, koji je približno upola manji nego kod običnih PN spojeva. Struja I_V, međutim, može da se poveća i do tri puta u temperaturskom opsegu od $-50\ °C$ do $+150\ °C$. Uopšte gledano veću stabilnost imaju diode sa manjom strujom I_P. Napomenimo uz to da su tunelske diode daleko manje osetljive i na nuklearna zračenja od, na primer, tranzistora.





Sl. 2.28. Temperaturska osetljivost tunelske diode
(a) napon V_P normalizovan vrednošću na 25°C
(b) struja I_P normalizovana vrednošću na 25°C

Za približnu analizu tunelske diode koristi se linearna apriksimacija njene karakteristike[18]. Pri tačnijoj aproksimaciji karakteristika se zamenjuje sa pet segmenata, od kojih su dva horizontalna, jedan u vrhu a drugi u dnu karakteristike. Jednostavnija aproksimacija vrši se sa tri segmenta, koji povezuju tačke 0—P, P—V i V—F na sl.2.27. Negativna otpornost u ovom slučaju izražava se odnosom


$$r_N = -\frac{V_V - V_P}{I_P - I_V}. \tag{2.117}$$

Vrednost ove otpornosti kreće se od nekoliko oma pa do nekoliko stotina oma, što razume se zavisi uglavnom od veličine struje I_P.

Glavna prednost tunelske diode kao prekidačkog elementa je velika brzina rada. Pošto se tunelovanje obavlja brzinom svetlosti, brzina promene stanja ovog prekidača zavisi samo od postojećih kapaciteta i odgovarajućih struja u kolu. U svakom slučaju vreme promene stanja tunelske diode je reda nanosekunde, ali može da bude i znatno manje. Pored ove prednosti, dobre strane tunelskih dioda u prekidačkim kolima su i te, što su kola jednostavna i sa malom potrošnjom električne energije. Pored male promene napona, veliki nedostatak tunelske diode je i to što ona, budući da je dvopol, ne poseduje veću izolovanost između ulaza i izlaza.

2.5.2. Karakteristike jednospojnog tranzistora

Jednospojni tranzistor (unijunction tranzistor) ili dvobazna dioda (diode à deux base) — kako je neki nazivaju, predstavljena je grafičkim simbolom na sl. 2.29a. Kao što i dati simbol pokazuje, ovde se radi o prekidačkom elementu sa jednim PN spojem između emitora E i poluprovodničkog kanala N tipa, čiji se krajevi



Sl. 2.29. Jednospojni tranzistor
(a) grafički simbol
(b) statička karakteristika V_E—I_E

označavaju kao baze B_1 i B_2. Ovaj element ispoljava osobinu negativne otpornosti na ulaznoj karakteristici, sl.2.29b. Sve dok je struja $i_E=0$ poluprovodnički kanal B_1 — B_2 predstavlja omski otpor vrednosti od 5 do 10 $K\Omega$. Emitorski priključak E deli ovu otpornost na bazne otpore r_{B_1} i r_{B_2}, tako da je $r_{BB}=r_{B_1}+r_{B_2}$. Odnos otpora

$$\eta=\frac{r_{B1}}{r_{B1}+r_{B2}} \tag{2.118}$$

je važan parametar jednospojnog tranzistora, čije se konstruktivne vrednosti kreću od 0,4 — 0,8[19]. Naime, kada se između baza B_1 i B_2 priključi napon V_{BB}, kroz otpor r_{BB} pri otvorenom emitoru teče vrlo mala struja I_{BBO}, tako da se u kanalu na-

spram emitorskog priključka uspostavlja napon ηV_{BB}. Ako se na ulaz tranzistora privede napon koji je manji od ove vrednosti, PN spoj tranzistora biće inverzno polarizovan. Tek kad ulazni napon dostigne vrednost

$$V_{ET}=\eta V_{BB}+V_{EBT}, \tag{2.119}$$

ulazni spoj se polarizuje direktno, čime se omogućava proticanje emitorske struje i_E. Povećavajući struju i_E, povećava se koncentracija šupljina u bazi B_1, a kao posledica toga smanjuje se otpornost r_{B1}. U vezi s tim dolazi do smanjenja pada napona između emitora i baze B_1 uprkos povećanju struje i_E. Zahvaljujući tome nastaje karakteristika negativne otpornosti pri ulaznim naponima $v_E > V_{ET}$. Kako je struja i_E pri naponima $v_E < V_{ET}$, vrlo mala reda nekoliko mikroampera, to vrednost napona V_{ET} predstavlja prag provođenja ovog prekidačkog elementa. Prema tome, stanje neprovođenja jednospojnog tranzistora dato je uslovom $v_E < V_{ET}$. Primetimo da u oblasti napona $v_E < \eta V_{bB}$ kroz spoj teče inverzna struja zasićenja PN spoja, koja je negativna i ima najveću vrednost $I_{EO} < 10$ μA.

Na sl.2.29b tačkicama je naznačen dijagram v_E — i_E u slučaju da je baza B_2 prekinuta, tj. za $I_{B2}=0$. Ovaj dijagram u potpunosti odgovara karakteristici običnog PN spoja. Pri dovoljno velikom naponu v_E struja i_E postaje tako velika da se I_{B2} može da zanemari. Zbog toga se karakteristika v_E — i_E pri velikim strujama asimptotski približava dijagramu za $I_{B2}=0$. Pri tome napon v_E prolazi kroz minimalnu vrednost V_{EST}, u kojoj negativna otpornost tranzistora prelazi u pozitivnu. Deo karakteristike desno od graničnog napona V_{EST} naziva se oblast zasićenja jednospojnog tranzistora, te otuda parametar V_{EST} označava napon praga zasićenja.

Imajući u vidu da je temperaturski koeficijent za otpore r_{B1} i r_{B2} isti, to je parametar η temperaturski vrlo stabilan. Njegova vrednost je manja od 0,01 %/°C i može da bude kako pozitivan tako i negativan. Temperaturska stabilnost odnosa η može još znatno da se poboljša dodavanjem male otpornosti R_{B2} u dovod baze B_2. Što se tiče stabilnosti praga provođenja V_{ET}, jasno je da on zavisi ne samo od odnosa η već i od temperaturske osetljivosti PN spoja, odnosno napona V_{EBT} u jednačini (2.119). Kako se ovaj napon smanjuje sa povećanjem temperature, to nastaje i smanjenje struje vrha karakteritsike $I_{ET}=I_P$. Ova struja, inače, iznosi svega nekoliko mikroampera i smanjuje se sa povećanjem međubaznog napona V_{BB}.

Jednospojni tranzistor, upotrebljen kao prekidač, ima dva statička stanja: neprovodno za $v_E < V_{ET}$ i jako provodno pri $v_E > V_{EST}$. Prelazno stanje prekidača vezano je za deo karakteristike u kome se ispoljava negativna otpornost. Pri približnoj analizi prekidačke mreže sa ovim elementima koristi se linearna aproksimacija ulazne karakteristike sa tri segmenta, čije se prelomne tačke poklapaju sa vrhom i dnom karakteristike. Vrednost negativne otpornosti u ovom slučaju nalazi se prema formuli (2.117). Napon vrha karakteristike dat je vrednošću V_{ET} u jednačini (2.119) i on se linearno menja sa naponom V_{BB}. Napon dna je V_{EST} i on obično iznosi oko 3 V. Za struju vrha rečeno je da je reda mikroampera, dok je struja dna obično veća od 10 mA.

Rezimirajući dobre strane jednospojnog tranzistora kao prekidača može se reći da on ima stabilnu karakteristiku negativne otpornosti, stabilan napon praga provođenja sa mogućnošću lakog podešavanja njegove vrednosti, vrlo malu struju u blizini praga provođenja, sposobnost podnošenja velike struje u impulsu itd. U pogledu brzine rada[20], međutim, on je lošiji od običnih tranzistora, jer mu je vreme uključivanja veće od 100 ns, a često iznosi i nekoliko mikrosekunada[6].

LITERATURA 2

1. *Millman, J., Taub, H.*: Pulse, Digital and Switching Waveforms, McGraw-Hill, New York, 1965, gl. 6 i 20
2. *Harris, J. N., Gray, P. E., Searle, C. L.*: Digital Transistor Circuits, John Wiley, New York, 1966, gl. 1
3. *Dakin, C. J., Cooke, C. E.G.*: Circuit for Digital Equipement, Iliffe Books, London, 1967, gl. 1 i 2
4. *Sparkes, J. J.*: Transistor Switching and Sequential Circuits, Pergamon Press, Oxford, 1969, gl. 1
5. *Strauss, L.*: Wave Generation and Shaping, McGraw-Hill, New York, 1970, gl. 3 i 5, pgl. 11.8
6. *Doyle, J. M.*: Pulse Fundamentals, Prentice-Hall, Englewood Cliffs, 1973, gl. 2 i 3, pgl. 4.11
7. *Moll, J. L.*: The evolution of the theory for the voltage-current characteristic of PN junction, Proc. IRE, Vol. 46, No. 6, June 1958, str. 1076
8. *Philips, A. B.*: Transistor Engineering, McGraw-Hill, New York, 1962, gl. 6
9. *Miller, S. L.*: Avalanche breakdown in germanium, Physical Review, Vol. 99, No. 4, May 1955, str. 1234
10. *Millman, J., Halkias, C. C.*: Integrated Electronics: Analog and Digital Circuits and Systems, McGraw-Hill, New York, 1972, gl. 3, 5 i 10
11. *Cvekić, V.*: Poluprovodničke diode i tranzistori, Tehnička knjiga, Beograd, 1965, gl. 4 i 5
12. *Gray, P. E., Searle, C. L.*: Electronic Principles: Physics, Models and Circuits, John Wiley, New York, 1969, gl. 6—10 i 21, pgl. 23.5
13. *Ebers, J. J., Moll, J. L.*: Large-signal behavior of junction transistors, Proc. IRE, Vol. 42, No. 12, Dec. 1954, str. 1761
14. *Beaufoy, R., Sparkes, J. J.*: The junction transistor as a charge-controlled device, A.T.E. Journal (Autom. Telephon Elec. J.) Vol. 13, No. 4, Oct. 1957, str. 310
15. *Neeteson, P. A.*: Transistor à jonction dans les montages à impulsions, Bibl. Technique Philips, Eindhoven, 1961, pgl. 5.2
16. *Kleinknecht, H. P.*: Der Transistor als ladungsgesteuertes Bauelement, NTZ, Jg. 15, No. 8, Aug. 1962, str. 394
17. *Macdougall, J., Manchester, K.*: Ion implantation, Electronics, Vol. 43, No. 13, June 22, 1970, str. 86
18. *Chow, W. F.*: Principles of Tunnel-Diode circuts, John Willey, New York, 1969, gl. 1 i 7.
19. *Dorochevsky, J.*: Der Unijuction-Transistor, Elektronik, Jg. 14, H. 11, Nov. 1965, str. 325
20. *Suran, J. J., Eriksen, B. K.*: Trensient response characteristics of unijunction transistors, IRE Trans. Circuit Theory, Vol. CT-4, No. 3, Sept. 1957, str. 267
21. *Cvekić, V.*: Integrisana kola, Tehnička knjiga, Beograd, 1973, pgl. 3.2 i 3.3

G L A V A 3

UOBLIČAVAČKA KOLA

U impulsnoj tehnici javlja se potreba za nesinusoidnim naponima različitih oblika. Neki od ovih oblika napona se generišu direktno pomoću odgovarajućih kola kao, na primer, pravougaoni i linearno promenljivi naponi. Drugi se, međutim, dobijaju promenom oblika nekog već postojećeg napona, kao što je slučaj, recimo, sa šiljastim impulsima. Katkad se javlja potreba da se postojeći napon samo veže za neki određeni jednosmerni nivo, pri čemu njegov oblik ostaje nepromenjen, itd. Sve te transformacije napona, koje se ogledaju u promeni oblika, veličine, nivoa i slično, vrše se pomoću uobličavačkih kola.

U većini slučajeva uobličavačka kola sadrže pasivne elemente. Za izgradnju nekih od ovih kola upotrebljavaju se samo linearne komponente. U drugim uobličavačkim kolima bitnu ulogu igraju nelinearne komponente, u prvom redu diode, a zatim i tranzistori. Otuda se uobličavačka kola obično dele na linearna i nelinearna. U grupi linearnih kola najznačajniji su diferencijator i integrator. Od nelinearnih kola pomenimo ograničavače i uspostavljače nivoa. Sva ova kola, kao i još neka čiji se rad zasniva na istim principima, biće opisana u okviru ove glave.

3.1. LINEARNA UOBLIČAVAČKA KOLA

Električne mreže koje sadrže reaktivne komponente nazivaju se akumulacione. Kao reaktivna komponenta najčešće se pojavljuje kapacitivnost, a znatno ređe induktivnost, što je uglavnom posledica jednostavnije izrade i upotrebe kondenzatora nego kalema. Kapacitivna mreža, a to isto važi za induktivnu, naziva se akumulaciona zbog toga, što reaktivna komponenta ima sposobnost akumuliranja električne energije. Zahvaljujući postojanju akumulirane energije, energetsko stanje akumulacione mreže ne može trenutno da se izmeni. Drugim rečima, promena stanja u ovakvim mrežama iziskuje neko vreme, pa se akumulacione mreže zovu i vremenske. Kao takve, one se pojavljuju u svim elektronskim kolima, koja poseduju svojstva generisanja vremenskih intervala u vidu impulsa određenog trajanja.

Ako se kroz akumulacionu mrežu prenosi prostoperiodični signal u ustaljenom stanju, njegov oblik na izlazu u potpunosti odgovara onome na ulazu. Uticaj kola na taj signal izražava se odnosom amplitude na izlazu i ulazu mreže, kao i njihovim faznim stavom. To znači da sinusoidni napon ne menja svoj oblik prolazeći kroz linearnu akumulacionu mrežu. Međutim nesinusoidni naponi pretrpeće izmenu ne samo po amplitudi već i po obliku. To dolazi otuda što dotična mreža ne utiče podjednako na sve harmonične komponente, koje čine frekventni spektar pobudnog signala. Na tom se, upravo i zasniva mogućnost primene linearne akumulacione mreže za uobličavanje napona. Kako pri tome može doći do većeg slabljenja

nižih ili viših harmonika, ovakva uobličavačka kola konstruišu se kao niskopropusne RC, ili kao visokopropusne CR mreže. Prema tome, ako se radi o kapacitivnoj mreži, najjednostavnije uobličavačko kolo čine otpornik i kondenzator. Analogno tome postoji i linearno uobličavačko kolo sa otporom i kalemom, gde se, znači, induktivnost kalema koristi kao akumulacioni element.

U impulsnoj elektronici je, dakle, od posebnog značaja ponašanje akumulacionih mreža pri radu sa naponima nesinusoidnog oblika. Tačna analiza ovakvih kola je moguća, ali je češto dosta složena i za praktične svrhe nepotrebna. Stoga je aproksimativna analiza ne samo brža, već često i korisnija, naročito u mrežama sa jednim akumulacionim elementom. Štaviše, ponekad je pogodno da se i višeakumulacione mreže razdvoje na kola sa po jednim akumulacionim elementom i kao takva analiziraju se pojedinačno. Odgovarajuća kombinacija tako dobijenih rezultata daje, naravno, konačno rešenje složene linearne mreže.

Uzmimo da se na ulaz pasivne linearne mreže dovodi napon oblika odskočne funkcije, sl. 1.3a. Prelazna karakteristika mreže znamo da je direktno vezana za polove prenosne funkcije sistema. Ako su ti polovi s_1 i s_2 izlazni napon mreže u prelaznom režimu imaće oblik.

$$v_i(t) = A_0 + A_1 e^{s_1 t} + A_2 e^{s_2 t}. \qquad (3.1)$$

Napomenimo da se eksponencijalni članovi odnose na akumulacione elemente u mreži, kojih u posmatranom slučaju ima dva.

Pri bilo kakvoj eksitaciji mreže izlazni napon se može da nađe ispisujući i rešavajući sistem odgovarajućih integro-diferencijalnih jednačina. U jednostavnijim slučajevima, gde se radi o jednom ili dva razdvojena pola, rešenja se mogu da napišu direktno na osnovu konfiguracije kola, znajući pri tome da su polovi prenosne funkcije negativne recipročne vrednosti vremenskih konstanti, $s_i = -1/\tau_i$. Tako, na primer, kada se radi o kolu sa jednim akumulacionim elementom, jednačina (3.1) postaje

$$v_i(t) = A + Be^{-t/\tau}.$$

Konstanta A određuje se iz graničnog uslova $v_i(\infty)$ u trenutku $t=\infty$. Za konstantu B se nalazi da je $B = -[v_i(\infty) - v_i(0)]$, gde se granična vrednost $v_i(0)$ dobija u trenutku $t=0$. Prema tome, izlazni napon akumulacione mreže sa jednom reaktivnom komponentom može direktno da se napiše po obrascu

$$v_i(t) = v_i(\infty) - [v_i(\infty) - v_i(0)]\, e^{-t/\tau}. \qquad (3.3)$$

Ovaj obrazac je poznat i, kao takav, već je korišćen u prethodnoj glavi pri određivanju električnog tovara $q(t)$, jednačina (2.99).

3.1.1. RC mreže


Najjednostavnija akumulaciona mreža pokazana je na sl. 3.1. Akumulaciona komponenta u ovoj mreži je kondenzator C. Energetsko stanje kondenzatora zavisi od struje u kolu, pa se izrazi za električno opterećenje kondenzatora kao i pad napona na njemu mogu da napišu u obliku

$$q_C(t) = \int i\, dt \qquad (3.4)$$

i

$$v_C(t) = \frac{1}{C} \int i\, dt. \qquad (3.5)$$

Ove jednačine fizički znače da je za promenu energetskog stanja kondenzatora, bilo da se on puni ili prazni,potrebno konačno vreme ukoliko se ne radi o beskonačno velikoj struji. Kako je takva struja u praksi neostvarljiva, to znači da ne postoji ni mogućnost da se pad napona na kapacitetu trenutno promeni. Iz toga proističe zaključak da promena razlike potencijala između priključaka kondenzatora može da bude samo kontinualna. Prema tome, naglu promenu napona sa jedne strane kapaciteta u akumulacionoj mreži, mora da prati ista tolika promena napona i sa druge strane. To znači da se nastale nagle promene napona u akumulacionoj mreži raspoređuju na neakumulacionim, odnosno otpornim komponentama mreže.



Sl. 3.1. Akumulaciona RC mreža


Pretpostavimo da se na ulaz posmatranog RC kola dovede napon koji trenutno dostiže vrednost $v_U(t=0)=V_U$, sl. 3.2. Pretpostavljajući da je kapacitet C pre trenutka $t=0$ bio prazan, prema napred izloženom, napon na izlazu kola mora da bude jednak nuli i u trenutku $t=0$, kada je ulazni napon već dostigao vrednost V_U, naime

$$v_I=v_C(0^+)=v_C(0^-), \tag{3.6}$$

gde se simboli 0^- i 0^+ odnose na trenutak $t=0$, ali pre i posle nastale promene napona. Vidimo, dakle, da se celokupan ulazni napon na samom početku pojavljuje kao pad napona na otporu R, što znači da početna struja u kolu ima vrednost V_U/R. Pošto ulazni napon zadržava konstantnu vrednost neograničeno dugo, to se kondenzator puni i napon na njemu eksponencijalno raste, tako da je

$$v_I(t)=V_U(1-e^{-t/\tau}), \tag{3.7}$$

gde je $\tau=RC$ — vremenska konstanta kola. Teorijski, izlazni napon dostiže vrednost ulaznog napona tek posle beskonačno dugog vremena. Praktično, međutim, on dostiže konačnu vrednost najčešće vrlo brzo. U tabeli na sl. 3.2 naveden je procenat



t/τ	$\frac{v_I}{v_U}$ %
1	63,2
2	86,5
3	95
4	98,2
5	99,3

Sl. 3.2. Normalizovana prenosna karakteristika RC mreže


konačne vrednosti napona, koja se dostiže posle nekog vremena izraženog u vremenskim konstantama. U daljem izlaganju smatraćemo da se kondenzator napunio kada napon na njemu poraste na preko 95% konačne vrednosti. To znači da je minimalno vreme punjenja ili pražnjenja kondenzatora jednako trostrukoj vremenskoj konstanti kola. Otuda se za izlazni napon posmatrane mreže može da piše

$$v_I(t=3\,\tau)\approx V_U. \tag{3.8}$$

Napomenimo da se u nekim primenama impulsnih kola kao merilo brzine promene napona radije uzima definisano vreme uspona t_r, nego vreme konačne promene napona $t=3\,\tau$. Međutim, vreme u iznosu od (3—5) τ definiše se često kao vreme smirivanja. To je, upravo, vreme u toku koga se u akumulacionom elementu uspostavlja konačno, ustaljeno stanje, naime

$$t_{sm}>3\,\tau. \tag{3.9}$$

Razmotrimo sada slučaj kada se na ulaz RC mreže na sl. 3.1 dovodi pravougaoni napon v_U, sl. 3.3a. Visoki nivo napona obeležen je sa V_V, a njegovo trajanje sa T_V. Isto tako, niski nivo napona označen je sa V_N, a trajanje sa T_N. Promena



Sl. 3.3. Naponski dijagrami RC kola na sl. 3.1

(a) izlazni napon (b) izlazni napon pri $\tau<T$ (c) izlazni napon pri $\tau>T$

vrednosti ovog napona je vrlo brza, gotovo trenutna. Srednja vrednost pravougaonog napona pokazana je isprekidanom linijom V_O.

U periodu T_V vrši se punjenje kapaciteta C kroz otpor R. Porast izlaznog napona je eksponencijalan sa vremenskom konstantom $\tau=RC$, jednačina (3.7). Ako je period $T_V > 3\,\tau$, kapacitet C će se napuniti na napon V_V pre isteka tog perioda, sl. 3.3b. Po završetku vremenskog intervala T_V ulazni napon pada na vrednost V_N. S obzirom na to da je kapacitet C napunjen, izlazni napon ne može trenutno da se smanji već postupno sa pražnjenjem kondenzatora. Vremenska zavisnost ovog napona u periodu T_N data je izrazom

$$v_I(t) = V_{UV}\, e^{-t/\tau}. \tag{3.10}$$

Ako je period $T_N > 3\,\tau$, izlazni napon ustaliće se na vrednosti V_N pre isteka tog perioda. Vremenski dijagram na sl. 3.3b pokazuje da je ulazni napon pretrpeo promene oblika bočnih ivica, koje bi se mogle izraziti vremenom uspostavljanja i opadanja. Sve dotle dok je širina izlaznog impulsa $T_P > 4\,t_r$, sl. 1.7, smatra se da impuls poseduje zadovoljavajući pravougaoni oblik.

Na sl. 3.3c pokazan je dijagram izlaznog napona RC kola za slučaj da je vremenska konstanta mreže povećana toliko, da uslov smirivanja, dat jednačinom (3.9), nije više ispunjen. Vidimo da se sada i punjenje i pražnjenje kapaciteta C prekida pre nego što se dostignu odgovarajući ustaljeni nivoi napona. Analitički izraz za izlazni napon kola u vremenskom intervalu T_V sada glasi

$$v_I(t) = V_{UV} - (V_{UV} - V_{IN})\, e^{-t/\tau}, \tag{3.11}$$

a period T_N je

$$v_I(t) = V_{UN} - (V_{UN} - V_{IV})\, e^{-t/\tau}, \tag{3.12}$$

gde su sa V_{IN} i V_{IV} označene najniža i najviša vrednost izlaznog napona na sl. 3.3c. Očigledno je da se veličine V_{IV} i V_{IN} mogu da eliminišu iz gornjih jednačina nalazeći odgovarajuće vrednosti napona na kraju vremenskog perioda T_V i T_N. Posmatrajući dijagrame na sl. 3.3 obratimo pažnju još i na to, da srednja vrednost napona na izlazu RC kola ostaje uvek ista i jednaka srednjoj vrednosti ulaznog napona.

Da vidimo još kako se ponaša RC kolo na sl. 3.1 u slučaju da se na njegov ulaz dovodi linearno promenljiv napon $v_U = kt$, sl. 3.4. Osnovna naponska jednačina RC kola u ovom slučaju je

$$v_U = Ri + \frac{1}{C}\int i\,dt = kt. \tag{3.13}$$

Diferencirajući ovu jednačinu po t dobija se

$$R\,\frac{di}{dt} + \frac{1}{C}\,i = k. \tag{3.14}$$

Koristeći početni uslov da je u $t=0$ i struja u kolu $i=0$, nalazi se

$$i = kC(1 - e^{-t/\tau}).$$


Kako je izlazni napon kola određen padom napona na kapacitetu C, to je

$$v_I(t) = \frac{1}{C}\int_0^t i\,dt = k(t-\tau) + k\,\tau\, e^{-t/\tau}. \tag{3.15}$$

Vidimo da izlazni napon čine dve komponente: jedna pravolinijska, koja kasni za ulaznim naponom za iznos τ i druga eksponencijalno opadajuća. Na sl. 3.4 pod (a) i (b) pokazan je izlazni napon za dve vremenske konstante kola. Vidimo da u slučaju veće vremenske konstante dolazi do veće deformacije ulaznog signala, kriva (b). Ako je $\tau \gg T_P$, onda se eksponencijalna komponenta napona može da aproksimira pomoću prva tri člana reda, tako da se jednačina (3.15) svodi na izraz

$$v_I(t) \approx \frac{k}{2\tau} t^2. \tag{3.16}$$

Odavde zaključujemo da se pri velikoj vremenskoj konstanti uobličavačkog RC kola linearno promenljivi napon na ulazu transformiše u parabolični na izlazu.



Sl. 3.4. Naponski dijagrami kola na sl. 3.1 pri linearnom naponu v_U (a) za $\tau_1 = RC$ (b) za $\tau_2 > \tau_1$

3.1.2. **Integrator**

Pretpostavimo da se RC mreža na sl. 3.1 pobuđuje sinusoidnim naponom $v_u = V_{um} \sin \omega t$. Izlazni napon u ovom slučaju određen je prenosnom funkcijom

$$\frac{v_i}{v_u} = \frac{1}{1 + j\omega RC}, \tag{3.17}$$

i faznim stavom

$$\varphi = -\operatorname{arc\,tg}(\omega RC). \tag{3.18}$$

U slučaju da se u kolu ostvari fazni pomeraj u iznosu $\varphi = -\pi/2$, izlazni napon v_i postaje proporcionalan integralu ulaznog napona v_u. Da bi se to postiglo, iz jednačine (3.18) izlazi, da vremenska konstanta kola treba da bude beskonačno velika. To znači da u kolu mora biti R ili C beskonačno veliko, što i jedno i drugo onemogućava rad akumulacionog kola. No, bez obzira na gornji zaključak, RC kola sa vrlo velikom vremenskom konstantom nazivaju se integratori.

Osnovna naponska jednačina RC kola na sl. 3.1 videli smo da je

$$v_U = Ri + \frac{1}{C} \int i\,dt. \tag{3.19}$$

Ako se to kolo koristi kao integrator, onda je drugi član na desnoj strani gornje jednačine zanemarljivo mali u poređenju sa prvim. Otuda je struja u kolu $i \approx v_U/R$, pa je izlazni napon integratora dat izrazom

$$v_I(t) \approx \frac{1}{RC} \int v_U\,dt. \tag{3.20}$$


Gornja jednačina samo potvrđuje raniji teorijski zaključak o mogućnosti korišćenja RC kola kao integratora. Vremenski dijagram na sl. 3.3c unekoliko

verifikuje gornju formulu, jer je integral konstante linearna funkcija. Istina, da bi promena napona v_I na sl. 3.3c bila još više linearna, potrebno je da vremenska konstanta kola bude još veća, naime $\tau = RC > 10\,T$. To bi, međutim, prema jednačini (3.20) dovelo do još većeg smanjenja amplitude izlaznog napona $V_{IM} = V_{IV} - V_{IN}$. Sličan zaključak važi i za linearno promenljivi napon, sl. 3.4. Izlazni napon v_I pri velikoj vremenskoj konstanti kola postaje takođe približno proporcionalan integralu napona v_U, što pokazuje i jednačina (3.16).

Na kraju napomenimo da u vremensku konstantu kola treba uračunati i izlaznu otpornost pobudnog izvora. U našem izlaganju pretpostavljeno je da se radi o naponskom izvoru, pa je stoga njegova otpornost mogla da bude zanemarena. Imajući u vidu da je za rad integratora povoljnija što veća vremenska konstanta, to izlazi da integratorska kola treba pobuđivati strujnim umesto naponskim izvorom.

3.1.3. Kompenzovani razdelnik napona

U realizaciji impulsnih sklopova često se formira integratorsko kolo kao neizbežni produkt neke složene mreže. Kako integratorsko kolo usporava nagle promene napona, to pojava integratorskog efekta smanjuje brzinu rada impulsnih kola. Stoga je često potrebno preduzeti posebne mere u cilju otklanjanja ili bar smanjenja pomenutog integratorskog efekta. Kao primer za to uzećemo razdelinik napona, koji se pojavljuje kao sastavni deo mnogih impulsnih, a naročito regenerativnih kola.



Sl. 3.5. Kompenzovani razdelnik napona
(a) šema kola (b) vremenski dijagrami

Na sl. 3.5a data je šema jednog takvog rezdelnika, koga čine otpori R_1 i R_2. Kapacitet C_1 predstavlja šentirajuće kapacitivnosti na izlazu razdelnika. U većini slučajeva to je upravo ulazna kapacitivnost prekidačkog elementa. Kako je otpor R_1 obično dosta veliki, to on može i da se izostavi iz kola. Ako uz to ne postoji kapacitet C_2, preostala mreža čini integratorsko kolo R_2 — C_1.

Kada se na ulaz ovakve mreže dovede pozitivan napon oblika odskočne funkcije, izlazni napon se uspostavlja prema dijagramu za $C_2 = 0$ na sl. 3.5b. Da bi se popravila prenosna karakteristika razdelnika treba eliminisati integracioni efekat, koji potiče od kapaciteta C_1. To se može postići ukoliko se izvede frekventna kompenzacija razdelnika pomoću kapaciteta C_2.

Ako se na ulaz razdelnika napona, koga sada čine komponente R_1, C_1, R_2 i C_2, sl. 3.5a, dovede odskočni napon, u trenutku $t=0$ kapaciteti C_1 i C_2 predstavljaju kratke veze u poređenju sa otporima R_1 i R_2. Stoga se ovi otpori za trenutak

mogu i da izostave iz kola, tako da se dobija čisto kapacitivni razdelnik napona C_1 — C_2. Prema tome, ulazni napon, koji već u trenutku $t=0$ ima vrednost $v_U(0) = V_U$, raspodeljuje se na kapacitivnom razdelniku tako, da je

$$v_I(0) = \frac{C_2}{C_1 + C_2} V_U. \qquad (3.21)$$

Konačna vrednost izlaznog napona biće određena otpornim razdelnikom, pošto će se u međuvremenu kapaciteti napuniti i kroz njih struja više neće teći. Zbog toga je

$$v_I(\infty) = \frac{R_1}{R_1 + R_2} V_U. \qquad (3.22)$$

Razdelnik napona biće kompenzovan ukoliko se postigne da je $v_I(0) = V_I(\infty)$. U vezi sa ovim iz jednačina (3.21) i 3.22) nalazi se uslov kompenzacije razdelnika

$$R_1 C_1 = R_2 C_2. \qquad (3.23)$$

U praktičnoj realizaciji razdelnika ne može da se ostvari idealna kompenzacija u kojoj bi zaista bilo $v_I(0) = V_U R_1/(R_1 + R_2)$. Razlog tome je neostvarljiva pretpostavka da se kondenzatori mogu da napune u trenutku $t=0$, zašto bi inače bio potreban neograničeno veliki strujni impuls. U svakom slučaju, međutim, nađeni uslov kompenzacije daje najpovoljnije rešenje frekventne kompenzacije razdelnika. Stoga označimo nominalnu vrednost kondenzatora C_2, koji zadovoljava gornji uslov, sa

$$C_{2N} = C_1 \frac{R_1}{R_2}. \qquad (3.24)$$

Izlazni napon razdelnika, koji se uspostavlja pri gornjim uslovima, pokazan je dijagramom za $C_2 = C_{2N}$ na sl. 3.5b. Pored toga, dati su i dijagrami za nedovoljno kompenzovan razdelnik, ako je $C_2 < C_{2N}$, kao i za prekompenzovan razdelnik u slučaju da je $C_2 > C_{2N}$. Vidimo, dakle, da se na prekompenzovanom razdelniku dobija kraće vreme uspona, ali se izlazni napon formira sa premašenjem.


Pri razmatranju kompenzovanog razdelnika pretpostavljeno je da je izlazna otpornost pobudnog generatora jednaka nuli. Ukoliko ova pretpostavka nije opravdana, skrenimo pažnju na to da se i u trenutku $t=0$ formira integratorsko kolo, koga čine otpornost generatora R_G i redna veza kapaciteta C_1 i C_2. Zbog toga ni pobudni napon na ulazu razdelnika ne odgovara više odskočnoj funkciji, što još više otežava savršenu kompenzaciju razdelnika napona.

3.1.4. CR mreže

Akumulaciona CR mreža razlikuje se od RC mreže samo po tome, što se ovde umesto sa kondenzatora izlazni napon uzima sa otpornika, sl. 3.6. Pošto je u ovoj mreži sprega izlaza i ulaza ostvarena preko kapaciteta, to se ovde radi o visokopropusnom kolu. Zbog toga, za razliku od opisanog RC kola, treba očekivati da će CR kolo omogućavati bolju reprodukciju visokih učestanosti, a time i bočnih ivica impulsa.

Uzmimo najpre da se na ulaz CR kola dovede odskočni napon vrednosti $v_U(t=0) = V_U$. Pretpostavljajući da je kondenzator pre toga bio prazan i znajući

da se njegovo energetsko stanje ne može trenutno da promeni, to se sa obe strane kapaciteta C u trenutku $t=0$ uspostavlja napon V_U. Drugim rečima, to znači da je u ovom kolu i $v_I(t=0)=V_U$. Pri ovakvoj raspodeli napona u kolu obično se kaže da se napon prenosi na izlaz bez slabljenja. Takva konstatacija objašnjava se time, da nagle promene napona karakterišu vrlo visoke harmonične komponente, za koje kapacitet predstavlja kratak spoj.




Sl. 3.6. Akumulaciona CR mreža
(a) šema kola (b) naponski dijagrami

Posle trenutka $t=0$ započinje punjenje kondenzatora C. Usled toga izlazni napon eksponencijalno opada prema obrascu

$$v_I(t)=V_U e^{-t/\tau}, \tag{3.25}$$

gde je $\tau=RC$ — vremenska konstanta kola. Vremenski dijagram ovog napona, sl. 3.6b, ima isti oblik kao i onaj na sl. 3.2, samo što bi trebalo da se naponska osa orijentiše u suprotnom smeru. Ponovimo i ovom prilikom da će do smirivanja izlaznog napona doći tek pošto se napuni kapacitet C, a to znači posle vremena dužeg od $3\,\tau$.




Sl.3.7. Naponski dijagrami kola na sl. 3.6

Uzmimo sada da se na isto kolo dovodi impulsni napon idealnog oblika prema sl. 3.7. Prednja ivica ovog impulsa prenosi se sa ulaza na izlaz bez slabljenja. U toku trajanja ulaznog impulsa T_P, kapacitet C se, kao što znamo, puni, te izlazni napon opada. Ako je $T_P>3\,\tau$ izlazni napon pada praktično na nulu i posle toga miruje. To znači da je kapacitet napunjen i na njemu vlada potencijalna razlika koja je jednaka naponu V_U, sa pozitivnim polom na gornjem ulaznom priključku kola.

Kada po isteku vremena T_P ulazni napon padne na nulu, potencijal na levoj strani kapaciteta C u kolu na sl. 3.6a trenutno se smanji za iznos V_U. Pošto se električno opterećenje kapaciteta ne može trenutno da promeni, a potencijal na njegovoj desnoj strani je bio jednak nuli, to on mora da postane negativan i jednak $-V_U$. U kolu se sada uspostavlja struja pražnjenja suprotnog smera od one koja je naznačena na šemi kola. Ova struja održava negativan napon na izlazu kola sve dotle, dok se kondenzator potpuno ne isprazni

i time nastane mirno stanje. Vidimo, dakle, da ovakvo CR kolo potpuno menja oblik ulaznog napona, tako da se od pravougaonog dobijaju dva šiljasta impulsa različitih polariteta.

Umesto jednog impulsa neka je sada na ulazu CR kola prisutna povorka impulsa, odnosno pravougaoni napon, sl. 3.8. Pravougaouni napon je superpo-



Sl. 3.8. Naponski dijagrami CR kola na sl. 3.6
(a) izlazni napon
(b) izlazni napon pri $\tau \ll T$
(c) izlazni napon pri $\tau > T$

niran jednosmernoj komponenti, a srednja vrednost ukupnog napona obeležena je sa V_O. Ako su vremenski intervali T_V i T_N veći od trostruke vremenske konstante kola, onda se i ovde formiraju dvostruki uzani impulsi koje smo upoznali u prethodnom slučaju. Takvi impulsi pokazani su na sl. 3. 8b. Ovde treba zapaziti da amplituda formiranih šiljastih impulsa iznosi $V_M = \Delta V = V_{UV} - V_{UN}$.

Ako je vremenska konstanta CR kola dosta velika tako da je $\tau > T$, onda se u toku perioda T_V i T_N ne može da obavi potpuno punjenje, odnosno praženjenje kapaciteta C. Otuda se na izlazu kola ne mogu da formiraju šiljasti impulsi, već se zadržava manje ili više izobličen oblik ulaznog napona, sl. 3.8c. Stepen deformacije ulaznog signala zavisi od veličine odnosa vremenske konstante kola i odgovarajućeg vremenskog intervala T_V, odnosno T_N. Ako je vremenska konstanta kola $\tau \gg T_V$ i $\tau \gg T_N$, do promene oblika signala neće ni doći, što je, na primer, poželjno da se ostvari kod pojačavača sa CR spregom.

Za razliku od RC kola, izlazni napon na CR kolu ima srednju vrednost uvek jednaku nuli. To se može da objasni kako fizički tako i analitički. S obzirom da srednja vrednost neke električne veličine predstavlja jednosmernu komponentu, dovoljno je podsetiti da kapacitet ne propušta jednosmernu struju pa da se dođe do gornjeg zaključka. Naime, ako se pravougaoni napon na sl. 3.8a razvije u Furijeov red prema obrascu (1.11), nalazi se da on sadrži pored niza prostoperiodičnih harmonika i jednosmernu komponentu. Pošto je reaktansa kapaciteta C za ovu komponentu beskonačno velika, to ona i ne dolazi na izlaz kola. Otuda izlazni napon sadrži samo prostoperiodične komponente, čija je srednja vrednost u toku periode jednaka nuli.

Do istog rezultata se dolazi i preko osnovne naponske jednačine CR kola

$$v_U = \frac{1}{C}\int i\,dt + Ri. \tag{3.26}$$

Pošto je $v_I = Ri$, to se ova jednačina može da napiše i u obliku

$$dv_U = \frac{v_I}{RC}\,dt + dv_I. \tag{3.27}$$

Integraljeći gornju jednačinu od 0 do T dobija se

$$v_U(T) - v_U(0) = \frac{1}{RC}\int_0^T v_I\,dt + v_I(T) - v_I(0). \tag{3.28}$$

Kako se radi o periodičnoj funkciji, mora biti $v_U(T) = v_U(0)$, kao i $v_I(T) = v_I(0)$, pa je stoga preostali član pod integralom u jednačini (3.28) jednak nuli. S obzirom na to da je

$$\frac{1}{RC}\int_0^T v_I dt = \frac{1}{RC}\left[\int_0^{T_V} v_I dt - \int_0^{T_N} v_I dt\right] = 0, \tag{3.29}$$

površine pod izlaznom funkcijom iznad i ispod vremenske ose moraju biti jednake. Skrenimo pažnju da o tome treba voditi računa pri crtanju vremenskih dijagrama napona.

Ispitajmo ponašanje CR kola u slučaju prenošenja linearno promenljivog napona. U tom cilju u jednačini (3.26) treba staviti da je $v_U = kt$. Diferencirajući tako napisanu naponsku jednačinu kola dobija se

$$R\frac{di}{dt} + \frac{1}{C}i = k. \tag{3.30}$$

Rešenje ove diferencijalne jednačine, uz uslov da je u $t=0$ i struja $i=0$, je

$$i(t) = kC(1 - e^{-t/\tau}). \tag{3.31}$$

Sa dobijenom vrednošću struje nalazi se izlazni napon kola

$$v_I(t) = k\,\tau\,(1 - e^{-t/\tau}). \tag{3.32}$$

Vidimo, dakle, da uobličavačko CR kolo transformiše linearni napon u eksponencijalni, sl. 3.9. Ako je $t \ll \tau$, izlazni napon je praktično linearan i malo odstupa od ulaznog. Međutim, za $t \gg \tau$ napon v_I postaje skoro konstantan i jednak vrednosti $k\tau$, tako da su tada odstupanja od ulaznog napona vrlo velika.

Vrlo često se CR kolo eksituje eksponencijalnim naponom oblika

$$v_U = V_U(1 - e^{-t/\tau_G}), \tag{3.33}$$

gde je τ_G vremenska konstanta pobudnog generatora. Stavljajući ovu vrednost u jednačinu (3.26) i diferencirajući je po vremenu dobija se


$$R\frac{di}{dt} + \frac{1}{C}i = \frac{V_U}{\tau_G}e^{-t/\tau_G}. \tag{3.34}$$

Rešenjem ove diferencijalne jednačine uz uslov da je u $t=0$ i struja $i=0$, nalazi se vrednost struje i, a sa ovim i izlazni napon kola


$$v_I(t) = \frac{\tau}{\tau - \tau_G}V_U(e^{-t/\tau} - e^{-t/\tau_G}). \tag{3.35}$$

Primetimo da se za $\tau \gg \tau_G$ ova jednačina svodi na izraz (3.25), koji važi za slučaj pobude kola odskočnim naponom. Ako je, međutim, $\tau = \tau_G$, gornju jednačinu treba primenom Lopitalove teoreme transformisati u oblik

$$v_I(t) = V_U\frac{t}{\tau_G}e^{-t/\tau_G}. \tag{3.36}$$



Sl. 3.9. Naponski dijagrami kola na sl. 3.6 pri linearnom naponu v_U



Sl. 3.10. Naponski dijagrami kola na sl. 3.6 pri eksponencijalnom naponu v_U

Koristeći izraze (3.35) i (3.36) ucrtani su na sl. 3.10 dijagrami izlaznog napona za CR kolo sa eksponencijalnom pobudom. Iz tih dijagrama vidi se da izlazni napon u početku raste, pa prošavši kroz maksimum — počinje da opada prema nuli. Ako se jednačina (3.35) diferencira po vremenu i izjednači sa nulom, nalazi se trenutak kada izlazni napon dostiže najveću vrednost, naime,

$$t_M = \frac{\tau\tau_G}{\tau - \tau_G}\ln\frac{\tau}{\tau_G}. \tag{3.37}$$

Prema tome, kada se u jednačini (3.35) stavi da je $t=t_M$ dobija se maksimalna vrednost izlaznog napona

$$v_I(t_M)=\frac{\tau}{\tau-\tau_G}V_U\left[\left(\frac{\tau}{\tau_G}\right)^{-\frac{\tau_G}{\tau-\tau_G}}-\left(\frac{\tau}{\tau_G}\right)^{-\frac{\tau}{\tau-\tau_G}}\right]. \qquad (3.38)$$

Ovaj izraz je prilično složen i nepodesan za lako donošenje određenih zaključaka u pogledu amplitude izlaznog impulsa. U svakom slučaju konstatujmo da ona zavisi ne samo od veličine ulaznog napona V_U, već i od odnosa vremenskih konstanti uobličavačkog kola i pobudnog generatora. Ako je, međutim, $\tau \gg \tau_G$ iznalaženjem granične vrednosti jednačine (3.38) dobija se da je

$$v_{I\,\max}\approx V_U, \qquad (3.39)$$

odnosno

$$v_{I\,\max}\approx\frac{\tau}{\tau_G}V_U, \quad \text{za} \quad \tau\ll\tau_G. \qquad (3.40)$$

Kao konačni zaključak u vezi diskusije o deformaciji eksponencijalnog signala u CR kolu istaknimo da se sa smanjivanjem vremenske konstante kola smanjuje veličina amplitude formiranog impulsa na izlazu kola, ali isto tako i vreme njegovog trajanja.

3.1.5. Diferencijator

Pretpostavimo da se CR mreža na sl. 3.6a pobuđuje sinusoidnim naponom $v_u=V_{um}\sin\omega t$. Izlazni napon u ovom slučaju određen je prenosnom funkcijom

$$\frac{v_i}{v_u}=\frac{R}{R-j\dfrac{1}{\omega C}} \qquad (3.41)$$

i faznim stavom

$$\varphi=\operatorname{arc\,tg}\left(\frac{1}{\omega CR}\right). \qquad (3.42)$$

Ako bi se u ovom kolu ostvario fazni pomeraj u iznosu $\varphi=\pi/2$, izlazni napon v_i bio bi proporcionalan diferencijalu ulaznog napona v_u. Da bi se to postiglo iz jednačine (3.42) izlazi da vremenska konstanta kola RC treba da bude jednaka nuli. Ovaj zahtev je neizvodljiv jer onemogućava realizaciju akumulacione mreže. No, bez obzira na gornji zaključak, CR kola sa vrlo malom vremenskom konstantom nazivaju se diferencijatori.

Osnovna naponska jednačina *CR* kola uopšte videli smo da glasi

$$v_U=\frac{1}{C}\int i\,dt+Ri. \qquad (3.43)$$

Ako se takvo kolo koristi kao diferencijator onda je drugi član na desnoj strani gornje jednačine zanemarljivo mali u poređenju sa prvim. Otuda je struja u kolu data približnim izrazom

$$i\approx C\frac{dv_U}{dt}, \qquad (3.44)$$

a sa ovim se za izlazni napon diferencijatora dobija izraz

$$v_I(t) \approx RC \frac{dv_U}{dt}. \tag{3.45}$$


Gornja jednačina potvrđuje raniji teorijski zaključak o mogućnosti korišćenja akumulacionog CR kola kao diferencijatora. Znajući da je izvod konstante jednak nuli, dijagram v_I na sl. 3.7 trebalo bi da ima vrednost nule za celo vreme trajanja impulsa v_U. Kada je vremenska konstanta kola vrlo mala, to se dobrim delom i postiže. Istina, diferencijal bočnih ivica impulsa trebalo bi da rezultuje u impuls neograničene amplitude i trenutnog trajanja. Ova greška u diferenciranju objašnjava se time da u toku diskontinualnih promena napona nije opravdana učinjena pretpostavka, da je napon na otporu R zanemarljivo mali. Kao drugi primer diferenciranja može da posluži i dijagram na sl. 3.9, ali samo za veće vrednosti vremenske konstante. Generalno gledano, diferenciranje nesinusoidnih napona treba posmatrati preko njegovog frekventnog spektra. Za pravilno diferenciranje bilo bi potrebno da vremenska konstanta kola bude mala u poređenju sa periodom najviše harmonične komponente koja je od značaja za oblik pobudnog napona.

Što se tiče uticaja izlazne otpornosti pobudnog generatora na rad diferencijatora, jasno je da je ovde poželjan naponski generator. U slučaju da otpornost takvih generatora nije sasvim mala, može doći do znatnih teškoća u nastojanju, da se izvede što bolje diferenciranje napona različitih oblika.

3.1.6. **Induktivna uobličavačka kola**

Pored kapacitivnih mogu da se ostvare i induktivne akumulacione mreže. Kao akumulacioni element u ovom slučaju koristi se induktivnost, odnosno namotaj kalema. Energetsko stanje namotaja ne može se trenutno da promeni, te otuda i kola sa namotajima mogu da se koriste kao vremenske mreže. Bitna razlika u poređenju ovih i kapacitivnih mreža je u tome, što ulogu napona na kondenzatoru ovde preuzima struja u namotaju. To znači da se struja namotaja ne može diskontinualno da menja isto tako kao što je to bio slučaj sa naponom na kondenzatoru. Imajući u vidu ovu suštinsku razliku nije teško razumeti konfiguraciju i način rada induktivnih akumulacionih mreža.

Kapacitivne RC i CR mreže mogu da se zamene induktivnim, ako se ostvare iste vremenske konstante stavljanjem na mesto kondenzatora otpornik, a na mesto



Sl. 3.11. Induktivne akumulacione mreže
(a) integrator (b) diferencijator

otpornika — induktivni kalem. Na taj način su formirana odgovarajuća induktivna kola za integriranje i diferenciranje na sl. 3.11. Da bi integratorsko kolo, sl. 3.11a,

imalo veliku vremensku konstantu $\tau = L/R$, potrebno je da induktivnost namotaja bude vrlo velika. Tako veliku induktivnost teško je ostvariti bez gvozdenog jezgra. Primetimo da je u ovom slučaju, za razliku od RC integratora, povoljnije da se kolo napaja iz naponskog generatora. Prilikom diferenciranja, međutim, sl. 3.11b, pogodniji je strujni generator, što je opet u suprotnosti sa odgovarajućim CR kolom. Zbog toga se namotaj diferencijatora često postavlja u kolektorski dovod prekidačkog tranzistora, čime se ostvaruje vremenska konstanta kola sa vrednošću $h_{oe} L$. Pri takvoj realizaciji diferencijatora treba imati u vidu, da se na kolektoru tranzistora formira šiljasti impuls, čiji je napon znatno viši od napona napajanja, što može dovesti do proboja tranzistora.

3.2. NELINEARNA UOBLIČAVAČKA KOLA

U prethodnom izlaganju bilo je reči o promeni oblika nesinusoidnih napona pomoću kola sa linearnim komponentama. Istaknimo i ovom prilikom da takva kola moraju da budu akumulacionog karaktera. Za razliku od ovih, uobličavačka kola sa nelinearnim komponentama ne sadrže akumulacione elemente. Štaviše, prisustvo šentirajućih kapacitivnosti može samo da pogorša uobličavačke karakteristike ovih kola.


Diode su najosnovniji, a u isto vreme i najviše korišćeni nelinearni element u klasi nelinearnih uobličavačkih kola. Osnovna uloga diode u ovim kolima je ograničavanje amplitude napona bilo kakvog oblika. Prema tome, ograničavački element utiče na promenu oblika napona utoliko, što sprečava reprodukciju pojedinih delova ulaznog napona na izlazu kola. Zbog toga bi se nelinearna uobličavačka kola u principu mogla da zovu amplitudski selektori, jer oni propuštaju sa ulaza na izlaz samo pojedine odabrane — selektovane — delove napona. Ovo uglavnom važi samo za diodna ograničavačka kola. Tranzistorska ograničavačka kola, međutim, nemaju u principu takav selektorski karakter, jer se ne samo amplituda već i oblik prenetog napona prilično deformišu.

3.2.1. **Uobličavačka kola sa diodama**

Najjednostavnija nelinearna uobličavačka kola, koja se inače zovu i naponski ograničavači, koriste diodu kao nelinearni element. Pored diode D, ta kola obično sadrže otpornik R i referentni naponski izvor V_R, sl. 3.12. Dioda D može da bude postavljena u rednoj ili u paralelnoj grani kola, kao što je to pokazano na sl. 3.12 *a* i *b*.

Da bismo izložili način rada pokazanih uobličavačkih kola uzećemo kao primer da se na ulaz dovodi napon v_U sinusoidnog oblika. Pored toga smatrajmo za sada da je dioda idealna, što znači da su $R_D=0$, $V_{DT}=0$ i $R_{DN}=\infty$. U slučaju rednog ograničavača, sl. 3.12a, dioda D biće neprovodna sve dotle dok napon na ulazu ne bude veći od referentnog napona V_R. Prema tome, za sve to vreme izlazni napon ima vrednost V_R. Kada je, međutim, $v_U > V_R$, dioda postaje provodna i direktno vezuje izlaz sa ulazom ograničavačkog kola. Na taj način se deo ulaznog napona, koji je veći od V_R prenosi na izlaz u potpuno istom obliku, kao što pokazuje i vremenski dijagram na sl. 3.12, označen sa (a). To znači da je sa ovim kolom ograničen prenos signala sa ulaza na izlaz, kada je on manji od referentnog napo-

na. Isto tako može se reći da je sa tim izabran deo napona koji se želi preneti na izlaz. Otuda se ovakva kola i nazivaju amplitidski selektori napona.



(a) (b)

Sl. 3.12. Diodni ograničavači i njihovi naponski dijagrami
(a) redni (b) paralelni

Na sl. 3.12b dato je isto uobličavačko kolo, samo što su otpori R i dioda D sada promenili svoja mesta. Kao i u prethodnom tako i u ovom kolu dioda će biti neprovodna sve dotle dok je napon na ulazu $v_U < V_R$. Pošto je veza između ulaza i izlaza sada ostvarena preko otpora R, a kolo nije ničim opterećeno, to je napon na izlazu identičan ulaznom naponu. Međutim, čim ulazni napon postane veći od referentnog, dioda postaje provodna i izlaz se direktno vezuje na bateriju V_R. Time je izlazni napon ograničen na vrednost referentnog napona, kao što to pokazuje vremenski dijagram na sl. 3.12 označen sa (b).


Vremenski dijagrami izlaznog napona na sl. 3.12 pokazuju da je ograničenje, odnosno sečenje selektovanog signala izvedeno tačno na nivou referentnog potencijala V_R. U stvarnosti dioda nema idealne karakteristike, pa i pomenuto sečenje napona neće biti tako idealno. Da bismo detaljnije ilustrovali ograničavački proces, na sl. 3.13a ucrtana je ekvivalentna šema paralelnog ograničavačkog kola, pri čemu je korišćena linearna aproksimacija diode. Prenosna karakteristika kola, sl. 3.13b, sastoji se od dva segmenta N i P, koji se seku u tački S sa istim koordinatama $V'_R = V_R + V_{DT}$. Segment N odgovara neprovodnom stanju diode, tj. za $v_U < V'_R$, dok segment P čini deo karakteristike kad dioda vodi, naime za $v_U > V'_R$. Jednačine ovih segmenata su

$$v_{IN} = \frac{R}{R+R_{DN}} V'_R + \frac{R_{DN}}{R+R_{DN}} v_U$$

i (3.46)

$$v_{IP} = \frac{R}{R+R_D} V'_R + \frac{R_D}{R+R_D} v_U .$$

Da bi selektovani deo napona na izlazu bio isti kao i onaj na ulazu, tj. $v_{IN} = v_U$ potrebno je da bude $R \ll R_{DN}$. U tom slučaju segment N bi praktično prolazio kroz koordinatni početak pod uglom od 45 °, a to znači da bi amplituda izlaznog napona



Sl. 3.13. Ilustracija ograničavačkog procesa
(a) ekvivalentno kolo ograničavača
(b) prenosna karakteristika
(c) i (d) naponski dijagrami

bila jednaka amplitudi ulaznog. Što se tiče ograničavačkog nivoa zapazimo pre svega da je on veći od napona V_R za veličinu praga provođenja diode V_{DT}. Pored toga taj nivo nije konstantan i to iz dva razloga: zbog konačne vrednosti otpora diode, sl. 3.13a, i zbog temperaturske osetljivosti njenog praga provođenja V_{DT}. Da bi se smanjio uticaj otpornosti R_D na ograničavački nivo V_R', iz jednačine (3.47) izlazi da treba da bude $R \gg R_D$. Prema tome, otpor R treba odabrati tako da bude

$$R_D \ll R \ll R_{DN}. \tag{3.47}$$

Kao optimalno rešenje pri izboru otpornika uzima se da odstupanja od idealnog slučaja u provodnom i neprovodnom režimu diode budu ista, što znači da je $R/R_D = R_{DN}/R$. Iz ovog uslova dobija se da otpor R treba da bude jednak geometrijskoj sredini otpornosti R_D i R_{DN}, naime


$$R = \sqrt{R_D R_{DN}}. \tag{3.48}$$

Uobličavačka kola na sl. 3.12 mogu da budu izvedena i tako, da su diode u kolu postavljene u obrnutom smeru. Pri tome ograničavački nivo ostaje praktično

isti ako je $V_R \gg V_{DT}$, ali se menja selektovani deo napona. Tako, na primer, ako se izokrene dioda u kolu na sl. 3.12b, za takvo uobličavačko kolo važiće dijagram izlaznog napona označen sa (a).

Što se tiče primene rednog ili paralelnog uobličavačkog kola, neke suštinske razlike nema. Pa, ipak, kod rednog ograničavača u provodnom stanju otpor opterećenja kola direktno opterećuje generator pobudnog napona. U neprovodnom stanju, međutim, izolacija izlaza od ulaza je velika, ali kapacitivnost diode može jako da smanji tu izolaciju na visokim učestanostima. Kod paralelnog ograničavačkog kola u neprovodnom stanju kapacitivnost diode sa otporom R formira integratorsko kolo, što se nepovoljno odražava na formiranje bočnih ivica impulsa u slučaju da je pobudni napon pravougaonog oblika. Pored toga kod paralelnog ograničavača potrebno je da baterija V_R ima što manju otpornost.

Kada se u nelinearnom uobličavačkom kolu upotrebe dve diode i dva referentna napona dobija se ograničavač sa dva nivoa, sl. 3. 14a. Smatrajući da se radi




Sl. 3.14.Ograničavač sa dva nivoa
(a) šema kola
(b) prenosna karakteristika
(c) i (d) naponski dijagrami

o idealnim diodama ucrtana je prenosna karakteristika na sl. 3.14b, koja se sastoji iz tri segmenta. Dok je ulazni napon $v_U < -V_{R2}$, vodi samo dioda D_2 i ograničava negativnu amplitudu izlaznog napona na vrednost $-V_{R2}$. Pri vrednostima ulaznog napona $-V_{R2} < v_U < V_{R1}$, obe diode su zakočene, pa se ulazni napon preko otpora R prenosi na izlaz nepromenjen. Najzad, kad ulazni napon bude veći od V_{R1}, dioda D_1 postaje provodna i ograničava pozitivnu amplitudu izlaznog napona na vrednost $+V_R$. Prema tome, ograničavač sa dva nivoa može da se upotrebi kao konvertor sinusoidnog napona u trapezni, sl. 3.14c i d. Da bi se ovo kolo moglo da primeni


kao uobličavač sinusoidnog napona u kvadratni sa relativno brzom promenom bočnih ivica, potrebno je da referentni naponi po apsolutnoj vrednosti budu jednaki i što manji u poređenju sa amplitudom ulaznog napona.


Jednostavniji uobličavač sinusoidnog napona u trapezni pokazan je na sl. 3.15. U ovom kolu upotrebljene su dve Cener-diode DZ_1 i DZ_2, koje su vezane protivfazno. Prenosna karakteristika ovog kola je ista kao i ona na sl. 3.14b, samo što su referentni nivoi određeni padom napona na diodama. Imajući u vidu da je provodno stanje dioda jedino moguće tako, da jedna dioda vodi normalno, a druga u Cenerovoj provodnoj oblasti, to je referentni napon jednak zbiru odgovarajućih napona provođenja na obe diode. Prema tome, pozitivan referentni nivo ima vrednost $V_{R1}=V_{DZ1}+V_{DT2}$, a negativan $V_{R2}=V_{DT1}+V_{DZ2}$. Očigledno je da je dobra strana ovog ograničavača ta, što nema potrebe za baterijama referentnog napona, ali velike kapacitivnosti Cener-dioda ograničavaju njegovu širu primenu.

Cener-diode mogu da se upotrebe i u ograničavačkom kolu na sl. 3.14a. Naime, u ovom kolu baterije V_{R1} i V_{R2} mogu da budu zamenjene odgovarajućim Cener-diodama. Da bi se ubrzalo uključivanje tih dioda, paralelno njima vezuju se kapaciteti, koji zadržavaju visok napon i po isključivanju prekidačkih dioda D_1, odnosno D_2. Zahvaljujući tome pri uključivanju prekidačkih dioda pomenuti kapaciteti se vrlo brzo dopune do napona provođenja Cener-dioda, koji ovde predstavljaju ograničavačke nivoe (6).



Sl. 3.15. Ograničavač sa dve Cener-diode





Sl. 3.16. Formiranje određene prenosne karakteristike
(a) šema uobličavačke mreže
(b) prenosna karakteristika

Pri simuliranju nelinearnih fizičkih procesa, ili pri korekciji određenih parametara neke prenosne mreže, javlja se potreba za konstrukcijom uobličavačkih mreža sa vrlo složenom prenosnom karakteristikom. Primenom linearne aproksimacije takve karakteristike se formiraju iz niza segmenata, sličnih onima na sl. 3.13 ili 3.14. Pogodnom kombinacijom većeg broja dioda, otpornika i naponskih izvora dobijaju se mnogo složenije mreže za specificirani oblik neke prenosne karakteristike(4). U principu svakoj prelomnoj tački karakteristike odgovara promena stanja jedne diode, bilo da se ona nalazi u rednoj ili nekoj paralelnoj grani mreže. Linearizovana karakteristika, prema tome, definisana je prelomnim tačkama i nagibima krajnjih segmenata karakteristike.

Kao najjednostavniji primer na sl. 3.16 pokazano je uobličavačko kolo za formiranje prenosne karakteristike sa mrtvom zonom. Kolo je izvedeno pomoću

Cener-dioda da bi se izbegla potreba naponskih izvora, koji u ovoj mreži ne bi mogli da budu uzemljeni. Koordinate prelomnih tačaka određene su vrednostima

$$V_{R1} = -(V_{Z1} + V_{DT2})$$

i

$$V_{R2} = V_{DT1} + V_{Z2}. \tag{3.49}$$


Mrtva zona karakteristike odnosi se na neprovodno stanje dioda, a to znači za vrednosti ulaznog napona

$$V_{R1} < v_U < V_{R2}. \tag{3.50}$$

Pri ulaznom naponu izvan ovih granica obe diode vode, pa je strmina krajnjih segemenata određena odnosom

$$S = \frac{R_2}{R_1 + R_2}. \tag{3.51}$$

Na kraju treba pomenuti da se ograničavačka dioda vrlo često primenjuje u sastavu drugih impulsnih kola. Takav primer primene pokazan je na sl. 3.17. Tranzistorski prekidač *TR* blokira se negativnim impulsom v_U. Izlazni napon prekidača v_I raste eksponencijalno prema vrednosti napona napajanja V_{CC}. Ako je referentni



Sl. 3.17. Primena ograničavačke diode
(a) prekidačko kolo
(b) naponski dijagrami


napon V_R na ograničavačkoj diodi *D* manji od napona napajanja V_{CC}, dioda će da provede čim izlazni napon dostigne vrednost $v_I = V_R + V_{DT} = V'_R$. Time će dalji porast izlaznog napona biti onemogućen. Na sl. 3.17b ilustrovana je primena ograničavačke diode na prekidačku, koji bi iz bilo kojih razloga imao prilično dugo vreme uspona. Vidimo da se sa takvom diodom može da odseče deo napona, koji najviše doprinosi povećanju vremena uspona i time poboljša oblik impulsa.

3.2.2. Uobličavačka kola sa tranzistorima

Videli smo da je za izgradnju ograničavačkih kola potreban element sa nelinearnom karakteristikom. Takav element je obična dioda, čija karakteristika ima izrazito zakrivljenje na granici provođenja. Cener-dioda ima čak i dva izrazita zakrivljenja, jedno na granici provođenja, a drugo na granici proboja. I prenosna karak-

teristika tranzistora poseduje dva zakrivljenja, jedno na pragu provođenja i drugo na pragu zasićenja. Prema tome, očigledno je da se i tranzistor može da koristi za izgradnju uobličavačkih kola na principu ograničenja napona.

Na sl. 3.18 dato je tranzistorsko prekidačko kolo, koje može da bude upotrebljeno kao uobličavač sinusoidnog u pravougaoni napon. Da bi oblik izlaznog napona



Sl. 3.18. Tranzistorsko uobličavačko kolo
(a) šema kola
(b) naponski dijagrami

bio što manje izobličen poželjno je da se tranzistor pobuđuje strujnim a ne naponskim izvorom. Zbog toga je u bazni dovod tranzistora postavljen otpor R_B, koji treba da smanji uticaj velike promene ulazne otpornosti tranzistora na pobudnu struju. Ako je otpor R_C relativno mali — reda kilooma — može se smatrati da je izlaz prekidača kratkospojen, pa ulazna otpornost tranzistora iznosi

$$h_{ie} = r_{b'b} + (h_{fe} + 1)\,\frac{\eta\, V_T}{I_E}. \qquad (3.52)$$


Kako su promene emitorske struje pri prelazu tranzistora iz neprovodnog u zasićeno stanje vrlo velike, jasno je da se ulazna otpornost prekidača pri tome jako menja, čak i preko 100 puta.

Imajući u vidu da emitorski spoj tranzistora faktički čini diodu, to ulazno kolo posmatranog prekidača odgovara diodnom ograničavačkom kolu na sl. 3.13 za slučaj da je referentni napon jednak nuli. To znači da sečenje ulaznog napona započinje pri pragu provođenja tranzistora V_{BET}, prelazi prag zasićenja V_{BEST} i dostiže konačnu vrednost napona zasićenja V_{BES}. Prema tome, napon v_{BE} na sl. 3.18b u potpunosti odgovara naponu v_I na sl. 3.13d, koji je dobijen na osnovu linearne aproksimacije diodne karakteristike.

Za razliku od napona v_{BE}, izlazni napon tranzistorskog uobličavača ograničen je na dva nivoa. Gornji naponski nivo formira se u neprovodnom stanju tranzistora i jednak je naponu napajanja V_{CC}. Njegov donji nivo uslovljen je stanjem zasićenja tranzistora i odgovara naponu V_{CES}. Bočne ivice izlaznog napona formiraju se u toku aktivnog stanja tranzistora. Primetimo da one, uprkos tome, odstupaju od

sinusoidnog oblika, što je posledica harmoničnih izobličenja koja nastaju pri vrlo velikim pobudnim signalima.

Prenosnu karakteristiku sa izrazitim i simetričnim zakrivljenjima poseduje uobličavačko kolo sa emitorskom spregom, sl. 3.19. Ovo kolo je u stvari diferencijalni



Sl. 3.19. Uobličavačko kolo sa emitorskom spregom
(a) šema kola
(b) prenosna karakteristika

pojačavač, kod koga je na invertorski ulaz postavljen konstantan napon V_R. Kolo se pobuđuje velikim ulaznim naponima v_U, tako da oba tranzistora rade u prekidačkom režimu. Ako je ulazni napon v_U vrlo mali u poređenju sa V_R, tranzistor TR_1 biće zakočen, a TR_2 provodan. Kolektorska struja ovog tranzistora je

$$I_{C2} = h_{FB} \frac{V_R - V_{EE} - V_{BE2}}{R}, \tag{3.53}$$

tako da izlazni niskonaponski nivo kola ima vrednost

$$V_{IN} = V_{CC} - R_C I_{C2}. \tag{3.54}$$

Povećavajući ulazni napon iznad praga provođenja V_{T1} tranzistora TR_1, ovaj tranzistor počinje da vodi i time preuzima deo struje, koja je tekla kroz tranzistor TR_2. Ako se ulazni napon još više poveća, dolazi se do praga V_{T2}, kada se blokira tranzistor TR_2, tako da je sada

$$V_{IV} = V_{CC}. \tag{3.55}$$

Prema tome, ograničavački nivoi ovog uobličavača dati su jednačinama (3.54) i (3.55). U opsegu ulaznih napona $V_{T1} < v_U < V_{T2}$ kolo se nalazi u aktivnom režimu, a strmina prenosne karakteristike određena je veličinom pojačanja diferencijalnog stepena.

Kod svih opisanih nelinearnih uobličavačkih kola brzina promene izlaznog napona funkcija je brzina promene napona na ulazu kola. To znači ako se ova kola koriste za transformisanje sinusoidnog napona u pravougaoni, vreme uspona je

prilično veliko. Napomenimo ovom prilikom da postoje konvertori napona bilo kakvog oblika u pravougaoni, kod kojih su prelazna stanja daleko kraća i nezavisna od brzine promene ulaznog napona. Takva uobličavačka kola poznata su kao Šmitova i o njima biće govora u osmoj glavi ove knjige.


3.3. KOMPARATORSKA KOLA

Komparatori su kola koja poseduju mogućnost da signališu trenutak izjednačavanja dva naponska nivoa. Jedan od tih nivoa je obično unapred određen i naziva se referentni, dok drugi ima ne samo proizvoljnu vrednost već i oblik. Potreba za komparacijom, odnosno upoređivanjem napona javlja se vrlo često, a naročito u sistemima analogno-digitalne konverzije. Napomenimo da pored ovih — analognih komparatora postoje i komparatori digitalnih vrednosti, više poznati kao bit-komparatori. Razumljivo je da se kod ovih komparatora ne radi o poređenju dva napona, već o komparaciji odgovarajućih binita u datim digitalnim vrednostima[7].

Osnovni zadatak komparatora sastoji se u tome, da što preciznije detektuje trenutak izjednačavanja dva analogna napona. To se može da ostvari pomoću nelinearnih uobličavačkih kola. Suštinska razlika između komparatorskih i uobličavačkih kola je u tome, što komparatorska kola treba što tačnije da registruju samo trenutak komparacije, a dalji oblik signala nije uopšte bitan. Registrovanje pomenutog trenutka vrši se obično naglom promenom vrednosti izlaznog napona ili generisanjem pobudnog impulsa.

3.3.1. Diodni komparator

Kao vrlo jednostavan komparator može da posluži diodni ograničavač sa sl. 3.12, koji je ponovo prikazan u ulozi komparatora na sl. 3.20. Za ulazni signal



Sl. 3.20. Diodni komparator
(a) šema kola (b) naponski dijagrami

uzet je linearno promenljivi napon $v_U = kt$. Dok je napon $v_U < V_R$ dioda je zakočena pa je ulazni napon komparatora $v_I = V_R$. Smatrajući da je dioda idealna, čim je napon

v_U izjednačen sa referentnim naponom V_R, izlazni napon počinje da raste istom brzinom kao i ulazni. Trenutak izjednačenja upoređivanog napona sa referentnim označen je na sl. 3.20b sa t_R. Preciznost određivanja ove tačke zavisna je od nagiba ulaznog napona. Prag provođenja stvarne diode, međutim, nije precizno definisan. Sigurno je da je u vremenu $t<t_R$ otpor diode $R_D \gg R$. Isto tako je u $t>t_R$ otpor diode $R_D \ll R$. Imajući u vidu veliku promenu otpora diode u blizini trenutka t_R, to bi se ovaj trenutak mogao definisati uslovom da provođenje nastaje kada je $R_D=R$. To upravo znači da u trenutku komparacije t_R nagib prenosne karakteristike iznosi

$$\frac{\Delta V_I}{\Delta V_U}=\frac{R}{R+R_D}=0,5. \tag{3.55}$$

Jasno je da neposredno iza toga postaje $R_D \ll R$, pa je $\Delta V_I=\Delta V_U$.

Imajući u vidu da diodna karakteristika ne poseduje izraženu prelomnu karakteristiku, to i preciznost diodnog komparatora ne može da bude velika. Pored toga na tu preciznost utiču temperaturska osetljivost diode, kao i kapacitivnosti diode i opterećenja. Otpor R ne utiče na preciznost komparacije, ali od njegove veličine zavisi unekoliko i veličina ulaznog napona pri kome nastaje komparacija(2).


3.3.2. Diferencijalni komparator

Diodni komparator je jednostavan, ali ne i dovoljno osetljiv. Pod osetljivošću komparatora podrazumeva se najmanja promena ulaznog napona koju on može da registruje. Očigledno je da se osetljivost diodnog komparatora može da poveća, ako se pre komparacije izvrši pojačavanje ulaznog signala. Kako je pri tome neophodna i velika stabilnost pojačavača, to se najčešće kao komparator koristi diferencijalni pojačavač. Jedan takav — diferencijalni komparator dat je na sl. 3.21. Na invertorski ulaz kola postavlja se referentni napon V_R. Napon v_U, koji treba da se poredi sa referentnim, dovodi se na neinvertorski ulaz. U emitorskom dovodu uparenih tranzistora TR_1 i TR_2 postavljen je strujni izvor koga čini tranzistor TR_3. O ovom strujnom izvoru biće više reči u poglavlju 6.3. Za sada znamo da strujni izvor obezbeđuje konstantnu struju, koja ovde ima vrednost

$$I=h_{FB3}\frac{(a-1)\,V_{EE}-V_{BE3}}{R_E}, \tag{3.56}$$

gde je


$$a=\frac{R_1}{R_1+R_2}.$$



Sl. 3.21. Diferencijalni komparator

Način rada ovog komparatora isti je kao i uobličavačkog kola na sl. 3.19. Dok je napon v_U dosta manji od V_R tranzistor TR_1 je zakočen, pa kroz provodni tranzistor TR_2 teče celokupna struja $i_{E2}=I$, sl. 3.22. Kad se razlika napona v_U-V_R dovoljno smanji, počinje da vodi i tranzistor TR_1, tako da se sada struja I raspodeljuje na oba tranzistora. Pri $v_U=V_R$ struje oba tranzistora su iste i iznose $i_{E1}=i_{E2}=I/2$. Najzad, kad ulazni napon v_U bude dosta veći od V_R, tranzistor TR_2 se blokira, a TR_1 preuzima celokupnu struju, tako da je sada $i_{E1}=I$.

Da bismo opisani način rada diferencijalnog komparatora mogli da ilustrujemo i grafički, odredićemo analitičke izraze za emitorske struje tranzistora TR_1 i TR_2. Pošto je ukupna struja komparatora konstantna, to je



Sl. 3.22. Raspodela struje I u komparatoru na sl. 3.21.

$$i_{E1} + i_{E2} = I. \tag{3.57}$$

Ova jednačina može da se napiše i u obliku

$$i_{E2} = \frac{I}{1 + \dfrac{i_{E1}}{i_{E2}}}. \tag{3.58}$$

Na osnovu Ebers-Molove jednačine (2.42) emitorske struje tranzistora mogu da se predstave izrazima

$$i_{E1} = I_{EK1}\, e^{\frac{v_{BE1}}{V_T}}$$

i

$$i_{E2} = I_{EK2}\, e^{\frac{v_{BE2}}{V_T}}. \tag{3.59}$$

Imajući u vidu da se radi o simetričnom kolu sa uparenim tranzistorima, onda je

$$I_{EK1} = I_{EK2}$$

kao i

$$v_U - V_{BE1} = V_R - V_{BE2}. \tag{3.60}$$

Koristeći relacije (3.59) i (3.60) jednačina (3.58) može da se napiše u konačnoj formi

$$i_{E2} = \frac{I}{1 + e^{-(U_U - V_R)/V_T}}. \tag{3.61}$$

Na sličan način nalazi se i emitorska struja prvog tranzistora

$$i_{E1} = \frac{I}{1 + e^{-(v_U - V_R)/V_T}}. \tag{3.62}$$

Pomoću jednačina (3.61) i (3.62) ucrtani su na sl. 3.22 normalizovani dijagrami raspodele struje na tranzistore TR_1 i TR_2 za komparator na sl. 3.21. Po ordinatnoj osi naneta je emitorska struja jednog tranzistora, normalizovana ukupnom strujom komparatora. Po apscisi naneta je razlika napona $v_u' - V_R$, normalizovana naponom osetljivosti komparatora ΔV. Pošto se osetljivost komparatora izražava sa $\pm\Delta V$, to je rezolucioni napon komparatora $2\Delta V$. Naime, vrednost $2\Delta V$ predstavlja napon prelaza, odnosno najmanju promenu napona koja dovodi do potpune izmene stanja komparatora.

Napon prelaza kod analognih prekidača definiše se na isti način kao i prelazno vreme, odnosno vreme uspona ili vreme opadanja. Naime, napon prelaza predstavlja promenu ulaznog napona kola, koja dovodi do promene izlaznog napona od 10% do 90%, ili od 90% do 10% njegove konačne vrednosti. Ova ista definicija može da

se primeni i na odgovarajuće promene struja tranzistora TR_1 i TR_2, što je pokazano na sl. 3.22. Napomenimo da se definisanje napona prelaza može da učini i prema nekim drugim standardnim nivoima, kao na primer kod digitalnih kola, gde se koriste nivoi logičke nule i logičke jedinice.

Iz normalizovanog dijagrama na sl. 3.22 vidi se da se karakteristični nivoi emitorskih struja komparatora dodbijaju pri

$$\frac{v_U - V_R}{\Delta V} = \pm 1. \tag{3.63}$$

Odavde se pomoću donje relacije u jednačini (3.60) za osetljivosti komparatora nalazi izraz

$$|\Delta V| = V_{BE1} - V_{BE2}. \tag{3.64}$$

Pad napona na emitorskom spoju tranzistora dat je izrazom (2.56)

$$V_{BE} = V_T \, ln\left(1 - \frac{I_E - \alpha_R I_C}{I_{EO}}\right).$$

Imajući u vidu da je drugi član u zagradi ovog izraza znatno veći od prvog i da je kod tranzistora sa velikim strujnim pojačanjem $I_C \approx I_E$, onda je

$$V_{BE} \approx V_T \, ln \frac{(1-\alpha_R) I_E}{-I_{EO}}. \tag{3.65}$$

Obeležavajući vrednosti emitorskih struja u posmatranim referentnim tačkama sa $I_{E1V} = 0{,}9I$ i $I_{E2N} = 0{,}1I$, osetljivost data jednačinom (3.64) može da se transformiše u oblik

$$\begin{aligned} |\Delta V| &= V_T \, ln \frac{(1-\alpha_R) I_{E1V}}{-I_{EO}} - V_T \, ln \frac{(1-\alpha_R) I_{E2N}}{-I_{EO}} \\ &= V_T \, ln \frac{I_{E1V}}{I_{E2N}} = V_T \, ln\, 9. \end{aligned} \tag{3.66}$$

Kako je $ln\,9 = 2{,}2$, to izlazi da osetljivost diferencijalnog komparatora sa germanijumskim tranzistorima iznosi $\Delta V = \pm 2{,}2\, V_T$, a sa silicijumskim je $\Delta V = \pm 4{,}4\, V_T$, pri čemu je uzet u obzir korekcioni faktor $\eta = 2$. Prema tome, osetljivost diferencijalnog komparatora sa silicijumskim tranzistorima iznosi približno ± 100 mV, odnosno napon prelaza oko 200 mV.

Na kraju ukažimo još i na granične vrednosti referentnog napona V_R. Minimalna vrednost ovog napona ograničena je zasićenjem tranzistora TR_3, naime

$$V_{R\min} = V_{EE} + R_E I / h_{Fb3} + V_{CES3} + V_{BE2}. \tag{3.67}$$


S druge strane, maksimalna vrednost referentnog napona određena je zasićenjem tranzistora TR_2, pa je

$$V_{R\max} = V_{CC} - R_C h_{FB} I - V_{CES2} + V_{BES2}. \tag{3.68}$$

U praktičnim realizacijama granične vrednosti referentnog napona za opisani komparator su oko ± 5 V.

3.3.3. Integrisani diferencijalni komparator

Osetljivost diferencijalnog komparatora može se znatno poboljšati povećanjem pojačanja, što se postiže dodavanjem još nekog pojačavačkog stepena. U integrisanoj tehnologiji ostvareni su diferencijalni pojačavači, koji se koriste i kao vrlo kvalitetni. komparatori analognih napona. Jedan takav integrisani sklop prikazan je na sl. 3.23[8]. Osnovni diferencijalni stepen čine tranzistori TR_1 i TR_2 sa strujnim izvorom TR_3 u zajedničkom emitorskom dovodu. Dioda D_1 kompenzira temperatursku nestabilnost emitorskog spoja tranzistora TR_3. Da bi kompenzacija bila što efikasnija dioda je ostvarena kao tranzistor sa kratkospojenim kolektorskim spojem.



Sl. 3.23. Integrisani diferencijalni komparator μ A710


Tranzistori TR_4 i TR_5 čine balansirani pojačavački stepen, koga pobuđuju kolektorske struje prethodnog diferencijalnog pojačavača. Naime, ovaj stepen detektuje razliku izlaznog napona diferencijalnog pojačavača, pojačava je i preko izlaznog tranzistora TR_5 prenosi je ka izlaznom stepenu. U emitorskim dovodima TR_4 i TR_5 nalazi se Cener-dioda DZ_1, koja obezbeđuje pogodan jednosmerni nivo za pravilan rad pojačavača u širokom opsegu ulaznih napona. Dioda D_2 vezuje izlaz tranzistora TR_5 na kolektor tranzistora TR_4 u cilju podešavanja visokonaponskog nivoa na kolektoru TR_5. Naime, kada je ovaj tranzistor zakočen, njegov izlazni napon imao bi vrednost V_{CC}, što je previsoko za uobičajeni nivo logičke jedinice u integrisanim kolima. Kako je dioda D_2 provodna kad je tranzistor TR_5 zakočen, to struja ove diode smanjuje pomenuti visokonaponski nivo na tranzistoru TR_5. Zapazimo još da je preko ove diode i emitorskog stepena TR_6 ostvarena povratna sprega sa izlaza tranzistora TR_5 na ulaze tranzistora TR_4 i TR_5. Zahvaljujući tome, mogli su da budu povećani kolektorski otpori ovih tranzistora, a time i njihovo naponsko pojačanje.


Na izlazu posmatranog komparatora nalazi se emitorski stepen TR_7 sa emitorskim opterećenjem koga čini strujni izvor TR_8. Pomoću Cener-diode DZ_2 podešava se niskonaponski nivo izlaznog stepena.

Komparator na sl. 3.23 komercijalno je poznat kao integrisana komponenta μ A710. Ukupno naponsko pojačanje u komparatoru iznosi oko 1500, tako da je ostvarena osetljivost od oko ± 1 mV. Opseg ulaznog napona komparatora iznosi ± 5 V. Vrednost izlaznog napona je $+3{,}2$ V i —0,5 V za visokonaponski i niskonaponski nivo, respektivno. Ovaj komparator spada u klasu brzih kola, jer je njegovo vreme prelaza manje od 50 ns u slučaju da se radi o odskočnom ulaznom naponu

koji premašuje referentni za oko 5 mV. Obratimo pažnju da se u datom komparatoru ulazni napon dovodi na neinvertorski ulaz, pa je izlazni napon u fazi sa ulaznim. Pošto se radi o simetričnom ulazu, ovaj komparator može da se koristi i tako da referentni napon bude priključen na neinvertorski ulaz. Tada bi ulazni i izlazni naponi bili u protivfazi.

Komparatori se često koriste i kao sastavni delovi nekih već poznatih uobličavačkih kola. Na prvom mestu uzmimo njegovu primenu kao detektora nule, koji može da posluži za konverziju sinusoidnog napona u pravougaoni, odnosno kvadratni, Na sl. 3.24a prikazana je nešto složenija mreža, pomoću koje se sinusoidni napon periode T transofrmiše u pozitivne impulse sa istom periodom. Uobličavačka mreža sadrži integrisani diferencijalni komparator K, diferencijator CR i ograničavačku diodu D. Komparator ima nulti referentni nivo, te se stoga i zove detektor nule. Naime, kadgod ulazni napon v_U, sl. 3.24b, prolazi kroz nultu vrednost, komparator menja izlazni nivo, tako da se formira kvazistabilni napon v_K. Prema tome, sam komparator predstavlja konvertor sinusoidnog napona u kvadratni. Razume se ukoliko komparator nije






Sl. 3.24. Konverzija sinusoidnog napona u šiljaste impulse
(a) šema kola (b) naponski dijagrami

detektor nule, već ima proizvoljni referentni napon, formirani napon na izlazu biće pravougaoni. Dalji tok transformacije kvadratnog napona u jednostrane šiljaste impulse je poznat.

U mnogim diodnim kolima bilo bi poželjno da napon praga provođenja diode bude jednak nuli. To je uostalom i jedan od uslova definisane idealne diode na sl. 2.6a. Praktično takva karakteristika diode može da se ostvari pomoću kola sa komparatorom, koje je pokazano na sl. 3.25a. Dioda D nalazi se u povratnoj grani kola, tako da izlazni napon v_I služi kao referentni napon komparatora. Ako diferencijalni pojačavač komparatora ima pojačanje A, onda izlazni napon komparatora ima vrednost $v_K = Av_U$. Ukoliko je $v_K \geqslant V_{DT}$, dioda će da vodi. Prema tome, iz uslova $Av_{UT} = V_{DT}$ nalazi se napon praga provođenja kola

$$v_{UT} = \frac{V_{DT}}{A}. \tag{3.69}$$

Imajući u vidu vrednost pojačanja integrisanih komparatora, vidimo da će dioda biti provodna čak pri ulaznom naponu reda milivolta. Stoga se može smatrati da je $v_I = v_U$ kad dioda D vodi, a $v_I = 0$ kada je ona zakočena.



Sl. 3.25. Povećanje preciznosti uobličavačkog elementa
(a) idealna dioda
(b) ograničavač sa idealnom diodom

Koristeći pokazanu konstrukciju idealne diode, na sl. 3.25b ucrtana je šema preciznog diodnog ograničavača. Dok je ulazni napon $v_U < V_R$, ulazni napon komparatora je pozitivan i dioda D vodi. Zbog toga je izlazni napon kola ograničen na vrednost $v_I = V_R$. Kada je, međutim, ulazni napon $v_U > V_R$, napon na ulazu komparatora je negativan, pa je dioda D neprovodna. Prema tome, ulazni napon se preko otpora R prenosi na izlaz u nepromenjenom obliku. Vidimo, dakle, da ovo kolo odgovara onom na sl. 3.13, gde bi trebalo samo izmeniti orijentaciju ograničavačke diode. Za razliku od tog kola, ovde — kod ograničavača sa idealnom diodom, ograničavački nivo napona skoro je jednak vrednosti V_R.

Na kraju ovog izlaganja ukažimo da se, pored opisanih komparatora, često upotrebljava i jedan komparator regenerativnog tipa. Naime, radi se o već pomenutom Šmitovom kolu, koji će biti prikazan u osmoj glavi ove knjige. Za sada o tom komparatoru recimo samo toliko, da on ima brže promene izlaznog napona, ali mu je osetljivost u opštem slučaju manja.

3.4. USPOSTAVLJAČI NIVOA

Ovde će biti reči o uobličavačkim kolima, koja u suštini ne menjaju oblik signala, već samo vrednost nekog njegovog ekstremnog nivoa. Pomoću takvih kola se najčešće maksimalna vrednost napona vezuje za određen naponski nivo. Kako se time menja srednja vrednost napona, to izlazi da se takvim mrežama podešava jednosmerni nivo izlaznog napona. Uostalom, u prekidačkim mrežama signal često prolazi kroz kapacitivnu komponentu kao što se to dešava, na primer, kod diferencijatora. Videli smo da srednja vrednost signala u ovom slučaju postaje jednaka nuli, što znači da se jednosmerni nivo signala gubi. Ako je, međutim, potrebno da on postoji, takav signal se propušta kroz kolo za uspostavljanje jednosmernog nivoa. Napomenimo da u opštem slučaju uspostavljeni nivo nije više onaj, koji je signal ranije imao.


Uspostavljači nivoa su nelinearne akumulacione mreže. To upravo znači da one, pored već poznate akumulacione RC mreže, moraju imati još i nelinearni ele-element, na primer diodu. Jedna takva mreža pokazana je na sl. 3.26. Ovo kolo se razlikuje od onog na sl. 3.6 samo po tome što je paralelno sa otporom R vezana dioda D. U stvari kod akumulacionih kola za promenu jednosmernog nivoa bitno je to, da vremenska konstanta kola bude različita u toku dva moguća procesa promene energetskog stanja.

Način rada pokazanog kola ilustrovan je vremenskim dijagramima napona na sl. 3.26b. Pretpostavimo da su promene ulaznog napona v_U vrlo brze i da je

kondenzator C pre dovođenja napona v_U bio prazan. Nagli porast napona na ulazu kola u trenutku t_1 prenosi se na ulaz i polarizuje diodu D u propusnom smeru. Zbog toga je vremenska konstanta kola

$$\tau_p = C\frac{RR_D}{R+R_D} \tag{3.70}$$

vrlo mala i omogućava brzo punjenje kapaciteta C. Na kraju procesa punjenja, kao što znamo, struja u kolu prestaje da teče, pa je izlazni napon jednak nuli.



Sl. 3.26. Uspostavljač određenog naponskog nivoa
(a) šema kola
(b) naponski dijagrami

U trenutku t_2 ulazni napon naglo pada na nulu, uzrokujući time istu toliku promenu napona i na izlazu kola. Pošto je ulazni napon već bio na nuli, to on sada postaje negativan. Očigledno je da je sada dioda neprovodna, pa se akumulacioni element prazni u kolu sa vremenskom konstantom


$$\tau_N = C\frac{RR_{DN}}{R+R_{DN}}. \tag{3.71}$$

Ako je ova vremenska konstanta dosta veća od trajanja polovine periode kvadratnog napona v_U, kondenzator C će se vrlo malo da isprazni u vremenu od t_2 od t_3. Saglasno tome i porast napona na izlazu kola je neznatan.

U trenutku t_3 nastaje ponovo porast napona kako na ulazu tako i na izlazu kola. Izlazni napon, sada dostiže vrlo mali pozitivni nivo, koji ponovo polarizuje diodu u provodnom smeru. Time se omogućava brzo dopunjavanje kondenzatora C, koji se u stvari bio samo neznatno ispraznio. Zbog toga se pozitivni napon na izlazu kola pojavljuje samo kao kratkotrajno premašenje. Drugim rečima, maksimalna vrednost izlaznog napona vezana je na nulti nivo. Što se tiče srednje vrednosti očigledno je da je ona kod ulaznog kvadratnog napona v_U pozitivna i jednaka polovini amplitude V_{UM}. Na izlazu kola, međutim, ona je pre svega negativna i nešto manja od polovine amplitude impulsa.

3.4.1. Prelazni period uspostavljanja nivoa

U kolu na sl. 3.26 pretpostavljeno je da pobudni generator v_U ima zanemarljivo malu otpornost u poređenju sa otporom diode R_D. Ponekad, međutim, to nije slučaj, pa se pored otpornosti R_D mora uzeti u obzir i izlazna otpornost pobudnog generatora R_G, sl. 3.27. U praktičnim realizacijama uspostavljača nivoa otpor R



Sl. 3.27. Prelazni režim uspostavljača nivoa
(a) šema kola
(b) naponski dijagrami

se bira prema kriterijumu (3.47), koji je važio za diferencijator, naime $R_D \ll R \ll R_{DN}$. Prema tome, vremenske konstante kola pri provodnoj i neprovodnoj diodi su

$$\tau_P \approx C(R_G + R_D) = (1 + a)\,CR_D$$

i

$$\tau_N \approx C(R_G + R) \approx CR, \tag{3.72}$$

pri čemu je $a = \dfrac{R_G}{R_D}$.

Vremenska konstanta τ_N je sigurno znatno veća od polovine periode ulaznog kvadratnog napona na sl. 3.27b. Ako je uz to i vremenska konstanta τ_P veća od $T/2$, kondenzator C se ne može potpuno da napuni u toku vremenskog intervala $T/2$, kao što je to bio slučaj u kolu na sl. 3.26. To znači da izlazni napon u ovom slučaju ne dostiže određeni nivo u toku prvog provodnog perioda diode T_P, jer se u tom periodu izvršilo samo delimično punjenje kondenzatora C. Pošto je $\tau_N > \tau_P$ očigledno je da će parcijalno dopunjavanje kondenzatora u intervalu T_P biti brže nego pražnjenje u intervalima T_N. Stoga se akumulirani tovar u kapacitetu C stalno povećava dok posle nekoliko ponovljenih perioda ne dostigne konačnu vrednost. Tek tada se izlazni napon stvarno vezuje za određeni jednosmerni nivo.

Na sl. 3.27b prelazni period izlaznog napona proteže se u toku trajanja četiri periode pobudnog signala. Početna vrednost izlaznog napona u periodu T_P je

$$v_{IP}(t_0) = \frac{R_D}{R_G + R_D}\,V_{GP} = \frac{V_{GP}}{1 + a}, \tag{3.73}$$

gde je V_{GP} vrednost pobudnog napona u provodnom periodu T_P. Ovaj napon eksponencijalno opada, tako da na kraju perioda T_P ima vrednost

$$v_{IP}(t_1) = v_{IP}(t_0)\, e^{-T_P/\tau_P}. \tag{3.74}$$

Kad bi period T_P bio dovoljno dug, izlazni napon bi pao na nulu, kao što je to pokazano isprekidanom linijom na sl. 3.27b.

Da bi se odredila početna vrednost napona u periodu T_N, treba imati u vidu da na kraju intervala T_P teče struja u kolu i stvara odgovarajuće padove napona, ne samo na otporu R_D, već i na otporu R_G. Imajući to u vidu napon kondenzatora na kraju prvog perioda T_P iznosi

$$v_C(t_1) = V_{GP} - (1+a)\, v_{IP}(t_1). \tag{3.75}$$

Kada napon pobudnog generatora padne sa vrednosti V_{GP} na nulu i napon sa druge strane kondenzatora smanjuje se za isti iznos, tako da je početna vrednost izlaznog napona u periodu T_N

$$v_{IN}(t_1) = (1+a)\, v_{IP}(t_1) - V_{GP}. \tag{3.76}$$

Smatrajući da je vremenska konstanta τ_N vrlo velika, kondenzator se u intervalu T_N vrlo malo prazni, pa je

$$v_{IN}(t_2) \approx v_{IN}(t_1). \tag{3.77}$$

Otuda se pri ponovnom uključivanju napona v_G može smatrati da je početna vrednost izlaznog napona u drugom periodu T_P približno jednaka krajnjoj vrednosti iz prethodnog perioda T_P, naime

$$v_{IP}(t_2) \approx v_{IP}(t_1). \tag{3.78}$$

Pri ponovnom dopunjavanju kondenzatora izlazni napon još više pada, tako da je

$$v_{IP}(t_3) = v_{IP}(t_2)\, e^{-T_P/\tau_P} \tag{3.79}$$

Kada bi se deo eksponencijalne krive u intervalu $t_2 - t_3$ pomerio u interval $t_1 - t_2$, očigledno je da bi on bio prirodni nastavak krive iz perioda $t_0 - t_1$. Prema tome, pošto se svako dopunjavanje kondenzatora vrši u kolu sa nepromenjenom vremenskom konstantom, to su gornje ivice izlaznog napona u stvari delovi jedinstvene eksponencijalne krive. Trajanje prelaznog perioda u prvom redu zavisi od vremenske konstante τ_P koja određuje brzinu promene te krive, a zatim od odnosa $a = R_G/R_D$, kao i vremenske konstante τ_N. Primetimo da je pri pobudi kola kvadratnim naponom prelazni period otprilike dva puta duži od efektivnog trajanja punjenja kondenzatora.


3.4.2. Ustaljeno stanje uspostavljača nivoa

U opštem slučaju pomoću uspostavljača nivoa može se bilo koja ekstremna vrednost ulaznog napona vezati za bilo koji naponski nivo. Ovo važi za ulazni napon bilo koje srednje vrednosti i bilo kakvog oblika, uključujući tu i sinusoidni. Zbog toga ćemo razmotriti ponašanje kola na sl. 3.27a u ustaljenom stanju za slučaj

da se pobuđuje pravougaonim naponom v_G, koji je prikazan na sl. 3.28. Nivoi ovog napona označeni su sa V_{GP} i V_{GN} tako da je njegova amplituda

$$V_{GM} = V_{GP} - V_{GN}. \tag{3.80}$$

Na sl. 3.28 prikazan je izlazni napon u opštem slučaju. Granične vrednosti ovog napona određene su sa četiri parametra, od kojih se dva odnose na period provođenja diode T_P a druga dva su vezana za neprovodni period T_N. Vrednost napona V_{IPO} je u stvari napon $v_{IP}(t_0)$, koji je dat u jednačini (3.73). Isto tako napon V_{IP1} izražen je jednačinom (3.74) kao vrednost napona $v_{IP}(t_1)$. Treći parametar V_{IN1} takođe je dat kao napon $v_{IN}(t_1)$ u jednačini (3.76). Prema tome, ostaje još samo veličina V_{INO} za koju može da se piše



Sl. 3.28. Naponski dijagrami kola na sl. 3.27a u opštem slučaju

$$V_{INO} = v_{IN}(t_2) = v_{IN}(t_1)\, e^{-T_N/\tau_N}. \tag{3.81}$$

Obratimo pažnju da su promene izlaznog napona manje od odgovarajuće promene pobudnog signala. Štaviše veličina promene je različita na prednjoj i zadnjoj ivici impulsa, na primer u trenucima t_0 i t_1. Kako se u trenutku t_0 napon na kondenzatoru v_G ne menja, to mora biti

$$v_{CN}(t_0) = v_{CP}(t_0). \tag{3.82}$$

Vrednosti ovih napona na kondenzatoru su

$$v_{CN}(t_0) = V_{GN} - \frac{R + R_G}{R} V_{INO}$$

i

$$v_{CP}(t_0) = V_{GP} - \frac{R_D + R_G}{R_D} V_{IPO}. \tag{3.83}$$

Uvršćujući ove vrednosti u jednačinu (3.82) dobija se

$$V_{GP} - V_{GN} = V_{GM} = \frac{R_D + R_G}{R_D} V_{IPO} - \frac{R + R_G}{R} V_{INO}. \tag{3.84}$$

Odavde se vidi da će promene izlaznog napona biti jednake promeni pobudnog signala, odnosno njegovoj amplitudi V_{GM} samo u slučaju da je otpornost pobudnog generatora jednaka nuli. Ovo važi za obe bočne ivice izlaznog napona. Zapazimo još i to, da srednja vrednost pobudnog napona ne utiče na granične vrednosti izlaznih impulsa.

Izborom vrednosti za otpor R može da se podešava nivo izlaznog napona. Ako se sa $v_{IP}(t)$ i $v_{IN}(t)$ označe promene izlaznog napona u toku provođenja, odnosno

neprovođenja diode, onda se odgovarajuće promene električnog tovara u kondenzatoru mogu da nađu pomoću izraza

$$\Delta Q_P = \int_0^{T_P} \frac{v_{IP}(t)}{R_D} dt = \frac{S_P}{R_D}$$

i (3.85)

$$\Delta Q_N = \int_0^{T_N} \frac{v_{IN}(t)}{R} dt = \frac{S_N}{R},$$

gde su sa S_P i S_N označene šrafirane površine na sl. 3.28 u toku perioda T_P i T_N. Pošto u ustaljenom stanju kola promene električnog tovara kondenzatora u ova dva vremenska intervala moraju da budu jednake, to se iz uslova $\Delta Q_P = \Delta Q_N$ nalazi da je

$$\frac{S_P}{S_N} = \frac{R_D}{R}. \tag{3.86}$$

Gornja relacija, koja kaže da se površine pod krivom izlaznog napona u periodu provođenja i neprovođenja diode odnose kao otpori R_D/R, ponekad se naziva teorema uspostavljača nivoa. Ako bi vremenske konstante τ_P i τ_N bile dovoljno velike tako da se izlazni napon u toku perioda T_P i T_N vrlo malo menja, onda bi jednačine (3.85) mogle da se napišu u obliku

$$\Delta Q_P \approx \frac{V_{IP}}{R_D} T_P$$

(3.87)

$$\Delta Q_N \approx \frac{V_{IN}}{R} T_N.$$

Koristeći i ovde uslov jednakosti električnih tovara, dobija se odnos

$$\frac{V_{IP}}{V_{IN}} = \frac{R_D}{R} \cdot \frac{T_N}{T_P}. \tag{3.88}$$


Iz ovog izraza izvodi se zaključak da će napon T_{IP} biti manji kada su otpor R i provodni period T_P veći. Da bi varijacije napona oko određenog nivoa bile što manje, vidimo, dakle, da je povoljnije da provodni period T_P bude duži od neprovodnog T_N. Radi ilustracije ovog zaključka na sl. 3.29 pokazana su dva kola sa kojima se maksimalna vrednost pravougaonog napona vezuje na nulti nivo. Izlazni napon označen sa (a) pripada kolu sa istom oznakom. Ovo kolo je isto kao i ono na sl. 3.26 s tim što je ovde ulogu otpora R preuzela dioda sa neprovodnim otporom R_{DN}. Provodno stanje diode vezano je za period T_1, koji je kraći od perioda T_2. Pošto je vremenska konstanta $\tau_N = CR_{DN}$ vrlo velika, napon $v_{IN}(t)$ može da se aproksimira linearnom funkcijom

$$v_{IN}(t) \approx -V_M\left(1 - \frac{t}{\tau_N}\right), \tag{3.89}$$

pri čemu se pretpostavlja da je otpornost pobudnog generatora zanemarljivo mala. Premašenje napona v_I iznad nultog nivoa zavisi od promene napona $v_{IN}(t)$ na kraju perioda T_2, pa je

$$|\Delta V_I| = V_M \frac{T_2}{\tau_N} . \quad (3.90)$$

Kolo na sl. 3.29b ima istu funkciju kao i prethodno, ali je ostvaruje na drugi način. Naime, negativnim naponom $-V_R = V_M$ i obrnutim vezivanjem diode D



Sl. 3.29. Uspostavljanje nultog nivoa
(a) dioda vodi u periodu T_1
(b) dioda vodi u periodu T_2

podešeno je da dioda bude provodna u toku vremenskog intervala T_2. Odgovarajući dijagram (b) za ovaj slučaj pokazuje da je sada odstupanje izlaznog napona od nultog nivoa manje i iznosi


$$|\Delta V_I| = V_M \frac{T_1}{\tau_N} . \quad (3.91)$$

Prema tome, poklapanje provodnog perioda diode sa dužim vremenskim intervalom impulsa ili pauze, rezultuje u preciznije vezivanje izlaznog napona na neki određeni naponski nivo.

3.5. VREMENSKI SELEKTORI NAPONA

Videli smo da se kod amplitudskih selektora izdvaja deo napona po amplitudi i prenosi sa ulaza na izlaz kola. Za razliku od ovih, kod vremenskih selektora izdvaja se deo napona po vremenu i prenosi sa ulaza na izlaz kola. Drugim rečima, vremenski selektori su prekidačke mreže, kod kojih se veza između ulaza i izlaza povremeno, ali kontrolisano prekida. Jedna takva mreža pokazana je na sl. 3.30a.

Diode D_1, D_2, D_3 i D_4 čine prekidački most, čije stanje zavisi od kontrolnih napona v_{K1} i v_{K2}, sl. 3.30b. Kontrolni naponi su protivfazni i obezbeđuju istovremeno uključivanje ili isključivanje svih dioda. U vremenskom intervalu T_P kontrolni



Sl. 3.30. Vremenski selektor napona
(a) šema kola
(b) naponski dijagrami

napon V_{K1} je pozitivan a V_{K2} negativan, te se sve četiri diode nalaze u provodnom stanju. Ako pretpostavimo da su diode idealne, lako je uvideti da između tačaka P_1 i P_2 u selektorskoj mreži postoji kratka veza, pa se napon v_U prenosi na izlaz bez ikakvih deformacija. Uostalom i kod stvarnih dioda potencijali u tačkama P_1 i P_2 biće isti ako su diode identične. Pored toga, pošto je otpornost između tačaka P_1 i P_2 mala, prenos signala između tih tačaka je omogućen. U periodu T_N, međutim, kontrolni, naponi polarizuju sve četiri diode inverzno. Zbog toga je otpornost između tačaka P_1 i P_2 velika i prenos signala između ulaza i izlaza je onemogućen. Prema tome, izlazni napon je sada jednak nuli.

U periodu T_N sve su diode zakočene, te kroz otpore R_K ne teče nikakva struja. U slučaju idealnih dioda to će biti zaista tako, ako je

$$V_{K1N} < v_U < V_{K2N}. \tag{3.92}$$

U periodu provođenja T_P sve su diode direktno polarizovane kontrolnim naponima V_{K1P} i V_{K2P}, tako da kroz otpore R_K teče struja kontrolnih izvora

$$I_K = \frac{|V_{K1P}| + |V_{K2P}|}{2R_K}. \tag{3.93}$$

Ako su diode simetrične, kroz njih, znači, prolazi struja $I_K/2$ u direktnom smeru. Ovim strujama, međutim, superponiraju se i strujne komponente koje potiču od

pobudnog generatora v_U. Pošto su potencijali u tačkama P_1 i P_2 isti, to kroz otpor R_P prema masi teče struja pobudnog izvora

$$I_P = \frac{v_U}{R_P}. \tag{3.94}$$

To znači da od P_1 prema P_2 kroz obe diodne grane prolazi struja $I_P/2$ i to kroz D_1 i D_4 u inverznom, a kroz D_1 i D_3 u direktnom smeru. Zbog ovih inverznih struja postoji bojazan da diode D_2 i D_4 budu blokirane. Imajući u vidu da kroz D_1 u inverznom smeru teče još i komponenta

$$I_1 = \frac{v_U}{R_K}, \tag{3.95}$$

to se vidi da je u pogledu provođenja najkritičnija dioda D_1. Kroz ovu diodu, naime, prolaze tri strujne komponente i to $I_K/2$ u direktnom smeru, a $I_P/2$ i I_1 u inverznom smeru. Da bi ova dioda bila provodna treba da je zadovoljen uslov

$$\frac{1}{2} I_K - \left(\frac{1}{2} I_P + I_1\right) > 0. \tag{3.96}$$

Smenjujući u gornju relaciju odgovarajuće vrednosti struja iz jednačine (3.93), (3.94) i (3.95) dobija se najkritičniji uslov provođenja svih dioda

$$\frac{|V_{K1P}| + |V_{K2P}|}{2} > \left(2 + \frac{R_P}{R_K}\right) v_U. \tag{3.97}$$

Kako se obično radi o simetričnim kontrolnim naponima, to se gornji uslov može da napiše i u obliku

$$V_{KP} > \left(2 + \frac{R_P}{R_K}\right) v_U. \tag{3.98}$$

U slučaju da diode nisu identične, u periodu T_P biće sve diode provodne, ali potencijali u tačkama P_1 i P_2 više nisu isti. Tako će, na primer, pri $v_U = 0$ izlazni napon imati neku konstantnu vrednost $v_I = V_0$. Otuda će i selektovani napon biti superponiran na napon V_0, koji se u ovom slučaju pojavljuje kao pedestal.

LITERATURA


1. *Ketchum, D. J., Alvarez, E. C.*: Pulse and Switching Circuits, McGraw-Hill, New York, 1965, gl. 4
2. *Millman, J., Taub, H.*: Pulse, Digital and Switching Waveforms, McGraw-Hill, New York, 1965, gl. 2, 7 i 8
3. *Raković, B.*: Elektronika II, Naučna knjiga, Beograd, 1961, gl. 3
4. *Strauss, L.*: Wave Generation and Shaping, McGraw-Hill, New York, gl. 1, 2 i 10
5. *Millman, J., Halkias, C.*: Integrated Circuits: Analog and Digital Circuits and Systems, McGraw-Hill, New York, 1972, gl. 4
6. *Doyle, J. M.*: Pulse Fundamentals, Prentice-Hall, Englewood Cliffs, New Jersey, 1973, gl. 11
7. *Tešić, S.*: Digitalna elektronika, Naučna knjiga, Beograd, 1974, pgl. 6.4
8. The Application of linear microcircuits, SGS-Fairchild, London, Issue No. 1, 1966, pgl. 2.5 i 2.6
9. *Миленин, В. Г., Базь, Г. А., Булыбенко, В. Ђ., Муромцев, Г. П., Осипов, В. П., Раинкин, А. Н., Трегуб, И. К.*: Основы импульсной техники, Военное издательство, Москва, 1966, гл. 1—8

GLAVA 4

ELEMENTARNA LOGIČKA KOLA

Fizičko predstavljanje Bulovih funkcija ostvaruje se pomoću prekidačkih kola sa dva stabilna stanja. Kako ova kola izvršavaju operacije definisane stavovima logičke algebre to se i sama kola nazivaju logička. Tehnika logičkih kola može da bude veoma raznovrsna. Ta raznovrsnost nastala je uglavnom, kao posledica razvoja tehnologije kola kao i specifičnih zahteva u pogledu njihove primene. Stoga bi bilo prirodno da se logička kola proučavaju sa ta dva aspekta. Međutim, logička kola se ipak radije sistematizuju prema upotrebljenim komponentama i načinu njihovog povezivanja. Tako se, na primer, logička kola mogu da podele na aktivna i pasivna, zavisno od toga da li upotrebljeni prekidački element, pored ostalog, poseduje ili ne i pojačavačko svojstvo. Pasivna kola mogu da budu izvedena u takozvanoj diodnoj logici, što se skraćeno označava sa DL (diode logic). Mnogo veća raznovrsnost postoji u tehnici aktivnih logičkih kola. Tako je, na primer, tranzistor kao prekidački element iskorišćen u izgradnji velikog broja tipova logičkih kola, o kojima će biti više reči u sledećoj glavi. Ovde će, međutim, biti izložene samo najjednostavnije tehničke mogućnosti za realizaciju elementarnih logičkih kola, sa kojima se obavljaju osnovne Bulove operacije: sabiranje, množenje i komplementiranje.

Pre nego što pristupimo izlaganju tehnike izvođenja logičkih kola ukazaćemo na neke opšte pojmove u vezi sa fizičkim predstavljanjem logičkih vrednosti. Iako ovo predstavljanje može da se izvede pomoću različitih fizičkih veličina, za tu svrhu koristićemo samo električni napon, kao veličinu koja se lako obrađuje posredstvom elektronskih kola. Dve vrednosti logičke promenljive, koje najčešće označavamo binarnim ciframa 0 i 1, mogu da se predstave sa dva različita nivoa jednosmernog napona. Ova dva nivoa napona mogu da imaju bilo koju diskretnu vrednost. Obično se viši nivo napona naziva pozitivan, a niži nivo — negativan. Svaki od tih nivoa može da se obeleži bilo jednim ili drugim binarnim simbolom. U vezi s tim nastaje razlika i u osnovnoj koncepciji izvođenja digitalnih sistema tako da se za jedne kaže da rade sa pozitivnom, a za druge — sa negativnom logikom. Ako se višem nivou napona pripisuje vrednost logičke jedinice, onda se radi o pozitivnoj logici. Kod negativne logike, međutim, vrednost logičke jedinice vezana je za niži nivo napona. Pri tome ne treba gubiti iz vida da su apsolutne vrednosti nivoa napona proizvoljne, što, na primer, znači da napon sa vrednošću logičke nule ni u kom slučaju ne mora da ima vrednost »nula volti«. Na sl. 4.1 dati su primeri



Sl. 4.1. Predstavljanje logičkih vrednosti $V(0)$ i $V(1)$
(a) pozitivna logika
(b) negativna logika

pozitivne i negativne logike sa naznačenim stvarnim vrednostima napona za logičku jedinicu $V(1)$ i nulu $V(0)$. Naglasimo ovom prilikom da se primenjena polarizacija logike odražava i na logičku funkciju kola, što znači da jedna ista konfiguracija kola može da posluži za realizaciju različite prekidačke funkcije.

4.1. DIODNA LOGIKA — DL

Diodna logika predstavlja najjednostavniju tehniku izvođenja pomenutih digitalnih kola sa diskretnim komponentama. Zbog toga ćemo im posvetiti nešto veću pažnju, iako ih savremena tehnologija izrade kola sve više potiskuje iz opšte upotrebe. No, bez obzira na to, proučavanjem diodne logike stiče se potreban uvid o problemima realizacije logičkih kola uopšte, što omogućava i bolje razumevanje potrebe razvoja raznovrsnih tehnika ovakvih kola.


4.1.1. Diodna ILI i I kola

Na sl. 4.2 pokazano je diodno logičko ILI kolo za pozitivnu logiku. Logička amplituda ulaznih signala V_U određena je razlikom nivoa $V(1)$ i $V(0)$. Unutrašnja otpornost generatora ulaznih signala je najčešće izlazni otpor prethodnog logičkog kola. Obeležimo je sa R_S. Smatraćemo, dalje, da su sve upotrebljene diode identične, a njihovu karakteristiku ćemo da linearizujemo pomoću dva segmenta prema sl. 2.6c, tako da je napon na diodi

$$V_D = V_{DT} + R_D I_D, \qquad (4.1)$$

gde je: V_{DT} — napon kolena diode, a

R_D — direktna otpornost diode.



Sl. 4.2. Logičko ILI kolo

Način rada kola je vrlo jednostavan. Pri naponu $V_U = V(0)$ na svim ulazima kola, izlazni napon će takođe da bude na nivou logičke nule tj. $V_I = V(0)$. Međutim, ako se na bilo koji ulaz dovede napon signala $V_U = V(1)$, odgovarajuća dioda će da provede vezujući izlaz kola približno na potencijal $V(1)$. Pošto su pri tome diode nepobuđenih ulaza inverzno polarizovane, ostvarena je velika izolacija između generatora ulaznih signala.

Izlazni napon kola na sl. 4.2 može da se odredi pomoću analitičkog izraza:

$$V_I = V(0) + RI$$
$$= V(0) + V[(1) - V_{DT} - V(0)] \frac{R}{R + \frac{R_S + R_D}{m}}, \qquad (4.2)$$

gde je m broj eksitovanih ulaza. Pošto ILI operacija predviđa prisustvo jednog ili više ulaznih signala istovremeno, vrednost izlaznog napona će time da se menja. Međutim, ako se zbirni otpornik R odabere tako da je

$$R \gg R_S + R_D \qquad (4.3)$$


izlazni napon će da ima praktično istu vrednost bez obzira na broj eksitovanih ulaza. U ovom slučaju izraz (4.2) se svodi na

$$V_I = V(1) - V_{DT}. \tag{4.4}$$

Odavde vidimo, dakle, da je logička amplituda izlaznog napona manja od logičke amplitude napona dovedenog signala za pad napona na diodi $V_D \approx V_{DT}$. Veličina smanjenja logičke amplitude, znači, prvenstveno će da zavisi od vrste upotrebljene diode. Pri strujama diode u opsegu od 0,1—10 mA njihov napon je prilično konstantan i iznosi oko 0,2 V za germanijumske, odnosno 0,6 V za silicijumske. Napomenimo da u mnogim primenama logičkih kola pokazana promena logičke amplitude nema nekog naročitog značaja, s obzirom na to da se obično predviđa da ulazni signali imaju dosta veću amplitudu od neke kritične vrednosti.

U prethodnom izlaganju pretpostavljeno je da svi ulazni signali imaju istu vrednost napona logičke jedinice $V(1)$. Ako to, međutim, nije slučaj, odnosno ako istovremeno deluju ulazni signali različitih vrednosti, lako se dolazi do zaključka da će izlazni napon biti određen prema najvećem ulaznom naponu, tj. $V_I \approx \approx V_U(1)_{max} - V_D$.

Na sl. 4.3 data je šema diodnog logičkog I kola za pozitivnu logiku. Način rada kola i u ovom slučaju je vrlo jednostavan. Pri naponu signala $V_U = V(0)$ na ulazima A, B i C, sve diode D su polarizovane u direktnom smeru. Ako se sa I obeleži ukupna struja koja u ovom slučaju teče kroz otpornost R, vrednost izlaznog napona može da se odredi pomoću analitičkog izraza:



Sl. 4.3. Logičko I kolo

$$V_I = V(1) - RI = \\ = V(1) - [V(1) - V_{DT} - V(0)] \frac{R}{R + \dfrac{R_S + R_D}{M}}, \tag{4.5}$$

gde je M ukupan broj ulaza I kola. U slučaju da je i ovde zadovoljen uslov (4.3), gornji izraz se svodi na oblik

$$V_I \approx V(0) + V_{DT}, \tag{4.6}$$

koji pokazuje da je izlazni napon praktično vezan na nivo napona $V(0)$.

Pri naponu $V_U = V(1)$ na svim ulazima kola diode D su neprovodne usled čega se struja kroz otpornost R svodi na nulu. Prema tome izlazni napon u ovom slučaju ima vrednost

$$V_I = V(1), \tag{4.7}$$

tj. jednak je naponu na koji je priključena otpornost R. Imajući u vidu dobijene vrednosti izlaznih nivoa napona u izrazima (4.6) i (4.7), možemo konstatovati da kod diodnog I kola nastaje smanjenje logičke amplitude za vrednost pada napona


na diodama D. Uočimo da smanjenje logičke amplitude kod I kola nastaje zbog promene nivoa $V(0)$, a kod ILI kola zbog promene nivoa $V(1)$.

Osim pokazanih slučajeva koincidentnog delovanja ulaznih signala iste logičke vrednosti na svim ulazima kola, mogu da nastanu i takve kombinacije, kod kojih su na neke ulaze dovedeni signali vrednosti $V(0)$, a na druge signali vrednosti $V(1)$. Ako je sa M obeležen ukupan broj ulaza, a sa m — broj eksitovanih ulaza, tj. ulaza na koje su dovedeni signali $V_U = V(1)$, onda se vrednost izlaznog napona nalazi pomoću relacije

$$V_I = V(1) - [V(1) - V_{DT} - V(0)] \frac{R}{R + \frac{R_S + R_D}{M - m}} . \tag{4.8}$$

Očigledno je da ova relacija obuhvata oba prethodna slučaja, jer se za m=0 dobija izraz (4.5), a za $m=M$ svodi se na jednakost (4.7). Prema tome, relacija (4.8) može da se primeni za bilo kakvu kombinaciju vrednosti signala na ulazima I kola.

Relacija (4.8) pokazuje da napon na izlazu I kola zavisi od broja eksitovanih ulaza. Ova zavisnost ispoljava se na taj način što nivo izlaznog napona skokovito raste sa povećanjem broja m. Ovakva varijacija izlaznog nivoa tretira se kao logički šum, koji u nekim slučajevima primene pričinjava posebne teškoće. U cilju smanjenja pomenutog efekta, otpornost R treba odabrati tako, da bude u što većoj meri ispunjen uslov dat izrazom (4.3).



Sl. 4.4. I kolo sa stabilisanim izlazom

Efikasnije otklanjanje logičkog šuma postiže se pomoću ograničavačke doide D_R ugrađene na izlazu I kola, sl. 4.4. Referentni napon V_R uzima se tako da dioda D_R bude u normalnom provodnom režimu pri ulaznom naponu $V_U = V(0)$, a zakočena pri koincidenciji ulaznih napona $V_U = V(1)$. Prema tome, referentni napon se bira u granicama:

$$V(0) + V_D + V_{DR} < V_R < V(1) + V_D + V_{DR} . \tag{4.9}$$

Dok za eksitovane sve ulaze i ovde važi relacija (4.7), pri postojanju bilo kog ulaza sa vrednošću $V_U = V(0)$, izlazni napon biće vezan na nivo

$$V_I = V_R - V_{DR} . \tag{4.10}$$

Da bi ovaj napon imao što manje varijacije pored izbora diode D_R sa što manjom otpornošću, treba podesiti da i promene njene struje budu što manje.

Stoga se otpornost R ponekad priključuje na napon veći od vrednosti $V(1)$. U ovom slučaju, pri eksitaciji svih ulaza, izlazni napon će biti uvećan za pad napona na diodama D u poređenju sa vrednošću u izrazu (4.7). Primetimo još da će u slučaju različitih vrednosti $V(1)$ ulaznih signala, izlazni napon da bude određen prema najmanjem ulazu, tj. $V_I \approx V_U(1)_{min} + V_D$.

Kao što je pokazano, logičko kolo na sl. 4.3 obavlja logičku I operaciju. Međutim, ista konfiguracija kola može da posluži i za izvođenje logičke ILI opera-

cije. U ovom slučaju umesto pozitivne mora da se primeni negativna logika, tj. vrednost napona $V(1)$ treba da bude negativnija od vrednosti $V(0)$. Kako je sada i otpornost R vezana na izvor napona vrednosti $V(0)$, to pri $V_U = V(0)$ biće i $V_I \approx V(0)$. Međutim, pri $V_U = V(1) < V(0)$, diode D su direktno polarizovane pa je $V_I \approx V(1) + V_D$. Zapazimo da se u ovom slučaju, za razliku od ILI kola za pozitivnu logiku na sl. 4.2, logički nivo $V(1)$ na izlazu povećava za pad napona na prekidačkoj diodi D. Imajući u vidu da je $V(1) < V(0)$, logička amplituda na izlazu kola se smanjuje bez obzira na primenjenu logiku.

Analogno prethodnom, logičko ILI kolo na sl. 4.2 može da se koristi još i kao I kolo ako se primeni negativna logika. Otuda se kaže da logička I i ILI kola imaju dvojnu prirodu zavisno od primenjene logike. U vezi s tim se često pokazana konfiguracija kola označava simbolima obe logičke operacije, pri čemu se prvi simbol odnosi na pozitivnu, a drugi na negativnu logiku. Tako se, na primer, konfiguracija kola na sl. 4.2 naziva logičko ILI kolo, a ona na sl. 4.3 — I/ILI kolo.

4.1.2. **Diodna kola u više nivoa**

Složene logičke mreže, kao što je poznato, sastoje se od većeg broja osnovnih logičkih kola. Broj logičkih kola, koja su redno vezana u nekoj mreži, određuje i broj nivoa dotične mreže. Mogućnosti formiranja mreže u više nivoa zavisi dobrim delom od tehnike izvođenja logičkih kola. Diodna logika, na primer, pogodna je za sprezanje u više nivoa. S obzirom na to da je primena ove logike praćena izvesnom promenom vrednosti logičkih nivoa napona, to je broj logičkih nivoa u diodnoj mreži obično ograničen na četiri.

U praktičnoj realizaciji kola diodne logike nastoji se da izlazni nivoi napona budu uvek vezani za ulazne logičke nivoe. Zbog toga diode u ulaznim granama razmatranih diodnih logičkih kola moraju da budu direktno polarizovane pri oba logička stanja ulaznih signala. Da bi se to postiglo zbirni otpor u ILI kolu na sl. 4.2 treba da se priključi na napon $V_{BB} < V(0)$. Ako je napon V_{BB} dovoljno negativan da diode vode i pri signalu $V_U = V(0)$, onda izlazni napon u ovom slučaju više nije $V(0)$ već $V(0) - V_D$. Kako je s druge strane pri $V_U = V(1)$ izlazni nivo napona takođe pomeren za isti iznos, logička amplituda ILI kola u ovom slučaju ostaje praktično jednaka logičkoj amplitudi ulaznog signala.

Da bi izlazni nivoi I kola bili takođe vezani za nivoe ulaznog signala, zbirni otpor R kola na sl. 4.3 treba da bude priključen na napon $V_{BB} > V(1)$. Prema tome ako je napon V_{BB} dovoljno veliki, nivoi izlaznog signala biće $V(0) + V_D$, odnosno $V(1) + V_D$ pri vrednostima pobude $V_U = V(0)$, odnosno $V_U = V(1)$. I kod ovog kola, znači, logičke amplitude ulaznog i izlaznog signala su praktično iste.


Na sl. 4.5 predstavljena je logička mreža za pozitivnu logiku u dva nivoa. Zbirni otpor R_1 logičkog ILI kola priključen je na napon $V_{BB1} < V(0)$, a otpornost R_2 u I kolu vezana je na napon $V_{BB2} > V(1)$. Pretpostavimo da naponi na ulazima E i F imaju vrednost $V(1)$. Izlazni napon V_I u ovom slučaju zavisi od vrednosti signala V_U. Kada je na ulazima A, B i C napon $V_U = V(0)$, onda je izlazni napon

$$V_I(0) = V_U(0) - V_{D1-3} + V_{D4}. \qquad (4.11)$$

Kada je, međutim, $V_U = V(1)$ bilo na kom ulazu — na primer na A, onda izlazni napon ima vrednost

$$V_I(1) = V_U(1) - V_{D1} + V_{D4}. \qquad (4.12)$$

Pretpostavljajući da su upotrebljene diode D_{1-6} identične, iz izraza (4.11) i (4.12) vidimo da su $V_I(0)=V_U(0)$ i $V_I(1)=V_U(1)$. Prema tome, kombinacijom ILI i I kola kao i obrnuto, ne samo da se zadržava prvobitna vrednost logičke amplitude, već i apsolutna vrednost logičkih nivoa napona.




Sl. 4.5. Dvostepena logička mreža

4.1.3. Multiplikacija priključaka diodnih kola

Pre nego što pristupimo razmatranju mogućnosti multiplikacije ulaznih i izlaznih priključaka logičkih kola, moramo da pomenemo parametre koji ograničavaju primenu kola diodne logike uopšte. Tu je pre svega u pitanju stabilnost karakteristike nelinearnog elementa. Poznato je, naime, da napon provodne diode bilo silicijumske ili germanijumske zavisi od veličine struje kao i od temperature.

Inverzna struja diode takođe je od uticaja na njenu primenu u logičkim kolima. Karakteristike promene ove struje u zavisnosti od temperature takođe se nalaze u katalozima proizvođača. Podsetimo se da je ova karakteristika uglavnom linearna i obično se uzima da se ona udvostručava pri promeni temperature za oko 10°C. Pošto je vrednost ove struje za silicijumske diode reda mikroampera tek negde na oko 100°C, to se njen uticaj na rad logičkih kola često može da zanemari.




Sl. 4.6. Iznalaženje najnepovoljnijeg slučaja rada kola u diodnoj logici

Najzad skrenimo pažnju i na ograničenja koja su posledica tolerancija primenjenih komponenata: dioda, otpora, napona napajanja itd. Da bi se bolje shvatio uticaj svih ovih faktora na rad logičkog kola, najbolje je sprovesti analizu najnepovoljnijeg slučaja rada kola. Na sl. 4.6 ilustrovan je takav slučaj za jedno prosto I kolo sa jednim ulazom pri $V_U=V(0)=0$ V. Fabričke tolerancije karakteristika diode, zatim otpora i napona napajanja $\Delta(I_D—V_D)$, ΔR i ΔV_{BB} određuju u datom opsegu temperatura ΔT najveće i najmanje vrednosti napona i struje provodne diode. Zapazimo da ekstremne vrednosti napona na

diodi određuju najmanji napon V_{BB} i najveći otpor R s jedne, odnosno najveće V_{BB} i najmanje R s druge strane. Pri tome su, kao što se vidi, i tolerancije upotrebljene diode suprotnog znaka.

Pitanje multiplikacije priključaka logičkog kola svodi se uglavnom na razmatranje uslova pod kojima će struje ulaznih, odnosno izlaznih priključaka kola imati odgovarajuće ekstremne vrednosti. S obzirom na to da maksimalni broj priključaka treba da bude određen za najnepovoljnije uslove rada kola, to će biti potrebno da se nađu uslovi pod kojima nastaje najveća struja na ulazu, kao i najmanja struja na izlazu kola.

Struja na ulazu kola je u stvari struja opterećenja izvora pobudnog signala. Da bi se našla vrednost ove struje u najnepovoljnijim uslovima rada kola biće potrebno da se izvedu sledeći postupci: prvo, da se odrede stanja prekidačkog elementa definišući vrednosti $V(0)$ i $V(1)$, drugo, da se uspostave odgovarajuće zavisnosti između parametara kola i zadate promenljive I_S i treće, da se odrede najnepovoljnije vrednosti parametara u dobijenim jednačinama. Tako se, na primer, za I kolo na sl. 4.7a rezonovanjem dolazi do zaključka, da će najveća struja opterećenja izvora pobudnog signala nastati kada je samo na jednom ulazu stanje signala $V_U(0)$, a na svim ostalim je $V_U(1)$, sl. 4.7b. Pošto je tada $V_I(0)=V_U(0)+V_{D1}<V_U(1)$, diode D_2 i D_3 su inverzno polarizovane, te kroz njih teku inverzne struje I_{DO}. Kroz diodu D_1 teče struja opterećenja izvora I_S, čiju najveću moguću vrednost treba da odredimo. Da bi analiza bila potpunija pokazana je i struja opterećenja I_P na izlazu I kola, čija vrednost, naravno, zavisi od ulazne otpornosti R_U sledećeg priključenog kola.



Sl. 4.7. Iznalaženje struje opterećenja pobudnog izvora
(a) logičko I kolo
(b) ekvivalentna šema kola za $I_{S\max}$

Radi iznalaženja veze između struje I_S i parametra kola u datim uslovima treba odrediti ekvivalentno opterećenje provodne diode D_1. U vezi s tim za kolo na sl. 4.7b nalaze se sledeće ekvivalentne vrednosti radnog otpora R' i napona napajanja V'_{BB}:

$$R' = \frac{RR_U}{R+R_U} \tag{4.13}$$

i


$$V'_{BB} = V_{BB} + R\,(M-1)\,I_{DO} - RI_P - V_U(0), \tag{4.14}$$

gde M označava multiplikaciju ulaza, odnosno broj ulaza logičkog kola. Dalji postupak za određivanje struje I_S svodi se na grafičko iznalaženje maksimalne

struje diode I_{Dmax} prema sl. 4.6. U vezi s tim u jednačine (4.13) i (4.14) treba uneti takve podatke, koji daju najveću vrednost za V'_{BB} i najmanju za otpornost R'. To znači da će najveća struja opterećenja izvora signala da bude pri najvećoj vrednosti napona baterije V_{BB}, pri najmanjoj vrednosti nivoa $V_U(0)$ i pri najvećoj vrednosti inverzne struje diode I_{DO}. S tim u vezi uočimo da je za ovo izračunavanje merodavna karakteristika diode, koja daje najmanje vrednosti napona V_D pri najvećim temperaturama posmatranog opsega.

Što se tiče zavisnosti struje I_S od otpornosti R ona je veća pri manjim vrednostima R, jer je obično inverzna struja I_{DO} zanemarljivo mala, pa odgovarajući član $R\,(M-1)\,I_{DO}$ u jedn. (4.14) nije dominantan. Naglasimo još i to, da veličina struje I_S zavisi i od opterećenja na izlazu logičkog kola. U ovom pogledu maksimalna struja I_S nastaje pri maloj struji I_P, odnosno pri velikoj ulaznoj otpornosti R_U priključenog logičkog kola. Prema tome, struja opterećenja pobudnog generatora biće, dakle, maksimalna pri najvećim vrednostima za V_{BB}, T i I_{DO} i najmanjim vrednostima za R, I_P i $V_U(0)$.

Određivanje struje opterećenja na izlazu logičkog kola od većeg je interesa jer se time određuje multiplikacija izlaza, odnosno broj izlaznih priključaka N, koji se može da veže na dato logičko kolo. Ovde mogu da nastanu dva slučaja zavisno od toga da li je izlazni signal u stanju $V(1)$ ili $V(0)$. Ako logičko I kolo na sl. 4.7a treba da pobuđuje neko ILI kolo za pozitivnu logiku, onda izlaz I kola pri iznalaženju struje opterećenja I_P treba da je u stanju $V_I(1)$. Ako je, međutim, na dato I kolo priključeno neko drugo I kolo za pozitivnu logiku, izlaz prvog I kola pri određivanju struje I_P je u stanju $V_I(0)$. Najnepovoljniji uslovi rada ovog kola, s obzirom na vrednost struje opterećenja I_P, tj. stanja na ulazima kola, pri kojima nastaje minimalna struja na izlazu, prikazana su za oba slučaja na sl. 4.8 a i b. Primetimo ovde da minimalna vrednost struje opterećenja I_P ograničava multiplikaciju izlaza, tj. određuje najveći broj izlaznih priključaka.



Sl. 4.8. Iznalaženje struje opterećenja izlaza
(a) za spregu logičkih kola I — ILI
(b) za spregu logičkih kola I — I

Na sl. 4.8a pokazano je stanje kola za slučaj da je na svim ulazima prisutno stanje signala $V_U(1)$. Da bi izlazni signal bio vezan za ulazni nivo, kroz sve diode

mora teći struja I_{DT} uslovljena graničnim naponom provođenja V_{DT}. Prema tome, struja opterećenja datog I kola je:

$$I_P = \frac{V_{BB} - [V_U(1) + V_{DT}]}{R} - MI_{DT}. \tag{4.15}$$

Gornji izraz pokazuje da će struja I_P da bude najmanja pri najmanjoj vrednosti za V_{BB} i najvećim vrednostima za $V_U(1)$, V_{DT} i R. U vezi sa ovim naglasimo dalje da je struja I_P kritičnija pri niskim temperaturama, kao i pri većoj multiplikaciji ulaza. Međutim, pri dovoljno velikom naponu napajanja V_{BB} struja opterećenja datog logičkog kola zavisiće uglavnom od odnosa V_{BB}/R.

Na sl. 4.8b prikazano je stanje kola za slučaj da je na jednom ulazu stanje signala $V_U(0)$. Zbog toga je nivo napona na izlazu $V_I(0)$, te struja opterećenja kola I_P ima obrnut smer. Analitički izraz za ovu struju je:

$$I_P = I_D - \frac{V_{BB} - [V_U(0) + V_D]}{R} - (M-1)\, I_{DO}. \tag{4.16}$$

Desna strana ovog izraza biće minimalna ako su drugi i treći član maksimalni. To znači da posmatrano kolo ima najmanju struju opterećenja pri najvećim vrednostima za V_{BB} i I_{DO}, odnosno T i pri najmanjim vrednostima za R, $V_U(0)$ i V_D. Razumljivo je da će pri minimalnoj vrednosti parametra V_D biti i struja provodne diode minimalna. Sve u svemu ovi uslovi najnepovoljnijeg opterećenja kola podudaraju se sa ranije navedenim uslovima za najnepovoljnije opterećenje pobudnog generatora. U vezi s tim istaknimo još da je struja opterećenja $I_P < I_D = I_{S\max}$. Ovo znači da je u slučaju sprege dva I kola moguće ostvariti veći broj izlaza samo ako su struje ulaznih grana drugog kola manje od odgovarajućih struja u prvom kolu.

4.1.4. Proračunski postupci u diodnoj logici

Proračun kola u diodnoj logici može se izvesti sa različitih aspekata. U prethodnom odeljku razmatrano je pitanje multiplikacije priključaka određivanjem ulaznih i izlaznih struja logičkog kola pri najnepovoljnijim vrednostima odgovarajućih parametara. Prema tome, proračun logičkih kola može da bude izveden na bazi već pokazanih razmatranja. Pri tome se najčešće pojavljuje potreba određivanja graničnih vrednosti za zbirnu otpornost R u datom logičkom kolu. Tako je, na primer, gornja granična vrednost otpornosti R za kolo na sl. 4.7a određena uslovima rada pokazanim na sl. 4.8a. To dolazi otuda što pri povećanju ove otpornosti iznad neke određene vrednosti struje I_{DT} ne bi bilo više dovoljne da održavaju provodno stanje dioda D_{1-3}. Prema tome, ako se izraz (4.15) napiše u obliku


$$R = \frac{V_{BB} - [V_U(1) + V_{DT}]}{I_P + MI_{DT}}, \tag{4.17}$$

može se lako ustanoviti maksimalna vrednost zbirne otpornosti R, koja ne sme biti veća od minimalne moguće vrednosti izraza na desnoj strani jedn. (4.17).

S druge strane, uslovi rada I kola na sl. 4.8b određuju donju graničnu vrednost otpornosti R. Ovo postaje očigledno kad se ima u vidu da se pri smanjivanju otpor-

nosti R povećava struja provodne diode I_D, a time i opterećenje pobudnog generatora. Prema tome, minimalna vrednost otpora R određena je maksimalnom strujom diode, te se dalja diskusija može upotpuniti korišćenjem izraza (4.16).

Praktični proračun kaskadne veze logičkih kola u diodnoj tehnici obično bazira samo na uslovu da izlazni signal bude što sigurnije vezan za nivo odlučujućeg ulaznog signala. Na sl. 4.9a dat je primer logičke I— ILI kaskade, kod koje I kolo ima M_1 a ILI — M_2 ulaznih priključaka. Radi ilustracije uticaja inverzne struje dioda, pretpostavlja se da su (M_2—1) dioda ILI kola inverzno polarizovane. Na sl. 4.9b pokazana je ekvivalentna šema kola u slučaju da na svim ulazima I kola deluju signali vrednosti $V_U(1)$.



Sl. 4.9. Analiza dvostepene logičke mreže
(a) kaskada I — ILI elemenata (b) ekvivalentna šema

Da bi nivo napona na izlazu $V_I(1)$ bio po vrednosti što bliži nivou napona na ulazu $V_U(1)$, napon u tački X treba da je preko dioda D_1 i D_2 sigurno vezan na nivo $V_U(1)$. Zbog toga napon u tački X mora da ima vrednost

$$V_X > V_S(1) + V_{D12} \tag{4.18}$$

Pri otkačenim diodama D_1 i D_2 za napon V_X može da se napiše izraz

$$V_X = V_{BB1} - R_1 [(M_2 - 1)I_{DO} + I_2 + I_P] \tag{4.19}$$

gde je

$$I_2 = \frac{V_X - V_{D3} + V_{BB2}}{R_2}. \tag{4.20}$$

Iz jedn. (4.19) i (4.20) nalazi se da je


$$V_X = \frac{R_2}{R_1+R_2} V_{BB1} - \frac{R_1}{R_1+R_2}(V_{BB}-V_{D3}) - \frac{R_1 R_2}{R_1+R_2}[(M_2-1)I_{DO}+I_P]. \quad (4.21)$$

Nađeni napon V_X treba da zadovolji uslov (4.18). Svaka odabrana vrednost napona V_X može da se ostvari čitavim nizom parova vrednosti za R_1 i R_2. Zbog toga pri izboru ovih otpornosti valja imati u vidu njihov uticaj na brzinu rada kola, ali i na disipaciju. U svakom slučaju, pri većoj vrednosti V_X tolerancije napona i otpora mogu da budu veće.

4.1.5. **Prelazne karakteristike diodnih kola**

Pri projektovanju logičkih kola izvesne izmene u proračunu parametara kola na bazi jednosmernog režima rada mogu da nastanu kao posledica postojanja kapacitivnosti u kolu. Procesi punjenja i pražnjenja ovih kapacitivnosti smanjuju brzinu rada kola. Zbog toga se pri proračunu logičkih kola nastoji, da se odaberu takve komponente, koje omogućuju brže obavljanje pomenutih procesa u kondenzatorima. U principu to se postiže smanjivanjem vremenskih konstanti kola, što u krajnjoj liniji upućuje na povećanje struja u kolu.

Kapacitivnosti u kolima diodne logike sačinjavaju uglavnom kapaciteti dioda C_D i kapaciteti veza C_V, sl. 4.10. Ako je izlaz kola opterećen potrošačom, koji se može da predstavi paralelnom vezom otpornosti R_P i kapacitivnosti C_P, onda umesto kapaciteta C_V treba računati sa uvećanom vrednošću $C_V' = C_V + C_P$. Isto tako otpor R i napon V_{BB} moraju se zameniti odgovarajućim Tevenenovim ekvivalentima R' i V_{BB}'.



Sl. 4.10. Konačna raspodela napona u I kolu
(a) nijedan ulaz nije eksitovan
(b) svi ulazi eksitovani

Konačna raspodela opterećenja u pojedinim kapacitetima zavisi od stanja signala na ulazima logičkog kola. Na sl. 4.10a i b pokazane su vrednosti napona na kapacitetima u datom I kolu za slučaj da su svi ulazi na nultom potencijalu $V(0)=0V$, odnosno da su svi ulazi na potencijalu logičke jedinice čija je vrednost $V(1) < V_{BB}$. U oba slučaja su, dakle, sve diode provodne pa ipak, u slučaju (b) struje

dioda su nešto manje nego u slučaju (a), te su i odgovarajući naponi $V_D' < V_D$. Kako napon V_D' mora da bude veći od graničnog napona provođenja diode V_{DT}, to se može smatrati da su opterećenja kondenzatora C_D u oba pokazana slučaja ista. Otuda bi se na prvi pogled moglo da zaključi, da u prelaznom režimu kola efektivno sudeluje samo kapacitivnost na izlazu C_V. Međutim, ako se prati proces prelaženja kola iz neeksitovanog u eksitovano stanje, uočava se da postoji vremenski period u kome su sve diode neprovodne, jer su im katode na potencijalu $V(1)$, a potencijal anoda postepeno raste od vrednosti V_D ka vrednosti $V(1)+V_D'$. U tom intervalu, znači, nastaje punjenje ne samo kapaciteta C_V već i svih kapacitivnosti C_D preko otpornosti R. Relativno velika vremenska konstanta kola

$$\tau_r \approx R\,(C_V + MC_D) \tag{4.22}$$

usporava porast prednje ivice izlaznog impulsa. Zbog toga postavljeni uslovi za vreme uspostavljanja izlaznog signala mogu ponekad da ograniče multiplikaciju ulaza logičkog kola. Razumljivo je da će pri kraju procesa uspostavljanja napona na izlazu da dođe do ponovnog provođenja dioda, pa prema tome i do naglog pražnjenja kondenzatora C_D na odgovarajuće ustaljene vrednosti.


Pri promeni ulaznih signala sa vrednosti $V(1)$ na vednost $V(0)$, sve diode u kolu ostaju stalno u provodnom stanju, Zbog toga je odgovarajuća vremenska konstanta kola pražnjenja kondenzatora vrlo mala i približno iznosi

$$\tau_f \approx C_V R_D / M. \tag{4.23}$$

Prema tome, formiranje zadnje ivice izlaznog impulsa je znatno brže od prednje.

Prelazni režim zadnje ivice može da bude nešto malo duži, ako se samo jedan ulaz kola dovede u stanje $V(0)$, sl. 4.11. U ovom slučaju diode D_2 i D_3 postaju neprovodne, a njihove kapacitivnosti se najpre prazne, a zatim pune u suprotnom smeru do vrednosti napona $V_C = V(1) - V_D$. Pošto se i napon kondenzatora C_V menja za isti iznos, to vremenska konstanta kola pražnjenja u ovom slučaju približno iznosi

$$\tau_f' \approx R_D\,[C_V + (M-1)\,C_D]. \tag{4.24}$$



Sl. 4.11. Raspodela napona u I kolu pri jednom neeksitovanom ulazu

Što se tiče brzine porasta izlaznog napona pri eksitaciji ulaza A u kolu na sl. 4.11, nju i ovde karakteriše vremenska konstanta kola data izrazom (4.22), iako su prelazni procesi u ovom slučaju nešto drugačiji. Smatrajući da su kapacitivnosti dioda vrlo male, vremenska zavisnost napona na izlazu kola može da se predstavi izrazom

$$V_I(t) = V_{BB} + RMI_{DO} - [V_{BB} + RMI_{DO} - V(0) - V_D]\, e^{-t/RC_V} \tag{4.25}$$

jer su:

$$V_I(t=0) = V(0) + V_D \tag{4.26}$$

i

$$V_I(t=\infty) = V_{BB} + RMI_{DO}\,. \tag{4.27}$$

Ako se sa $t=t_r$ obeleži vreme porasta napona na vrednost

$$V_I(t=t_r)=V(1)+V_D', \tag{4.28}$$

onda se izjednačenjem izraza (4.25) i (4.28) nalazi prelazno vreme uspostavljanja stanja logičke jedinice na izlazu kola

$$t_r=RC_V \ln \frac{V_{BB}+RMI_{DO}-V(0)-V_D}{V_{BB}+RMI_{DO}-V(1)-V_D'}. \tag{4.29}$$

Interesantno je ovde uočiti da se brzina prelaznog režima unekoliko poboljšava sa povećanjem inverzne struje diode I_{DO}. Imajući, međutim, u vidu praktične vrednosti pojedinih članova u nađenom izrazu, on se može da svede na oblik

$$t_r \approx RC_V \ln \frac{V_{BB}-V(0)}{V_{BB}-V(1)} \approx RC_V \frac{\Delta V}{V_{BB}}, \tag{4.30}$$

gde je $\Delta V=V(1)-V(0)$ logička amplituda napona. Krajnji izraz pokazuje da se povećanjem napona napajanja V_{BB}, pored ostalog, povećava i brzina rada kola.

4.2. INVERTOR


U ranijem izlaganju pokazano je da se osnovne Bulove operacije sabiranja i množenja mogu da izvode pomoću logičkih ILI i I kola, a komplementiranja — pomoću negatora ili invertora. Videli smo, dalje, da se jednostavna realizacija logičkih ILI i I kola može da ostvari sa pasivnim elementima u diodnoj logici. Za realizaciju invertora, međutim, potreban je aktivni prekidački element, odnosno tranzistor u poluprovodničkoj tehnici. U principu invertor može da bude svaki pojačavački stepen kod koga su ulazni i izlazni signali protivfazni. Stoga se proučavanje invertora svodi na upoznavanje ustaljenih i prelaznih stanja prekidačkog tranzistora, koji radi sa uzemljenim emitorom.

4.2.1. Statički i dinamički režim rada invertora

Na sl. 4.12a pokazano je invertorsko kolo, koje se najčešće susreće u logičkim mrežama. Komponente kola su tako odabrane da se pri naponu pobudnog signala $V_U=V_U(1)$ tranzistor nalazi u provodnom, a pri $V_U=V_U(0)$ — u neprovodnom stanju. Prema tome, pri ulaznom naponu $V_U=V(0)$, na izlazu se uspostavlja stanje $V_I=V(1)$, a pri $V_U=V(1)$ biće $V_I=V(0)$. Na taj način je ostvarena logička operacija komplementiranja, odnosno negiranja pobudnog signala.

U jednostavnijim šemama invertora mogu da budu izostavljene komponente V_{BB} i R_2. Pouzdan rad kola u tom slučaju bio bi ostvaren ako bi nivo $V(0)$ ulaznog signala V_U bio negativan. Međutim, ako nivo $V(0)$ ima približno nulti potencijal, onda pad napona na otporu R_1 usled inverzne struje u baznom dovodu može da dovede u pitanje pouzdanost blokiranja tranzistora. U slučaju postojanja baterije V_{BB}, međutim, logička nula ulaznog signala može da bude čak i na izvesnom pozitivnom potencijalu, što je inače vrlo čest slučaj u praktičnoj primeni, No, i pored navedenog razloga, primena baterije V_{BB} je opravdana i zbog njenog uticaja na smanjenje vremena isključivanja tranzistorskog prekidača. Kao što je poznato, brzina isključivanja biće veća što je veći napon V_{BB}. Međutim, pri izboru ovog napona treba imati u vidu i probojni napon emitorskog spoja tranzistora.

Dva logička stanja invertora uslovljena su vrednošću bazne struje tranzistora. Radna tačka tranzistora u provodnom stanju može da se nalazi u aktivnoj oblasti ili u oblasti zasićenja. Imajući u vidu poznate prednosti rada prekidačkog tranzistora u zasićenju, za posmatrani invertor odredićemo potrebnu struju baze koja će da



Sl. 4.12. Logička operacija komplementiranja
(a) invertor
(b) prenosna karakteristika

obezbedi takav režim rada prekidača. Stanje zasićenja tranzistora diktirano je ulaznim nivoom napona $V_U = V_U$ (1), pa je struja baze jednaka razlici struja koje teku kroz otpornosti R_1 i R_2. Prema tome, bazna struja tranzistora ima vrednost

$$I_B = \frac{V_U(1) - V_{BS}}{R_1} - \frac{V_{BS} + V_{BB}}{R_2}. \tag{4.31}$$

Da bi tranzistor bio u zasićenju, mora da bude i u najnepovoljnijem slučaju zadovoljen uslov

$$I_B > \frac{V_{CC} - V_{CS}}{h_F R_C}. \tag{4.32}$$

Naglasimo ovde još jedanput da ovaj uslov treba da bude zadovoljen i pri najnepovoljnijim vrednostima parametara i uslovima rada kola. U vezi s tim podsetimo da koeficijent strujnog pojačanja istog tipa tranzistora obično varira u odnosu 3 : 1. Dalje, kolektorska struja tranzistora zavisi od opterećenja, koje kod invertora nije konstantno. Najzad, napomenimo i to, da će brzina uključivanja invertora biti veća, a nivo izlaznog napona V_U (0) manji, ako je faktor zasićenosti veći. Prema tome, komponente invertora treba tako dimenzionisati, da direktna struja baze tranzistora bude što veća. Pri tome valja imati u vidu da sa povećanjem struje I_B raste i napon V_{BES} tranzistora.

Neprovodno stanje tranzistora diktirano je ulaznim naponom $V_U = V_U(0)$. Pošto je $V_U(0) < V_{BES}$, to je struja isključivanja tranzistora jednaka zbiru struja kroz otpore R_1 i R_2. Prema tome, ova struja ima vrednost.

$$I_{BI} = \frac{V_{BS} - V(0)}{R_1} + \frac{V_{BS} + V_{BB}}{R_2}. \tag{4.33}$$

Obično je ovde prva komponenta struje vrlo mala, što znači da struju isključivanja određuje uglavnom odnos V_{BB}/R_2. U ustaljenom neprovodnom stanju na bazi tranzistora se uspostavlja konačni napon neprovođenja V_{BEN}, te sada u baznom dovodu tranzistora teče struja inverznog smera, čija je vrednost I_{BV}. Stavljajući ove vrednosti u jedn. (4.33) umesto V_{BES} i I_{BI} nalazi se da je

$$V_{BEN} = V_U(0) - \frac{R_1}{R_1 + R_2}[V_U(0) + V_{BB}] + \frac{R_1 R_2}{R_1 + R_2} I_{BV}. \tag{4.34}$$

Napon neprovođenja V_{BEN} kod silicijumskih tranzistora može da bude jednak nuli, ali se sve češće podešava da bude nešto ispod nule. U svakom slučaju može se uzeti da je $V_{BEN} \approx 0$. Osim toga obično je i $V_U(0) \approx 0$, pa se iz jedn. (4.34) nalazi da je

$$R_2 \approx \frac{V_{BB}}{I_{BV}}. \tag{4.35}$$

Pri dimenzionisanju invertora često se uzima da je $|V_{BB}| = V_{CC}$. Ako je napon baterije reda 10 V i neka je $I_{BV} \approx I_{CBO}$ u najgorim uslovima reda 100 μ A, otpornost R_2 biće reda 100 K Ω.

Podsetimo se da su kod neprovodnog tranzistora oba spoja — emitorski i kolektorski — inverzno polarizovana. U vezi s tim, znači, da kroz bazni dovod teku inverzne struje kolektorskog i emitorskog spoja, tako da je ukupna inverzna struja u baznom dovodu I_{BV}. Pošto je, međutim, struja emitorskog spoja vrlo mala, to struja kolektorskog spoja ima pretežni uticaj na rad invertora, pa se često jedino ona i uzima u obzir. Naglasimo da se ova struja nepovoljno odražava na karakteristike invertora u pogledu logičkog nivoa napona $V(1)$, napona V_{BEN} kao i disipacije tranzistora u neprovodnom stanju.

Imajući u vidu da je otpornost R_2 dosta velika, na veličinu direktne bazne struje tranzistora od pretežnog je uticaja otpornost R_1. Stoga se, koristeći jednačine (4.31), (4.32) i (4.35), nalazi približan izraz za određivanje ove otpornosti

$$R_1 < h_F R_C \frac{V_U(1)}{V_{CC}}. \tag{4.36}$$

Otpornost R_1 je obično za red veličine manja od otpornosti R_2.

Dinamičko ponašanje invertora prikazano je pomoću njegove prenosne karakteristike na sl. 4.12b. Logički nivoi izlaznog napona su $V_I(0) = V_{CES}$ i $V_I.(1) = V_{CC}$ Prema tome, promena izlaznog napona ili logička amplituda izlaznog napona invertora je

$$V_{IM} = \Delta V_I = V_{CC} - V_{CES}. \tag{4.37}$$


O logičkoj amplitudi invertora bilo je već reči kada je govoreno o parametrima prekidačkog tranzistora u ustaljenom stanju.

Prenosna karakteristika invertora pokazuje da se tranzistor kao prekidački element nalazi u aktivnom režimu u oblasti pobudnih napona između pragova provođenja i zasićenja tranzistora. S obzirom da se ovde radi o prelaznoj oblasti, to se i napon

$$\Delta V = V_{BEST} - V_{BET} \tag{4.38}$$

naziva napon prelaza. Po definiciji ovaj napon se nalazi između tačaka P_A i P_B na prenosnoj karakteristici, u kojima je pojačanje jednako jedinici. Širina ove oblasti, a u vezi s tim i potrebna amplituda pobudnog signala zavisi od veličine pojačanja. U datom primeru invertora je $V_{BET} \approx 2\ V$ i $V_{BEST} \approx 7\ V$, pa je $\Delta V \approx 5\ V$.

Zahvaljujući pojačavačkom svojstvu invertor poseduje osobinu kvantizacije. Ova osobina ogleda se u tome, da invertor teži da zauzme jedno od dva standardna, kvantna položaja, koja odgovaraju delovima prenosne karakteristike izvan prelazne oblasti. Naime, sve dok je ulazni napon manji od vrednosti u kritičnoj tački P_K invertor teorijski ostaje u visokonaponskom stanju. U protivnom, čim ulazni napon postane veći od kritične vrednosti, invertor prelazi u niskonaponsko stanje. To znači da su tačke P_1 i P_0 konvergentne, dok je P_K divergentna.



Sl. 4.13. Dvostepena sprega invertora

Invertori se često vezuju u kaskadu tako da izlazni signal jednog stepena služi kao ulazni signal sledećeg stepena, sl. 4.13. Ovakva kaskada vrši dvostruko negiranje ulaznog signala, što znači da se na ulazu i krajnjem izlazu kaskade pojavljuju istovremeno isti logički nivoi napona. Prema tome tranzistori TR_1 i TR_2 su uvek u suprotnom režimu rada, tj. kada prvi provodi, drugi ne provodi i obrnuto.

Statička analiza dvostepenog invertora vrši se na isti način kao i jednostepenog. Očigledno je da će pobudne struje kao i naponski nivoi drugog stepena unekoliko da se razlikuju od nađenih vrednosti za jedan stepen. Tako, na primer, kada je $V_U = V_U(0)$ biće tranzistor TR_1 blokiran, a visoki napon na njegovom kolektoru obezbeđuje baznu struju zasićenja tranzistora TR_2. U izrazu za baznu struju u ovom slučaju $V_U(1)$ pojavljuje se vrednost $V_{CC} - R_{C1} I_{CBO1}$. Prema tome bazna struja tranzistora TR_2 može da se nađe pomoću izraza:

$$I_B = \frac{V'_{CC} - V_{BS2}}{R_{C1} + R_3} - \frac{V_{BS2} + V_{BB}}{R_4}. \tag{4.39}$$

gde je $V'_{CC} = V_{CC} - R_{C1} I_{CBO1}$.

Kada ulazni napon kaskade ima vrednost $V_U(1)$, tranzistor TR_1 je u zasićenju pa napon na njegovom kolektoru V_{CS1} blokira tranzistor RT_2. U ovom slučaju za baznu struju isključivanja tranzistora TR_2 nalazi se izraz

$$V_{BI} = \frac{V_{BS2} - V_{CS1}}{R_3} + \frac{V_{BS2} + V_{BB}}{R_4}, \tag{4.40}$$

dok se za ustaljeni napon neprovođenja dobija vrednost

$$V_{BN}=V_{CS1}-\frac{R_3}{R_3+R_4}(V_{CS1}+V_{BB})+\frac{R_3R_4}{R_3+R_4}I_{BV2}. \qquad (4.41)$$

Proračunski postupak invertorskog kola može da se izvede sa različitih aspekata. U svakom slučaju proračun se svodi na to da se unapred odaberu vrednosti nekih komponenta kola, zatim da se iz odgovarajućih karakteristika odrede potrebni parametri aktivnog elementa i najzad da se primenom ranije datih relacija izračunaju vrednosti preostalih komponenata.

4.2.2. Margine smetnji invertora

Pri projektovanju invertorskog stepena od značaja je i poznavanje njegove osetljivosti na šumove i smetnje. Ova karakteristika se izražava pomoću margine smetnji za oba logička stanja invertora. Margina smetnji definiše se pomoću prenosne karakteristike invertora, sl. 4.12b. Naime, ovaj parametar pokazuje osetljivost prekidačkog kola na smetnje uopšte. Tako, na primer, ako je tranzistor neprovodan napon smetnji, koji bi se pojavio na njegovoj bazi i povećao njen napon na vrednost V_{BET} mogao bi da dovede do promene stanja prekidača. Isto tako kada je tranzistor provodan postoji opasnost da bude blokiran, ako napon smetnji dovede njegovu bazu na nivo ispod praga V_{BEST}. Po definiciji margina smetnji se izražava pomoću napona u tačkama P_A i P_B u kojima je, rekli smo, pojačanje invertora jednako jedinici. Prema tome, margine smetnji u neprovodnom i u provodnom stanju prekidača su

$$\begin{aligned} V_{MSN}&=V_{UA}-V_U(0)\\ V_{MSP}&=V_U(1)-V_{UB}. \end{aligned} \qquad (4.42)$$

Prema datim definicijama margine smetnji potrebno je, znači, da se odrede odgovarajući naponi na baznom priključku tranzistora, ili na ulaznom priključku invertora. Primera radi odredićemo margine smetnji za drugi stepen invertora na sl. 4.13. Pretpostavićemo najpre da se tranzistor TR_2 nalazi u neprovodnom stanju. To znači da je tranzistor TR_1 u zasićenju, pa je napon na ulazu invertora $V_1=V_{CES1}$. Usled eventualnih šumova ili smetnji ovaj napon može da poraste tako, da napon u tački B_2 dostigne prag provođenja V_{BT} tranzistora TR_2. Da bi nastala takva situacija, napon na ulazu invertora mora da ima vrednost $V_2=V_{BT2}+R_3I_3$, gde je I_3 struja koja teče kroz otpornost R_3. Razlika potencijala V_2-V_1 predstavlja marginu smetnji za posmatrani invertor u neprovodnom stanju. Prema tome, njena vrednost data je izrazom

$$V_{SMN}=V_{BT2}-V_{CS1}+R_3\frac{V_{CS1}+V_{BB}}{R_3+R_4}. \qquad (4.43)$$

Vidimo, dakle, da margina šuma predstavlja gornju granicu napona smetnji, koji može da bude superponiran ustaljenom naponu na ulazu invertora bez rizika da će invertor da izmeni postojeće logičko stanje.

Pretpostavimo sada da se tranzistor TR_2 nalazi u provodnom stanju. To znači da je tranzistor TR_1 blokiran, te napon na ulazu invertora (pri otkačenoj bazi tranzistora TR_2) ima vrednost $V_1=V_{CC}-R_{C1}(I_{CBO1}+I_{BB})$, gde je I_{BB} struja kroz razdelnik otpora R_{C1}—R_3—R_4. Usled napona smetnji potencijal u tački B_2 može tako

da se smanji, da dostigne prag zasićenja V_{BST} tranzistora TR_2. Da bi se ostvarila takva situacija, napon na ulazu invertora mora da ima vrednost $V_2 = V_{CST2} + R_3 I_{BB}$. Razlika potencijala $V_1 - V_2$ određuje marginu smetnji provodnog invertora, za koju se nalazi izraz:

$$V_{SMP} = V_{CB} - R_{C1} I_{CBO1} - V_{BST2} - (R_{C1} + R_3) I_{BB}, \tag{4.44}$$

gde je
$$I_{BB} = \frac{V_1 + V_{BB}}{R_3 + R_4} = \frac{V_1 + V_{BB} - R_{C1} I_{CBO1}}{R_{C1} + R_3 + R_4}.$$

Iznalaženje margine šuma za prvi invertorski stepen na sl. 4.13 ili za jednostepeni invertor na sl. 4.12 izvodi se na isti način, samo što u ovom slučaju naponi V_1 imaju vrednosti $V_U(0)$, odnosno $V_U(1)$. Zapazimo da je margina šuma neprovodnog stepena manja od margine provodnog, što znači da je tranzistor osetljiviji na šumove i smetnje u neprovodnom nego u provodnom stanju.

4.2.3. **Prelazna stanja invertora**

Prelazna stanja invertorskog stepena u suštini nisu ništa drugo do prelazna stanja upotrebljenog prekidačkog elementa. Prema tome, iznalaženje prelaznih vremena t_d, t_r, t_s i t_f može da se izvede pokazanim metodama pomoću ekvivalentnog kola ili pomoću kontrolnog električnog tovara u području baze. Imajući u vidu da je faktor zasićenosti tranzistora u invertoru često dosta veliki, vreme rasterećenja t_s može da bude tako veliko da je jednako zbiru svih ostalih vremena prelaznog režima. Stoga je za brži rad invertorskog kola od velikog interesa da se ovo vreme što više smanji.


Vreme rasterećenja može da se smanji ako u kolu baze tranzistora, kao što smo već istakli, postoji dovoljno velika struja isključivanja I_{BI}. Ova struja ima suprotan smer od struje I_B, te — prema tome — potpomaže uklanjanje viška električnog tovara nagomilanog u bazi pri proticanju struje I_B. U kolu na sl. 4.12 struja isključivanja dobija se iz baterije V_{bB}. Međutim, takva prelazna komponenta bazne struje može da se ostvari i pomoću kapaciteta, koji premošćava radnu otpornost u kolu baze tranzistora.

Na sl. 4.14a pokazano je invertorsko kolo sa rednim otporom u baznom dovodu R i ubrzavajućim kapacitetom C. U slučaju kada nema kapaciteta C, ulazno kolo invertora ponaša se kao integrator, te je promena napona na baznom priključku tranzistora usporena. Međutim, kada je otpornost R premošćena kapacitetom C početnu raspodelu potencijala u ulaznom kolu pri promeni napona V_U određuju kapacitivnosti C i C_E kao i otpornost $r_{b'b}$, sl. 4.14b. S obzirom da je uticaj otpornosti $r_{b'b}$ na raspodelu potencijala zanemarljivo mali, to je početni napon na baznom priključku određen relacijom:

$$V_{B'E} = \frac{C}{C + C_E} V_U. \tag{4.45}$$

Ovaj izraz pokazuje da će pri većoj vrednosti kapaciteta C biti i napon V_{BE} veći, a to znači da se time povećava i emitorska struja tranzistora. Drugim rečima, kada ulazni napon naglo poraste na vrednost $v_U = V_U$ (1), veća struja koja prolazi kroz

kapacitet C omogućava brže punjenje kapacitivnosti C_E, a time i brže uključivanje tranzistora. U ovom procesu kapacitet C se puni na napon $V_U(1) - V_{BES}$ primajući električni tovar CRI_B. Međutim, pri nagloj promeni ulaznog napona na vrednost $V_U = V_U(0) = 0$, napunjeni kapacitet C vezuje se direktno između baze i emitora tranzistora sa negativnim polaritetom na bazi. Usled relativno velike inverzne polarizacije emitorskog spoja tranzistora, nastaje velika struja isključenja tranzistora




Sl. 4.14. Povećanje brzine rada invertora
(a) invertor sa kapacitetom C
(b) ekvivalentna šema ulaznog kola

I_{BI}. Ako je kapacitet C odabran tako da je njegov tovar jednak ili veći od nagomilanog tovara u području baze tranzistora, struja, nastala u procesu pražnjenja kapaciteta C, naglo odvodi nagomilani tovar iz baze, smanjujući time ukupno vreme isključivanja tranzistora. U slučaju da ne postoji struja isključivanja baze I_{BI}, nagomilani tovar u bazi smanjivao bi se samo procesom rekombinacije, zbog čega bi, naravno, i vreme rasterećenja (nagomilavanja) trajalo znatno duže.

Prema napred izloženom može se zaključiti da kapacitet C skraćuje prelazna vremena kako pri uključivanju tako i pri isključivanju aktivnog elementa. Pa ipak treba skrenuti pažnju na to da efikasnost delovanja ubrzavajućeg kapaciteta ne zavisi samo od njegove veličine, već i od oblika pobudnog signala. Naime, u prethodnom razmatranju bilo je pretpostavljeno da se pobudni napon na ulazu kola menja trenutno, ili bar da su njegova prelazna vremena zanemarljivo mala u poređenju sa prelaznim režimima invertora. U stvarnosti, međutim, vremena uspostavljanja i opadanja pobudnog napona mogu da budu istog reda veličina kao i odgovarajuća vremena prekidačkog kola. Stoga se efikasnost delovanja kapaciteta C smanjuje, pa čak može da bude i eliminisana ako ulazni signal mnogo odstupa od idealne odskočne funkcije.

Prelazna stanja invertora prikazana su vremenskim dijagramima na sl. 4.15. Napon pobudnog signala V_U, napon na bazi V_B i napon na kolektoru V_C ucrtani su za dva slučaja: (a) kada nema ubrzavajućeg kapaciteta C i (b) kada taj kapacitet postoji. Na dijagramu kolektorskog napona u slučaju (b) uočava se izvesno skraćenje vremena uključivanja, kao i znatno smanjenje vremena isključivanja invertora. Zapaziti da zadnja ivica ovog impulsa još uvek nije dobra, što je znak da kapacitet C treba još da se poveća. U slučaju da se pobudni signal V_U dovede na ulaz invertora pre nego što se kondenzator C potpuno isprazni, stvarni ulazni napon biće manji, jer se delimično poništava naponom na kondenzatoru. Zbog toga se smanjuje

i pozitivan impuls na bazi tranzistora, uslovljavajući time i duže vreme uključivanja tranzistora. Da bi se ubrzalo pražnjenje kapaciteta C, može da se smanji otpornost R. Time se, međutim, povećava struja baze, pa prema tome, i bazni tovar, što iziskuje dalje povećanje kapaciteta C. U svakom slučaju preostaje da se najpovoljnija vrednost ubrzavajućeg kapaciteta odredi eksperimentalno. U vezi s tim, treba imati u vidu da on zavisi od ulazne otpornosti baze, opterećenja kolektora, kao i od tipa tranzistora. Kod legiranih tranzistora u principu treba očekivati da će taj kapacitet da bude veći nego kod tranzistora sa difundovanom bazom.



Sl. 4.15. Prelazna stanja invertora na sl. 4.14a
(a) bez kapaciteta C
(b) sa kapacitetom C

Videli smo da se kapacitivnim premoštavanjem redne otpornosti u baznom dovodu tranzistora povećava brzina rada invertorskog stepena. U slučaju kaskadne sprege dva invertorska stepena, međutim, ubrzavajuća kapacitivnost C opterećuje kolektor tranzistora u prethodnom stepenu. Zbog toga je promena napona na izlazu prvog invertorskog stepena sporija, a to se, kao što smo rekli, odražava i na efikasnost delovanja kapaciteta C na prelazne režime drugog stepena. Osim toga, obratimo pažnju i na to, da je pri pobudnom signalu $V_U = V_U(1)$ tranzistor prvog stepena izložen povećanoj disipaciji, jer kroz njega protiče i struja isključivanja I_{Bl} sledećeg stepena. Iako ova struja obično nije kritična, ipak je u praktičnim kolima treba imati u vidu.

I pored navedenih nedostataka pri korišćenju invertorske kaskade, ubrzavajući kapacitet smanjuje ukupno trajanje prelaznih stanja invertora. Uopšte gledano, istaknimo i ovom prilikom, da se brži rad invertora postiže povećanjem pobudnih struja, jer se time ubrzavaju promene unutrašnjih nagomilanih tovara u tranzistoru. Zbog toga će često da bude i ograničena multiplikacija izlaznih priključaka invertora na možda svega jedno logičko kolo.


4.2.4. **Opterećenje invertora**

Izlazni napon invertora pri pobudnom signalu $V_U = V_U(0)$ zavisi od opterećenja koja su priključena na izlazu. Taj napon u stvari određuje razdelnik koga čine kolektorska otpornost tranzistora i ulazne otpornosti priključenih kola. Kako se ekvivalentna otpornost opterećenja menja od slučaja do slučaja, to i izlazni nivo napona invertora pri logičkoj jedinici nije konstantan.

Na sl. 4.16 pokazana je mogućnost stabilizacije izlaznog nivoa napona invertora pomoću ograničavačke diode D i referentnog napona V_R. Najveći napon na anodi diode nastaje kada je struja potrošača $I_P = 0$. Prema tome, struja diode kreće se od nule, kada je tranzistor u zasićenju, pa do maksimalne vrednosti koja iznosi


$$I_D = \frac{(V_{CC} - R_C I_{CBO}) - (V_R + V_{DT})}{R_C}. \tag{4.46}$$

Ograničavačka dioda, dakle, povećava stabilnost izlaznog nivoa invertora pri neprovodnom stanju tranzistora. Poboljšanje stabilnosti ne odnosi se samo na promenljivo opterećenje izlaza već i na varijacije napona napajanja. Osim toga, ova dioda smanjuje i trajanje prelaznog stanja uspostavljanja izlaznog nivoa napona, ograničavajući ga samo na početni deo eksponencijalnog toka. Pa ipak ukažimo i na jednu lošu stranu dodate diode, koja se ogleda u povećanju disipacije invertorskog stepena.



Sl. 4.16. Stabilizacija izlaznog napona invertora

Invertorski stepen u principu nije pogodan za napajanje potrošača kapacitivnog karaktera. Naime, ako se na izlaz invertora, na primer na sl. 4.14a, priključi potrošač predstavljen kapacitetom C_P, onda će oblik napona na kolektoru tranzistora priličnoda se izmeni u poređenju sa naponom prikazanim na sl. 4.15b. Izmena oblika napona ogleda se u povećanju trajanja prelaznih stanja, što se naročito odnosi na uspostavljanje gornjeg nivoa izlaznog napona. Ovo je potpuno razumljivo ako se ima u vidu da porast napona na kolektoru tranzistora određuje struja u kolu, čija vremenska konstanta $C_P R_C$ može da bude dosta velika.




Sl. 4.17. Poboljšanje opteretljivosti invertora
(a) invertor sa emitorskim stepenom
(b) vremenski dijagrami napona

Da bi se smanjila pomenuta vremenska konstanta punjenja kapacitivnosti C_P, kapacitivno opterećenje se priključuje na invertor preko emitor-folovera, sl. 4.17a. U ovom slučaju uspostavljanje gornjeg nivoa napona V_I je znatno ubrzano, jer se ranija vremenska konstanta kola $C_P R_C$ sada smanjuje približno sa faktorom h_{fe2}. Do ovog zaključka dolazi se određivanjem izlazne impedanse emitorskog stepena, za koju se pretpostavlja da je znatno manja od otpornosti R_E.

Formiranje donjeg nivoa izlaznog napona, kao što se vidi na sl. 4.17b, je dosta sporo, jer se pražnjenje kondenzatora vrši kroz otpornost R_E. Na sl. 4.17 a pokazana je mogućnost poboljšanja ovog prelaznog stanja pomoću diode D. Naime,

preko ove diode vezuje se paralelno otporu R_E otpornost tranzistora TR_1 u toku njegovog zasićenja, čime se smanjuje vremenska konstanta kola pražnjenja kondenzatora C_P.

Praktično podjednaka brzina formiranja oba nivoa izlaznog napona invertora postiže se priključivanjem kapacitivnog opterećenja na invertor preko komplementarnog emitor-folovera, sl. 4.18. Pri ulaznom naponu $V_U = V_U(0)$, napon na kolektoru tranzistora TR_1 je visok, pa je tranzistor TR_2 u provodnom, a TR_1 u neprovodnom stanju. Prema tome, kapacitivnost C_P se puni preko male izlazne impedanse tranzistora TR_2. Kada je, međutim, ulazni napon $V_U = V_U(1)$, napon na kolektoru tranzistora TR_1 je nizak, te sada provodi tranzistor TR_3, a tranzistor TR_2 je blokiran.




Sl. 4.18. Invertor sa komplementarnim emitorskim stepenima

Zahvaljujući tome pražnjenje kapacitivnosti C_P vrši se preko male izlazne impedanse tranzistora TR_3. To konačno znači da se oba procesa, kako pri punjenju tako i pri pražnjenju izlaznog kapaciteta C_P, javlja strujno pojačanje u odgovarajućim tranzistorima TR_2 i TR_3, usled čega i dolazi do bržeg odvijanja tih procesa, a u vezi s tim i do smanjenja trajanja prelaznih režima invertora.

4.3. INVERTOR SA MOSFETOVIMA

Osnovno logičko kolo u integrisanoj MOS tehnologiji je invertor. U principu invertor sa mosfetom predstavlja istu konfiguraciju kola kao i invertor sa bipolarnim tranzistorima. Takav invertor sa odgovarajućom prenosnom karakteristikom pokazan je na sl. 4.19. Zahvaljujući velikom naponu praga provođenja margina smetnji ovakvog invertora je znatno veća nego što je to slučaj kod kola sa klasičnim tranzistorima. Isto tako velika ulazna impedansa tranzistora omogućava realizaciju kola sa većim faktorom multiplikacije. Međutim, prenosna karakteristika MOS kola je lošija u pogledu širine prelazne zone. Iako ova karakteristika jako zavisi od procesa proizvodnje mosfetova, njen tipičan oblik izgleda kao na sl. 4.19b. Na prvi pogled ovde pada u oči da data karakteristika nema nagli i oštar prelaz iz jednog u drugi naponski nivo, što je posledica malog naponskog pojačanja mosfetova. Napomenimo da zbog relativno visoke izlazne impedanse mosfetova, pre-


nosna karakteristika kola može da varira u širokim granicama pri promeni opterećenja. Uopšte uzevši povoljniju karakteristiku imaju mosfetovi sa manjim naponom praga provođenja[7].



Sl. 4.19. Invertor sa mosfetom
(a) šema kola
(b) prenosna karakteristika

4.3.1. Invertor sa aktivnim opterećenjem

U integrisanoj proizvodnji MOS kola redovno se umesto pasivne — statičke koristi aktivna, odnosno dinamička otpornost opterećenja prekidačkih tranzistora. Tako se u invertoru na sl. 4.20 koristi otpornost dodatog mosfeta MF_2 kao opterećenje prekidačkog mosfeta MF_1. Pri tome postoje dve mogućnosti za priključivanje opteretnog mosfeta MF_2: na sors istog mosfeta ili na masu, odnosno na sors pre-



Sl. 4.20. Invertor sa dinamičkim opterećenjem
(a) šema kola
(b) radni režimi invertora

kidačkog mosfeta MF_1. Prvi slučaj može da se primeni samo pri korišćenju diskretnih elemenata, dok je u integrisanim kolima zastupljen drugi slučaj pošto se svi elementi izrađuju na zajedničkoj osnovi. Iako se mosfet kao diskretan opteretni element retko koristi, razmotrićemo njegove uslove rada kao opterećenja invertora na sl. 4.20a sa aspekta prelaznih stanja kola.

Pre svega treba istaći da se ovde radi o nelinearnoj otpornosti opterećenja, s obzirom da napon drejn-sors mosfeta MF_2 zavisi od izlaznog napona V_I. Velike promene ovog napona mogu da dovedu do različitih uslova rada mosfeta MF_2 tako da se njegova otpornost menja od relativno male vrednosti u oblasti jakog provođenja pa do teorijski beskonačno velike vrednosti, kada je mosfet blokiran. Isključujući režim neprovođenja mosfeta, koji obezbeđuje nepraktično veliku otpornost opterećenja, preostaju još dve mogućnosti rada mosfeta: u oblasti zasićenja i u triodonoj oblasti.

Na sl. 4.20b predstavljene su izlazne karakteristike prekidačkog mosfeta MF_1. U slučaju da ovaj tranzistor ima linearni otpor opterećenja R_D kao na sl. 4.19a, radna prava bi odgovarala isprekidanoj liniji, ucrtanoj u sistemu karakteristika $I_D - V_{DS}$ mosfeta MF_1. Smanjenjem ulaznog napona V_U, mosfet MF_1 postaje neprovodan. Brzina promene napona V_I određena je veličinom kapaciteta C_I koji šentira izlazni priključak invertora i opteretnim otporom R_D. Prema tome, vreme uspostavljanja izlaznog napona iznosi $t_r = 2{,}2\ R_D C_I$.

Ako se otpornik R_D u invertoru zameni mosfetom MF_2, kao što je to pokazano na sl. 4.20a, onda će radnu pravu mosfeta MF_1 u sistemu karakteristika $I_D - V_{DS}$ na sl. 4.20b da predstavlja kriva izvučena punom linijom. Pokazani sistem karakteristika predstavlja u stvari grafičko rešenje dve simultane jednačine od kojih se jedna odnosi na prekidački a druga na opteretni mosfet. Svaka presečna tačka tih dveju karakteristika predstavlja radni uslov sistema. Tako je, na primer, radna tačka M vezana za režim provođenja prekidačkog mosfeta, kada kroz dinamički otpor prolazi struja I_D. Pri tome je izlazni napon invertora $V_I = V_D \ll V_{DD}$. S druge strane, kada se prekidački mosfet MF_1 zakoči, uspostavlja se jednosmerni režim koji pokazuje radna tačka N. Izlazni napon se povećava prema vrednosti napona na gejtu opteretnog mosfeta. Zbog toga dinamička otpornost opterećenja stalno raste približavajući se vrednosti koju ima zakočen mosfet.

4.3.2. **Dinamička otpornost opterećenja**

Dinamička otpornost opterećenja može da bude ograničena na vrednosti otpora koje mosfet ima u zasićenoj ili omskoj oblasti. Za mosfet sa indukovanim kanalom, kod koga su osnova i sors vezani zajedno, (prekidač u položaju 1 na sl. 4.20a) režim zasićenja biće obezbeđen ako se gejt i drejn tranzistora nalaze na istom potencijalu. Imajući u vidu da je oblast zasićenja određena uslovom $|V_{DS}| > |V_{GS} - V_{GST}|$, jednačina (2.144), očigledno je da će otpornost tranzistora pri $V_{GS} = V_{DS}$ biti ograničena samo na oblast zasićenja pošto njegovo radno područje pada desno od karakteristične krive $V_D = V_G - V_{GT}$ (videti tačkastu krivu na sl. 4.20b).

Struja drejna mosfeta u oblasti zasićenja data je izrazom

$$I_D = -\frac{\beta}{2}(V_G - V_{GT})^2, \tag{4.47}$$

gde je β karakteristična konstanta mosfeta, koja se izražava strminom po voltu i daje se u $\mu A/V^2$. Kako je strmina tranzistora izvod struje po naponu

$$S \equiv g_m = -\beta (V_G - V_{GT}), \tag{4.48}$$

to se jednačina (4.47) može da preuredi tako, da predstavlja fizičku interpretaciju statičkog otpora opterećenja. Naime, ako se uzme da je napon provođenja prekidačkog mosfeta $V_{D1} \approx 0$, za struju koja teče kroz opteretni mosfet pri $V_{G2} = V_{DD}$ može da se piše:

$$I_{D2} = \frac{S_2}{2}(V_{DD} - V_{GT}) = \frac{V_{DD} - V_{GT}}{R_O}, \tag{4.49}$$


pri čemu je otpornost opterećenja koju čini MF_2 data izrazom

$$R_O = \frac{2}{S_2}. \tag{4.50}$$

Prema tome, opteretni mosfet može da se predstavi ekvivalentnim kolom koje čini redna veza otpornosti R_O i napona $V_{DD} - V_{GT}$.

Ekvivalentno kolo opteretnog mosfeta pri isključenom prekidačkom elementu ne može lako da se odredi, jer je pri malim strujama teško definisati i analitički izraziti napon praga provođenja. Razumljivo je da i to opterećenje predstavlja rednu vezu neke otpornosti i nekog napona. Pošto se pri isključivanju prekidačkog elementa sve više i više smanjuje napon V_{GS} opteretnog mosfeta to i njegova strmina opada. Prema tome, otpornost opterećenja raste sve dok ne dostigne teorijski beskonačno veliku vrednost, koja odgovara zakočenom tranzistoru. Praktično organičenje ove otpornosti, međutim, može da bude inverzno polarizovan PN spoj između sorsa i osnove mosfeta.

Vreme uspostavljanja izlaznog napona invertora sa opteretnim mos-tranzistorom u režimu zasićenja je daleko veće od odgovarajućeg vremena kola sa statičkim opterećenjem. To je i razumljivo kad se ima u vidu veliko povećanje dina-



Sl. 4.21. Prelazni režimi invertora sa mosfetovima

mičke otpornosti opterećenja pri isključivanju prekidačkog elementa. U cilju ilustracije zavisnosti vremena uspostavljanja izlaznog napona invertora od otpora opterećenja na sl. 4.21 dati su odgovarajući normalizovani dijagrami za otporno opterećenje (a) i za mos-opterećenje (b). Na osnovu datih dijagrama nije teško doći do zaključka da je frekventno područje rada invertora sa mos-opterećenjem u re-

žimu zasićenja jako smanjeno u poređenju sa otpornim opterećenjem. Znatno poboljšanje invertorskog kola u tom pogledu može da se postigne postavljanjem opteretnog tranzistora u omsku oblast rada.

Omska oblast rada mosfeta okarakterisana je linearnom otpornošću i to utoliko više ukoliko je napon gejta veći. Ovaj režim rada obezbeđuje se ako se gejt tranzistora postavi na napon koji je veći od napona drejna za više od praga provođenja mosfeta. Na taj način sprečava se da opteretni mosfet bude zakočen u toku prelaznog režima. Pri analizi prelaznog režima invertora sa ovakvim mos-opterećenjem često se uvodi parametar za normalizovani prednapon opteretnog mosfeta

$$m=\frac{V_{DD}}{V_{G2}-V_{GT2}}, \tag{4.51}$$

koji ustvari pokazuje koliko duboko mosfet zalazi u omsku oblast rada. Parametar m kreće se u granicama od 0—1. Za $m=0$ napon gejta treba da ima vrednost $V_{G2}=$ $=\infty$. U tom slučaju bi mos-opterećenje predstavljalo fiksno otporno opterećenje pa bi za vreme uspostavljanja važila kriva (a) na sl. 4.21. U slučaju da je $m=1$, tj. za $V_{G2}\approx V_{DD}$ uslovi rada opteretnog mosfeta odgovaraju režimu zasićenja, za koji smo već rekli da ima vrlo lošu prelaznu karakteristiku (kriva b). Ova karakteristika, naravno, biće znatno bolja kada se uzme da je, na primer, $V_{G2}=2V_{DD}$. Ako je pri tome $V_{GT2}=\frac{1}{3}V_{DD}$, biće $m=0{,}6$, što je predstavljeno krivom (c) na sl. 4.21. Ova karakteristika ukazuje na primetno poboljšanje vremena uspostavljanja izlaznog napona invertora, mada je i u ovom slučaju to vreme duže od onoga pri otpornom opterećenju za oko dva puta.

U prethodnom izlaganju osnova opteretnog mosfeta bila je vezana na sopstveni sors. Stoga je napon praga provođenja konstantan, pa izlazni napon invertora jednostavno ima vrednost $V_I=V_{G2}-V_{GT2}$. U integrisanim kolima, kao što smo već rekli, osnova opteretnog tranzistora spojena je sa zajedničkom masom. Zbog toga pri porastu izlaznog napona invertora kanal opteretnog tranzistora postaje inverzno polarizovan u odnosu na osnovu. Osim toga napon praga provođenja tranzistora nije više konstantan tako da je izlazni napon invertora


$$V_I=V_{G2}-(V_{GT2}+\Delta V_{GT2}), \tag{4.52}$$

gde je promena ΔV_{GT2} zavisna od veličine izlaznog napona. Kako se pri povećanju inverzne polarizacije osnove, karakteristika I_D-V_G mosfeta pomera udesno, to znači da ova polarizacija smanjuje struju drejna pri određenom naponu gejta. Ova pojava se objašnjava proširenjem prelazne oblasti inverzno polarizovanog PN spoja između sorsa i osnove.

Imajući u vidu da se vezivanjem osnove opteretnog tranzistora na masu povećava efektivni napon praga provođenja, to znači da se time povećava i parametar m definisan izrazom (4.51). Osim toga sa povećanjem praga provođenja smanjuje se strmina mosfeta. Navedene promene oba ova parametra doprinose pogoršanju prelaznih karakteristika na sl. 4.21. Međutim, ovaj nedostatak se može lako eliminisati dovoljnim povećanjem napona gejta V_{G2} opteretnog mosfeta iznad vrednosti napona V_{DD}. Napomenimo da je u ovom slučaju maksimalna vrednost izlaznog napona invertora ograničena vrednošću napona napajanja V_{DD}.

4.3.3. Komplementarni invertor

Logička kola u MOS tehnici mogu da budu naročito interesantna sa gledišta male potrošnje električne energije. U ovom slučaju umesto mosfestova istog tipa koriste se komplementarni mosfetovi.



Sl. 4.22. Invertor sa komplementarnim mosfetovima
(a) šema kola
(b) prenosna karakteristika

Na sl. 4.22 data je šema invertora sa komplementarnim mos-tranzistorima. Mosfet MF_2 sa P kanalom služi kao opterećenje mosfeta MF_1 sa N kanalom i obrnuto. Kada je ulazni napon $V_U < -V_{SS} + V_{GT1}$ onda će mosfet MF_1 biti neprovodan a MF_2 provodan. Prema tome izlazni priključak invertora je odvojen od baterije V_{SS}, pa je izlazni napon $V_I \approx V_{DD}$. Međutim, kada je ulazni signal $V_U > V_{DD} - V_{GT2}$, mosfet MF_1 biće provodan a MF_2 zakočen, pa je sada $V_I \approx -V_{SS}$. Istaknimo, dakle, da u oba slučaja provodi samo po jedan mosfet obezbeđujući malu impedansu za struju punjenja ili pražnjenja kapacitivnosti na izlaznom priključku, dok je drugi mosfet zakočen, ograničavajući time ustaljenu struju drejna na vrednost odvodne struje. To znači da ovakva kola imaju beznačajno malu potrošnju električne energije u oba logička stanja, zbog čega su u nekim primenama od naročitog interesa.

LITERATURA

1. *Blitzer*, R.: Basic Pulse Circuits, McGraw-Hill, New York, 1964, gl. 8
2. *Millman*, J. *Taub*, *H.*: Pulse, Digital and Switching Waveforms, McGraw-Hill, New York, 1965, gl. 9
3. *Harris*, J., *Gray*, P., *Searle*, *G.*: Digital Transistor Circuits, John Wiley, New York, 1966, gl. 2 i 5
4. *Delhom*, *L.*: Design and Application of Transistor Switching Circuits, MeGraw-Hill, New Ycrk, 1968, gl. 6 i 10
5. *Turner*, *J.*: Digital Computer Analysis, Merrill Publ. Comp., Columbus, Ohio, 1968, gl. 6 i 7
6. *Raković*, *B.*: Logička kola, FOSS Elektrotehn. fakulteta, Beograd, 1971.
7. *Macdougall*, *J.*, *Manchester*, *K.*: Ion implantation, Electronics, vol. 43, No 13, June 22, 1970, str. 86
8. *Crawford*, *R. H.*: MOSFET in Circuit Design, McGraw-Hill, New York, 1967, gl. 4 i 5
9. *Cvekić*, *V.*: Integrisana kola, Tehnička knjiga, Beograd, 1973, pgl. 5.3.

GLAVA 5

5. SISTEMI IZVOĐENJA LOGIČKIH KOLA

U prethodnoj glavi iznete su karakteristike elementarnih logičkih kola I, ILI i NE, koja su realizovana u diodnoj i tranzistorskoj tehnici. Ovakva elementarna logička kola danas se sve više zamenjuju nekim složenijim, izvedenim u integrisanoj tehnici. No i pored toga opisane tehnike izvođenja logičkih kola od interesa su i u razradi savremenijih digitalnih mreža. U svakom slučaju poznavanje problema koji prate logička kola izvedena u klasičnoj diodnoj i tranzistorskoj tehnici od koristi je za shvatanje potrebe iznalaženja i drugih sistema logičkih kola.

Dalji razvoj tehnike izvođenja logičkih kola išao je za tim, da se formiraju osnovna kola nešto složenijeg oblika, koja sadrže određene kombinacije ranijih komponenata: otpornika, dioda i tranzistora. Tako su nastali logički sistemi poznati pod nazivom otporno-tranzistorska logika — RTL (resistor-transistor-logic), kao i diodno-tranzistorska logika — DTL (diode-transistor-logic). Pomenuti sistemi imaju kao osnovne elemente ne I i ILI, već NI i NILI kola, sa kojima se mogu da ostvare sve osnovne Bulove operacije. Kao što je poznato, logička kola ove vrste sadrže aktivni element — tranzistor, koji se skoro isključivo upotrebljava u emitorskoj vezi i radi u oblasti zasićenja. Postojanje aktivnog elementa omogućava automatsko restauriranje određenih logičkih nivoa, što predstavlja jednu od bitnih prednosti logičkih NI i NILI kola nad elementarnim I i ILI kolima.

Najnoviji sistemi logičkih kola nastali su kao posledica razvoja tehnologije integrisanih kola. Zahvaljujući tome, osnovne komponente kola su unificirane u najvećoj mogućoj meri, zadržavajući pri tome aktivni element — tranzistor kao prekidač. Na taj način je nastala tehnika ili logika direktno spregnutih tranzistora — DCTL (direct-coupled-transitor-logic), kao i tranzistorsko-tranzistorska logika — TTL (transitor-transitor-logic). Osnovni elementi u ovim sistemima često ne sadrže samo pojedinačna logička kola već i znatno složenije sklopove. Otuda takvi elementi obično imaju veći broj tranzistora nego što je to slučaj u drugim sistemima. No i pored toga navedena činjenica ne predstavlja neki značajan nedostatak, imajući u vidu da je u untegrisanoj tehnologiji, na primer, ekonomičnija izrazda tranistora nego otpornika.

Osim navedenih sistema postoje i drugi, čija tehnika izvođenja logičkih kola poseduje i neka specifična svojstva. Tu pre svega pomenimo logiku emitorske sprege ECL (emitter-coupled-logic). Ova logika, ili neke njene modifikacije, označava se ponekad i drugačije, na primer kao logika sa emitor-foloverima — EFL (emitter-folower-logic), ili još češće kao logika konstantnih struja — CML (current-mode-logic). Očigledno je da se ovde radi samo o tome, koja se osobina ovih kola želi više da istakne u nazivu dotičnog sistema.

Isto tako kao specifični logički sistemi navode se: logika niskih nivoa — LLL (low-level-logic), zatim logika visokih nivoa — HLL (high-level-logic) ili

logika visokog praga provođenja — HTL (high-treshold-logic) itd. Razumljivo je da i različite tehnologije integrisanih sklopova stvaraju određene specifičnosti u tehnici izvođenja logičkih kola. U vezi s tim nastala je, na primer, tehnika logičkih kola metal-oksid-poluprovodnik — MOSL (metal-oxide-semiconductor-logic). Ova tehnika pokazuje neke značajne prednosti nad drugim u pogledu proizvodnje integrisanih sklopova.

U ovoj glavi biće izložene osnovne karakteristike navedenih sistema logičkih kola. Pri tome treba imati u vidu da jedan sistem ili tehniku izvođenja logičkih kola karakterišu mnogi faktori kao što su: fleksibilnost, pogodnost za sintezu složenih mreža, brzina, imunost na smetnje, generisani šum, temperaturski opseg, disipacija, cena koštanja i drugi.

Fleksibilnost se ogleda u pogodnosti kola za mnogostranu upotrebu. Drugim rečima, to je mera korisnosti, primenljivosti logičkog sistema u različitim slučajevima koji se susreću u eksplataciji. Tako, na primer, fleksibilnost jednog sistema logičkih kola karakterišu: raznovrsnost tipova kola, komplementarnost izlaza, mogućnost napajanja linija, pobuđivanje indikatora, eksitovanje logičkih kola drugih sistema, realizacija dodatne logike bez angažovanja novih komponenata itd.

Pogodnost logičkog sistema za sintezu složene mreže uslovljena je poznatim principom projektovanja da se i najsloženije Bulove funkcije realizuju posredstvom što manjeg broja osnovnih kola. U integrisanoj tehnici umesto toga koriste se čitavi sklopovi, koji svaki za sebe sadrži veći broj elementarnih logičkih kola. Razumljivo je da se sa povećanjem složenosti ovakvih jedinica prvenstveno želi da ostvari manja cena po logičkom elementu, manji gabarit kao i veća pouzdanost u toku rada.

O imunosti logičkih kola na šumove i smetnje kao i o brzini rada prekidača uopšte bilo je reči ranije. Napomenimo da se u digitalnoj elektronici brzina rada kola često izražava logičkim kašnjenjem. Logičko kašnjenje je vreme koje prođe od trenutka kada ulazni napon ima neku specificiranu vrednost do trenutka kada izlazni napon dostigne tu istu vrednost. Obično se za specificiranu vrednost uzima naponski nivo logičke nule, naime V (0).

Sistem logičkih kola, kod kojih je generisanje šuma svedeno na minimum, imaju prednosti u pogledu razvođenja energije za napajanje kao i postavljanje uzemljenih vodova. Očigledno je da će maksimalne dužine vodova i veza da zavise od preslušavanja koje nastaje pri izmeni logičkih stanja u kolima. U tom pogledu mogao bi se smatrati idealnim onaj sistem kod koga teku iste struje u oba logička stanja, tj. kod koga nema promene struje napajanja izazvane prekidačkim procesima.

Širok temperaturski opseg je uvek poželjan. Za komercijalne i industrijske potrebe ovaj opseg se kreće od −30 °C ili samo od 0 °C pa do 55, 70 ili 75 °C. Za vojne svrhe temperaturski opseg se proširuje na raspon od −55°C pa sve do 125 °C. Logično je očekivati da se povećanje temperaturskog opsega odražava i na povećanje troškova izrade logičkih kola u bilo kojoj tehnici.


Logički sistemi, koje karakteriše mala disipacija, imaju prednosti u pogledu hlađenja, kao i snabdevanja i razvođenja električne energije za napajanje. U nekim primenama ovaj faktor može da igra presudnu ulogu, kao na primer u satelitskim uređajima.

Cena logičkih elemenata izvedenih u različitim tehnikama svakako je jedan od najvažnijih faktora koji karakteriše dotični sistem. Upoređivanje sistema u ovom pogledu mogu da budu izvedena, s obzirom na cenu svedenu na neko osnovno kolo. Ovakva računica je, razumljivo, u najboljem slučaju samo približna.

S obzirom na to da su navedene osobine, koje karakterišu tehnike izvođenja logičkih kola, zastupljene u različitoj meri u pojedinim sistemima, to se prema postavljenim zahtevima pri projektovanju logičke mreže, mora da odabere najpovoljniji sistem za dati slučaj. Drugim rečima, to znači da još ne postoji apsolutno najbolji sistem logičkih kola, te se stoga pri projektovanju može da izvede optimizacija u pogledu samo nekih željenih parametara. Poznavanje opštih karakteristika pojedinih sistema logičkih kola, svakako će da olakša pravilan izbor sistema, koji će najbolje da odgovori kritičnim zahtevima postavljenog problema.

5.1. OTPORNO-TRANZISTORSKA LOGIKA — RTL

Linearno sabiranje binarnih vrednosti primenom otporne mreže pričinjava posebne teškoće pri uspostavljanju određenih logičkih nivoa. Međutim, dodavanjem tranzistora na izlaz ovakve mreže omogućava se uspostavljanje potrebnih logičkih nivoa u kolu. Na taj način se formira otporno-tranzistorska logika — RTL (resitor-transitor-logic) za izvođenje logičkih operacija.



Sl. 5.1. NILI kolo u RTL tehnici

Na sl. 5.1 prikazano je NILI kolo u RTL sistemu. Ako na bilo kom ulazu kola deluje pozitivan ili visoki napon, odnosno nivo napona logičke jedinice, na izlazu tranzistora uspostaviće se negativan ili niski napon, odnosno nivo napona koji odgovara logičkoj nuli:

$$V_I = V_I(0) = V_{CES}. \qquad (5.1)$$

Ako je ostvaren režim rada tranzistora sa većim faktorom zasićenja, onda je izlazni napon praktično konstantan, odnosno nezavisan je od veličine pobudne struje u kolu baze. Prema tome, ukoliko je na više ulaza istovremeno doveden pozitivan napon, izlazni napon će samo neznatno da se promeni zbog povećanog faktora zasićenja tranzistora.

Kada se, međutim, dovede napon logičke nule na sve ulaze kola istovremeno, tranzistor će biti zakočen, pa je izlazni napon

$$V_I = V_I(1) = V_{CC} - R_C(I_{CBO} + I_P). \qquad (5.2)$$

Vidimo da ovaj napon zavisi od struje potrošača I_P. Pošto njegova vrednost ne sme da bude manja od definisanog nivoa logičke jedinice, to je neophodno da otpor opterećenja bude unapred određen.

Prema izloženom načinu rada prikazanog kola u pozitivnoj logici vidimo da ono obavlja logičku NILI operaciju. Međutim, lako je proveriti da to kolo ima dualističku prirodu. Naime, kada se dato kolo koristi za negativnu logiku, ono će da obavlja logički NI operaciju. Stoga je kolo na sl. 5.1 u stvari NILI/NI kolo.

Uočimo da u baznom dovodu tranzistora posmatranog NILI kola postoji otpornost R_B i baterija V_{BB}. Njihova uloga je već poznata: obezbeđenje pouzdanog

blokiranja tranzistora i u najnepovoljnijim uslovima rada. Ukoliko se radi o silicijumskom tranzistoru, komponente R_B i V_{BB} mogu da budu i izostavljene. Kako je ulazni napon blokiranja obično nešto malo pozitivan (na primer V_{CES} prethodnog stepena), to će u ovom slučaju kroz tranzistor da teče izvesna struja $I_C > I_{CBO}$. To znači da pri ovakvom šemiranju kola prekidački tranzistor može da bude blokiran samo delimično, a ne potpuno. U vezi s tim, naravno, menja se nivo napona $V_I(1)$, te i jednačinu (5.2) treba korigovati u tom smislu.


Izlazni napon $V_I(1)$, kao što vidimo, zavisan je od opterećenja, odnosno od multiplikacije izlaza. Da bi se ovaj nedostatak otklonio, kolektor tranzistora se vezuje preko ograničavačke diode na referentni napon $V'_{CC} < V_{CC}$. U ovom slučaju napon $V_I(1)$ ostaće praktično nepromenjen sve dok je ispunjen uslov

$$I_P \gg \frac{V_{CC} - V'_{CC}}{R_C}. \tag{5.3}$$

Pošto referentni napon ograničavačke diode mora da bude $V'_{CC} > V(1)$, to se povećanjem napona V_{CC} omogućava priključivanje većeg broja kola na posmatrano NILI kolo.

Brzina rada kola u RTL tehnici ograničena je skoro konstantnom strujom pobude, koju određuje ulazni otpor R. Očigledno je, uostalom, da ovakva konfiguracija kola poseduje integraciono svojstvo, što se nepovoljno odražava na brzinu rada. Da bi se ublažio ovaj nedostatak logičkih kola u RTL tehnici, redni otpor R se često premošćava kapacitetom C. Na taj način formira se modifikovani sistem logičkih kola, koji se katkad označava sa RCTL (resistor-capacitor-transistor-logic). U cilju postizanja najboljih rezultata u pogledu brzine rada ovakvih kola, treba odabrati optimalne vrednosti šentirajućih kapaciteta, o čemu je već bilo reči.

Ukažimo još i na mogućnost paralelovanja, odnosno specijalnog međusobnog povezivanja logičkih kola RTL sistema u cilju realizacije drugih prekidačkih operacija bez dodavanja novih komponenata. Proširenje logike kola na takav način pokazano je na sl. 5.2. Vidimo u ovom slučaju da su izlazi dva ili više osnovnih NILI kola direktno povezani međusobno tako da se dobija još jedan dodatni zajednički izlaz Y. Očigledno je da će napon na ovom zajedničkom izlazu biti nizak kadgod vodi bilo koji ili pak oba tranzistora TR_1 i TR_2. Izlazni napon će, međutim, imati vrednost logičke jedinice samo u slučaju da su izlazi pojedinačnih kola Y_1 i Y_2 istovremeno na visokom naponskom nivou. Prema tome, pored NILI operacije, data logička kola u pokazanoj specijalnoj sprezi mogu da obavljaju i I operaciju. Tako se, na primer, za ulaze A, B, C i D dobijaju funkcije



Sl. 5.2. Paralelovanje izlaza logičkih elemenata

$$Y_1 = \overline{A+B} \quad \text{i} \quad Y_2 = \overline{C+D}, \tag{5.4}$$

kao i

$$Y = Y_1 Y_2 = \overline{A}\,\overline{B}\,\overline{C}\,\overline{D}. \tag{5.5}$$

Naglasimo da navedena osobina paralelovanja logičkih kola nije isključivo svojstvo kola izvedenih u RTL tehnici. Ovakvo proširenje logike moguće je izvesti u svim slučajevima u kojima se ispoljavaju dovoljno velike razlike izlaznih otpornosti u dva različita stanja osnovnih logičkih elemenata.

Na kraju, navedimo neke dobre i loše strane logičkih kola izvedenih u RTL tehnici. Dobre su:

1) pogodnost za realizaciju sa diskretnim komponentama,
2) jednostavnost,
3) mogućnost direktnog međusobnog povezivanja izlaza.

Loše strane su:


1) mali faktor multiplikacije izlaza — do 5,
2) ne baš velike brzine rada,
3) mala margina smetnji.

5.2. DIODNO-TRANZISTORSKA LOGIKA — DTL

Diodno-tranzistorska logika je u stvari kombinacija diodne i otporno-tranzistorske tehnike izvođenja logičkih kola. Pri korišćenju diodne tehnike za realizaciju kola videli smo da redovno nastaje smanjenje logičke amplitude signala. Zbog toga se prirodno nameće potreba, da se u logičku mrežu ugrade i pojačavački stepeni, sa kojima se ne samo restauriraju predviđeni logički nivoi napona, već se povećava i snaga za pobuđivanje drugih kola. Takvi pojačavači su u stvari logički invertorski stepeni. Prema tome, dodavanjem invertorskog stepena na elementarno I ili ILI kolo u diodnoj tehnici ostvaruju se novi logički elementi NI, odnosno NILI u sistemu DTL (diode-transistor-logic).

5.2.1. **Konfiguracija NILI i NI kola**

Na sl. 5.3 prikazano je NILI kolo kakvo se uglavnom izrađuje u DTL tehnici sa diskretnim komponentama. Otpornost R_B obezbeđuje sigurno blokiranje tranzistora pomoću negativnog napona baterije V_{BB}. Serijska otpornost R_S ograničava




Sl. 5.3. NILI kolo u DTL sistemu

struju baze, čineći je istovremeno i manje zavisnom od ulazne otpornosti tranzistora. Primena ove otpornosti je, dakle, od posebnog značaja kod tranzistora sa neujednačenim ulaznim karakteristikama. Naime, u takvom slučaju moglo bi se desiti

da neki od multipliciranih izlaza ne dobije dovoljnu struju pobude zbog toga, što je, na primer, tranzistor na jednom izlazu »odvukao« svu raspoloživu struju. Očigledno je, prema tome, da otpornost R_S doprinosi povećanju faktora multiplikacije izlaza. Dodajmo još da ova otpornost povećava i imunost kola na smetnje u neprovodnom režimu tranzistora.

Provodni režim tranzistora na sl. 5.3 uslovljen je stanjem $V(1)$ na bilo kom ulazu kola. Neprovodni režim, međutim, obezbeđen je samo kada su svi ulazi na nivou $V(0)$. Potencijal u tački H je u ovom slučaju niži nego u prethodnom, tako da nastaje inverzna polarizacija emitorskog tranzistora TR.

Iako prethodno kolo može da obavlja i logičku NI operaciju, naravno ako se primeni negativna logika, na sl. 5.4 prikazano je i logičko NI kolo za pozitivnu logiku. Zapazimo da ovde otporni razdelnik sadrži i otpornost R_H, preko koje se napajaju ulazne diode u već poznatom logičkom I kolu. Potencijal tačke H biće uvek vezan za najviši nivo napona na ulazima A, B i C. Tako, na primer, ako je bilo koji ulaz postavljen na napon logičke nule, onda će i potencijal u tački H biti približno na istom nivou, te otporni razdelnik obezbeđuje neprovodni režim tranzistora TR. S druge strane, režim provođenja tranzistora može da se ostvari povećanjem potencijala u tački H, što se postiže samo u slučaju da su svi ulazi kola istovremeno dovedeni na nivo napona logičke jedinice.




Sl. 5.4. NI kolo u DTL tehnici

Izvesne teškoće u logičkim kolima DTL sistema može da pričinjava vreme rasterećenja dioda. U vezi s tim pretpostavimo da su ove diode u kolu na sl. 5.3 direktno polarizovane tako da su struje dioda, a time i bazna struja tranzistora, dosta velike. Naglim dovođenjem niskog napona na $(M-1)$ ulaz kola, diode tih ulaza biće inverzno polarizovane. Pošto u periodu rasterećenja kroz ove diode prolazi dosta velika struja obrnutog smera, može se desiti da preostala struja direktnog smera ne bude dovoljna da i dalje zadrži tranzistor u zasićenju. Naravno da će se situacija u ovom pogledu da poboljša po isteku vremena rasterećenja inverzno polarizovanih dioda, pošto će tada kroz njih da prolaze samo inverzne struje zasićenja I_{DO}.

5.2.2. Multiplikacija priključaka

Logička kola izvedena u DTL tehnici mogu da imaju veći faktor multiplikacije priključaka nego što je to slučaj u RTL sistemu. Da bi se ilustrovala prednost DTL tehnike u tom pogledu na sl. 5.5 prikazana je mreža NILI kola u najnepovoljnijim uslovima s obzirom na provodni, odnosno neprovodni režim tranzistora TR_2. U režimu provođenja najnepovoljniji uslovi rada kola su oni koji doprinose smanjenju faktora zasićenja tranzistora TR_2. Prema tome u ovakvom slučaju treba uzeti u obzir sve činioce, koji utiču na povećanje struje kolektora, ili na smanjenje struje baze tranzistora TR_2. U vezi s tim pretpostavljeno je da struje multipliciranih izlaza

teku ka kolektorskom priključku. S obzirom na to da se ovde radi o inverzno polarizovanim diodnim ulazima sledećih logičkih kola, to je struja opterećenja NI_{DO}, gde je I_{DO} inverzna struja diode. S druge strane, struja baze I_b biće manja ukoliko je broj neeksitovanih ulaza veći, jer svaki takav ulaz odvodi struju vrednosti I_{DO}.



Sl. 5.5. Logička mreža u DTL sistemu
(a) najnepovoljniji uslovi provođenja TR_2
(b) najnepovoljniji uslovi neprovođenja TR_2


Imajući u vidu da je ova struja i u najnepovoljnijem slučaju vrlo mala — $(M-1)\,I_{DO}$ to, s obzirom na ovu činjenicu, faktor multiplikacije ulaza M može da bude dosta veliki, čak i do 50[6]. Razumljivo je, dalje, da će bazna struja tranzistora TR_2 da bude manja što je manji napon V_{CN} na kolektoru neprovodnog tranzistora TR_1. U vezi s tim je na sl. 5.5a i pretpostavljeno da su diode na svim izlazima tranzistora TR_1 direktno polarizovane. Očigledno je da će sa povećanjem faktora multiplikacije izlaza N nivo napona V_{CN} da se smanjuje, što može da dovede u pitanje pouzdanost

režima zasićenja tranzistora TR_2. Međutim, imajući u vidu da je struja opterećenja ovog tranzistora NI_{DO} vrlo mala, i faktor multiplikacije izlaza N u kolima DTL tehnike može da bude prilično veliki.

Najnepovoljniji uslovi rada logičkih kola s obzirom na režim neprovođenja tranzistora TR_2 prikazani su na sl. 5.5b. U ovom slučaju u tački G mora da postoji specificirani napon neprovođenja tranzistora V_{BN}, koji uslovljava inverznu struju I_{BV} u baznom dovodu. Pouzdanost ovog režima rada pored struje I_{BV} ugrožava i povećanje struje kroz otpornost R_S, odnosno porast napona V_C na kolektoru provodnog tranzistora TR_1, kao i povećanje faktora multiplikacije ulaza M.

5.2.3. Integrisana NI kola


U logičkim kolima DTL tehnike u užem smislu reči umesto redne otpornosti R_S ugrađuje se jedna ili više dioda, sa kojima se obezbeđuje potrebna imunost kola na smetnje. Ovakvo rešenje je naročito pogodno za kola u integrisanom obliku, budući da je u integrisanoj tehnologiji, kao što znamo, povoljnija izrada dioda i tranzistora nego otpornika. Jedno takvo integrisano logičko kolo u DTL sistemu prikazano je na sl. 5.6. Sa ulazne strane ovo kolo ima četiri priključka: tri ulaza A, B i C i ekspander X. Ovaj priključak omogućava povećanje broja ulaza kola dodavanjem, na primer, modula sa diodama D i E.



Sl. 5.6. Integrisano NI kolo

Dato integrisano kolo u pozitivnoj logici obavlja NI operaciju. Da bi tranzistor TR bio u provodnom stanju svi ulazi moraju da budu na visokom naponu tako da potencijal tačke H bude veći od zbira napona na diodama D_S i emitorskom spoju tranzistora TR. U slučaju da je faktor multiplikacije izlaza veliki, struja kroz diode D_S mora da bude dosta velika da bi se obezbedilo zasićenje tako opterećenog tranzistora. Međutim, zbog velike struje baze nagomilava se veliki tovar manjinskih nosilaca u području baze tranzistora. Pri isključivanju tranzistora ovaj tovar se sporo odvodi, pošto je struja isključivanja mala. Međutim, ako su ulazne diode kola brze, a diode D_S spore, rasterećenje tranzistora biće znatno brže. To dolazi otuda što nagomilani nosioci u diodama D_S omogućavaju proticanje veće struje isključivanja tranzistora za vreme trajanja perioda rasterećenja tih dioda. Ako bi se pri tome ostvarilo da nagomilani tovari u tranzistoru i diodama budu jednaki, onda se proračun struja može da izvede samo prema uslovima jednosmernog režima u kolu ne predviđajući mere u cilju poboljšanja vremena isključivanja tranzistora.

Kao što je napred istaknuto za brži rad kola potrebne su dve vrste dioda: brže na ulazima i sporije u baznom dovodu tranzistora. Ovakvo rešenje, međutim, pričinjava posebne teškoće u integrisanoj tehnologiji, jer zahteva upotrebu poluprovodničkog materijala različitih provodnosti.



Sl. 5.7. Modifikovano integrisano NI kolo

Osnovno DTL kolo u integrisanoj tehnologiji se ponekad modifikuje prema sl. 5.7. Ovo kolo je pogodnije za integrisanu proizvodnju, a uz to ima i poboljšane karakteristike u poređenju sa ranijim. Tako, na primer, izostala je baterija V_{BB}, a otpornost R_B je smanjena. Pored toga, struja ulaznih dioda je smanjena za oko 30%, dok je raspoloživa struja za pobuđivanje izlaznog tranzistora povećana skoro dvostruko zahvaljujući postojanju tranzistora TR_1, koji praktično radi kao emitorski stepen. Prema tome, u ovakvoj sprezi logičkog kola može da se upotrebi i tranzistor sa manjim koeficijentom strujnog pojačanja, odnosno sa datim tranzistorom postiže se veći faktor multiplikacije izlaza N. Tipičan broj izlaza u ovakvim kolima je 8, mada su ostvarena kola i sa 25 izlaza. Za kolo na sl. 5.7 mogu da se navedu još i ovi podaci: vreme kašnjenja 30 ns, imunost na smetnje 1 V, disipacija 9 mW, itd(8). Imajući u vidu da je prag provođenja ekvivalentan padu napona na dve diode, to pri porastu temperature treba računati sa smanjenjem napona praga za oko 3 mV/°C. U vezi s tim, istaknimo, da sa porastom temperature nastaje i pogoršanje margine smetnji.

Na kraju navedimo ukratko dobre i loše strane logičkih kola u DTL sistemu. Dobre strane su:


1) pogodnost za proizvodnju u diskretnoj i integrisanoj tehnologiji,
2) jednostavna izgradnja kola,
3) veliki faktori multiplikacije priključaka,
4) nizak sopstveni šum,
5) mala disipacija,
6) pogodnost za direktno povezivanje izlaza.

Loše strane su:

1) često mala imunost na smetnje,
2) nepogodnost za kapacitivna opterećenja,
3) osetljivost na temperaturske promene,
4) ne baš velika brzina rada.


5.2.4. Kola sa visokim pragom provođenja — HTL

U nekim primenama, koje karakteriše visok nivo šumova i smetnji, uobičajena logička kola u DTL tehnici ne mogu da udovolje zahtevima u pogledu margine smetnji. Za ovakve slučajeve koristi se logika visokog praga provođenja — HTL (high-threshold-logic), koju karakteriše visoka imunost na smetnje. Logička kola ove vrste su u suštini kola DTL tipa s tom razlikom što je serijska dioda u baznom dovodu prekidačkog tranzistora zamenjena Cener-diodom, sl. 5.8. Pored Cener-diode DZ koja podiže napon praga provođenja tranzistora TR_2 na nivo od nekoliko volti, ovo kolo mora da ima i relativno visok napon napajanja. Da bi se, međutim, sprečila preterano velika disipacija u kolu ovde su povećane i otpornosti u poređenju sa vrednostima u uobičajenim DTL kolima.



Sl. 5.8. NI kolo HTL tipa

Način rada logičkih kola u HTL sistemu je isti kao i u DTL samo je nastala razlika u naponskim nivoima. Predpostavljajući da su naponi na ulaznoj diodi i emitorskom spoju tranzistora TR_1 jednaki napon praga provođenja tranzistora TR_2 jednak je zbiru napona na njegovom emitorskom spoju i na Cener-diodi. Razumljivo je da postoje ovakva kola i bez tranzistora TR_1, te je prag provođenja u tom slučaju približno jednak samo padu napona na Cener-diodi. Da bi ilustrovali razliku naponskih nivoa, a s tim i margine smetnji, na sl. 5.9 prikazane su prenosne karakteristike uobičajenog DTL i odgovarajućeg HTL kola. Dok margina smetnji DTL kola iznosi oko 1 V, vidimo da je margina prikazanog HTL kola znatno veća — oko 5 V. Uz to treba napomenuti da je napon praga provođenja HTL kola praktično neosetljiv na temperaturske promene. To dolazi otuda što se temperaturske promene napona na Cenerovoj diodi i na ulazu tranzistora međusobno kompenziraju, jer je temperaturski koeficijent upotrebljene Cener-diode pozitivan.



Sl. 5.9. Prenosne karakteristike kola HTL tipa

Prenosna karakteristika na sl. 5.9 ucrtana je za kolo na sl. 5.8, koje u kolektorskom dovodu tranzistora TR_2 ima samo pasivnu otpornost R_C. Da bi se smanjila izlazna impedansa kola kada je tranzistor TR_2 zakočen, pored pasivne dodaje se i aktivna otpornost, koju čini tranzistor TR_3. Zahvaljujući smanjenoj impedansi

poboljšana je imunost kola na smetnje iz izvora za napajanje. S druge strane zbog male impedanse izlazi ovakvih kola se ne mogu međusobno direktno da sprežu u cilju ostvarivanja dodatne logike. Osim toga, izlazni napon logičke nule povećan je za pad napona na diodi D.

Dobre strane ovakvih kola, ukratko rečeno, su sledeće:

1) velika margina smetnji,
2) velika imunost na smetnje iz izvora za napajanje,
3) konstantan napon praga provođenja,
4) velika logička amplituda.

Loše strane su:

1) relativno velika disipacija,
2) visoka cena proizvodnje u integrisanoj tehnologiji zbog velikih vrednosti otpora.

5.3. LOGIKA SA DIREKTNOM TRANZISTORSKOM SPREGOM — DCTL


Tehnika izvođenja logičkih kola sa direktnom spregom tranzistora zasniva se na primeni tranzistora kao multipliciranog prekidačkog elementa. Naime, kod kola ovog tipa logička funkcija se formira tek na izlazu invertorskih stepena za razliku od, na primer, DTL kola gde je invertor samo negirao već formiranu logičku funkciju. S obzirom na to da je tranzistor u ovim kolima najviše upotrebljavana komponenta, to je DCTL tehnika logičkih kola pogodna za izvođenje u integrisanom obliku. U praktičnim realizacijama, međutim, nailazi se na teškoće iz razloga, što se pri multiplikaciji priključaka zahteva potpuna jednakost karakteristika upotrebljenih tranzistora.

5.3.1. **Konfiguracija NILI kola**

Na sl. 5.10 prikazana je šema jednog NILI kola u DCTL tehnici. Pošto svi tranzistori u kolu rade kao invertori, izlazni napon biće na visokom nivou samo u slučaju kada su svi tranzistori blokirani. Međutim, ako na ulazu A, B ili C deluje visoki napon, na izlazu kola formiraće se stanje logičke nule. Prema tome, logička funkcija kola data je izrazom

$$Y = \overline{A + B + C}, \tag{5.6}$$

što odgovara NILI operaciji za pozitivnu logiku. Razumljivo je da se sa istim kolom može da izvede i NI operacija, ako se, naravno, primeni negativna logika.



Sl. 5.10. NI kolo u DCTL sistemu

Uloga tranzistora u obavljanju logičke funkcije u DCTL sistemu je višestruka. Pored određivanja logike kola, tranzistori obezbeđuju veliku izolaciju i direktivnost na ulazu, kao i uspostavljanje potrebnih logičkih nivoa napona na izlazu kola. Pošto tranzistori deluju kao sabirni elementi, stabilnost niskog nivoa napona na izlazu kola može da bude dovedena u pitanje pri eksitaciji različitog broja ulaza. Radi toga je povoljnije da tranzistori rade u režimu zasićenja iako bi aktivni režim obezbeđivao nešto brži rad.

5.3.2. Multiplikacija priključaka

Pitanje faktora multiplikacije priključaka biće tretirano pomoću dvostepenog NILI kola, datog na sl. 5.11. Prvo NILI kolo ima dva ulaza A i B na bazama tranzistora TR_1 i dva izlaza, na koje su priključene baze tranzistora TR_2 i TR_3. Faktor multiplikacije izlaza N očigledno je da zivisi od baznih struja priključenih tranzistora, ali isto tako i od faktora multiplikacije ulaza M. Naime, pri provođenju tranzistora TR_2 i TR_3 tranzistori TR_1 moraju da budu zakočeni. Prema tome kroz otpornost R_{C1} teku struje baze provodnih i kolektorske struje neprovodnih tranzistora. Ukupna vrednost kolektorskih struja, koje su veće od inverznih struja zasićenja, s obzirom na to da su baze ovih tranzistora na izvesnom pozitivnom potencijalu, zavisi od broja ulaznih priključaka M. Drugim rečima što je faktor multiplikacije M veći, to je veći i pad napona na otpornosti R_{C1}. Ovo može da bude od posebnog interesa kod germanijumskih tranzistora pri visokim temperaturama, jer bi usled porasta inverznih struja, pobudni napon na bazama priključenih tranzistora mogao da bude nedovoljan za uspostavljanje režima zasićenja. U svakom slučaju, pod pretpostavkom da se radi o identičnim tranzistorima, faktori multiplikacije priključaka su implicitno određeni relacijom:

Sl. 5.11. Dvostepena mreža u DCTL tehnici

$$V_{CC}-R_{C1}(MI_{CN}+NI_{BS})>V_{BS}, \tag{5.7}$$

gde je I_{CN} kolektorska struja neprovodnog tranzistora. Maksimalna struja, koja se može da dobije iz baterije V_{CC} preko otpornosti R_{C1} iznosi

$$I_C=\frac{V_{CC}-V_{BS}}{R_{C1}}. \tag{5.8}$$

S druge strane ova struja treba da zadovolji uslov

$$I_C\geqslant MI_{CN}+NI_{BS}, \tag{5.9}$$

pri čemu je

$$I_{BS}=\frac{V_{CC}-V_{CS}}{h_F R_{C2}}. \tag{5.10}$$

Iz jednačina (5.8)—(5.10) nalazi se da faktor multiplikacije izlaza mora da zadovolji uslov

$$N\leqslant h_F\frac{R_{C2}}{R_{C1}}\cdot\frac{V_{CC}-(V_{BS}+MR_{C2}I_{CN})}{V_{CC}-V_{CS}}. \tag{5.11}$$

Iz gornjeg izraza vidi se da kolektorska struja neprovodnih tranzistora može da bude kritična naročito pri nižim naponima napajanja. U slučaju kada je napon napajanja dovoljno veliki i kada su otpornici u kolektorskim dovodima tranzistora jednaki, onda iz jednačine (5.11) izlazi da najveći faktor multiplikacije može da dostigne vrednost koeficijenta strujnog pojačanja tranzistora. Ovakav zaključak je istina dosta

optimistički, jer praktična vrednost broja izlaza N obično ne prelazi petinu vrednosti koeficijenta h_{FE}. Razlog tome leži u činjenici što je u jednačini (5.10) uzeta granična vrednost bazne struje zasićenja koju bi inače trebalo pomnožiti još i sa faktorom zasićenosti tranzistora. Osim toga broj izlaznih priključaka se smanjuje i kao mera predostrožnosti za slučaj neujednačenih karakteristika tranzistora.

Iako su logička kola u DCTL sistemu jednostavna i pogodna za fabrikaciju u integrisanom obliku njihova primena je dobrim delom ograničena zbog relativno male brzine rada. Smanjena brzina ovakvih kola posledica je dosta dugog vremena rasterećenja tranzistora, koji često radi sa vrlo velikim faktorom zasićenja. Ovo najbolje ilustruje slučaj kada su struje neprovodnih tranzistora zanemarljivo male, a faktor multiplikacije izlaza je $N=1$. Pod pretpostavkom da se radi o identičnim stepenima iz izraza (5.8) i (5.10) proizilazi da bazna struja tranzistora ima približno istu vrednost kao i kolektorska, što znači da tranzistor stvarno radi u dubokom zasićenju.

5.3.3. **Problem preotimanja bazne struje**


Velike teškoće u primeni DCTL kola pričinjava neujednačenost karakteristika tranzistora. U tom pogledu naročito su kritične vrednosti ulaznih otpornosti, odnosno naponi između baze i emitora V_{BE}. U slučaju da je napon provođenja tranzistora TR_2 na sl. 5.11 manji nego tranzistora TR_3, prvi tranzistor će pre da provede, vezujući na taj način potencijal kolektora TR_1 na nivo napon V_{BES2}. Prema tome tranzistor TR_3, koji ima veći napon provođenja ne može da bude doveden u stanje zasićenja, a možda ni u stanje provođenja, jer je uspostavljeni nivo pobudnog napona nedovoljan za njegovo eksitovanje. Drugim rečima, zbog neujednačenih karakteristika, neki tranzistori u kolu troše veću struju na račun drugih tranzistora u tolikoj meri, da dovode u pitanje i pravilan rad kola. Da bi se umanjio problem preotimanja bazne struje, neophodno je izvršiti odabiranje tranzistora, što naravno, ograničava ili bar poskupljuje proizvodnju logičkih kola u DCTL tehnici.

5.3.4. **Upotreba tranzistora sa predotporom**

Da bi se ublažili navedeni nedostaci razmatranih kola u DCTL sistemu, ovaj sistem se često modifikuje u tranzistorsku logiku sa otpornom spregom — RCTL (resistor-coupled-transistor-logic). Ova tehnika izvođenja logičkih kola našla je široku primenu u digitalnim računarima, tako da se često naziva tranzistorska logika digitalnih računara — DCTL (digital-computer-transistor-logic). Štaviše, zbog korišćenja otpora i tranzistora u realizaciji ovakvih logičkih kola, neki ih svrstavaju u već poznatu grupu RTL kola. Ovo, ipak, nije sasvim korektno, s obzirom da ovde otpori služe samo za spregu, a ne i za formiranje logičke funkcije.

Tipično logičko kolo u RCTL tehnici pokazano je na sl. 5.12. Za razliku od kola sa direktnom spregom, ovde je sprega između tranzistora izvedena preko otpornosti R_S. Uloga ove otpornosti je da izjednači bazne struje tranzistora, odnosno da smanji varijacije osobina kola, koje nastaju pri korišćenju tranzistora sa različitim ulaznim karakteristikama. Efekat dodate bazne otpornosti biće najbolje ilustrovan pomoću snimljenih ulaznih karakteristika za dva različita tranzistora TR_1 i TR_2, sl. 5.13. Napon V_U priključen je na ulaz stepena, tj. na otpornost R_S ako ona postoji, odnosno direktno na bazu kada je $R_S=0$. Dijagrami I_B — V_U pokazuju da nagib karakteristika opada sa povećanjem otpornosti R_S. Ako za referentni napon uzmemo vrednost V_{BST1}, pri kojoj se tranzistor TR_1 dovodi na

prag zasićenja, bazna struja ovog tranzistora biće I_{BST1}. Međutim, pri istoj vrednosti pobudnog napona bazna struja tranzistora TR_2 biće veća i iznosiće I_{BS2}




Sl. 5.12. Dvostepena mreža u RCTL tehnici

ako je predotpor $R_S=0$, odnosno I'_{BS2}, ako otpor R_S postoji. Efekat serijskog otpora R_S može da se izrazi odnosom najveće i najmanje bazne struje paralelno vezanih tranzistora

$$\gamma=\frac{I_{B\max}}{I_{B\min}}. \tag{5.12}$$

U ilustrovanom primeru na sl. 5.13 vidi se da je odnos $\gamma=I'_{BS2}/I_{BST1}$ dosta manji od odnosa $\gamma=I_{BS2}/I_{BST1}$, što očigledno ukazuje na smanjenje varijacija bazne struje tranzistora primenom predotpora. Treba istaći da se odnos γ vrlo brzo smanjuje pri relativno malim vrednostima otpora R_S. Znatnijim povećanjem predotpora, znači, u tom pogledu se ne dobija mnogo, kao što se vidi i iz priloženog dijagrama na sl. 5.14, koji je dobijen na osnovu snimljenih karakteristika I_B—V_U za jedan konkretan primer.



Sl. 5.13. Uticaj predotpora R_S na ulazne karakteristike tranzistora

Pri određivanju faktora multiplikacije za kolo na sl. 5.12 mora se voditi računa ne samo o različitim ulaznim karakteristikama tranzistora već i o dodatnom padu napona na baznim predotporima R_S. Prema tome, kada su ulazi A i B na niskom naponu, potencijal u tački Q može da bude

$$V_{Q2}=V_{BST2}+R_S I_{BST2}.$$


ili

$$V_{Q3}=V_{BST3}+R_S I_{BST3} \quad \text{itd.} \tag{5.13}$$


S druge strane, struja kroz otpornost R_{C1} treba da bude

$$\frac{V_{CC}-V_Q}{R_{C1}}=\sum_{i=1}^{N} I_{Bi}+MI_{CN}. \tag{5.14}$$

Zbog nelinearnosti bazne karakteristike tranzistora dalju analizu je najbolje izvesti primenom grafičke metode. U tom cilju u sistemu karakteristika I_B—V_{BE} raspoloživih tranzistora TR_{123}, sl. 5.15, treba ucrtati radnu pravu prema jednačini (5.13)



Sl. 5.14. Zavisnost odnosa baznih struja od baznog predotpora



Sl. 5.15. Izbor radne tačke

za nekoliko vrednosti otpora R_S. Pri odabiranju položaja radne prave očigledno je da prag zasićenja nijednog tranzistora ne sme da bude iznad radne prave. Tranzistor TR_1 ima najveći napon praga zasićenja, te se na prvi pogled nameće zaključak da taj tranzistor treba tretirati kao granični slučaj. Međutim, izborom referentnih uslova rada prema tranzistoru TR_2 znatno se smanjuje i odnos varijacija baznih struja γ. Pretpostavljajući da su u tački Q na sl. 5.12 svi priključeni tranzistori tipa TR_3, izuzev jednog koji je tipa TR_2, onda se za jednačinu (5.14) može da piše:

$$\frac{V_{CC}-V_{Q2}}{R_{C1}}=I_{BST2}+(N-1)I_{BS3}+MI_{CN}. \tag{5.15}$$

Smenjujući u gornju jednačinu vrednost napona V_{Q2} prema jednačini (5.13), zatim struje I_{BST2} prema jednačini (5.10) i uvodeći odnos $\gamma=I_{BS3}/I_{BST2}$, faktor multiplikacije izlaza može da se napiše u sledećem obliku:

$$N=\frac{h_{F2}R_{C2}}{\gamma R_{C1}}\cdot\frac{V_{CC}-V_{BST2}-R_{C1}MI_{CN}}{V_{CC}-V_{CS2}}-\frac{1}{\gamma}\left(1+\frac{R_S}{R_{C1}}\right)+1. \tag{5.16}$$

Gornji izraz ukazuje na zavisnost broja izlaza logičkog kola od odnosa γ, odnosno od veličine baznog predotpora R_S. Kao što je pokazano na sl. 5.14, odnos γ stalno opada sa povećanjem vrednosti R_S. Faktor multiplikacije izlaza N, međutim, u početku raste pri povećanju otpornosti R_S, ali kasnije počinje da opada, pošto drugi član u jednačini (5.16) postaje dominantan, jer se odnos γ približava jedinici.

U prethodnom razmatranju kola na sl. 5.12 prećutno je pretpostavljeno da tranzistori TR_2, TR_3 itd. nisu multiplicirani, tj. da predstavljaju običan invertorski

stepen. Međutim, ako se i ovde radi o multipliciranim NILI kolima, proučavanje takve mreže, naravno, postaje složenije. To dolazi otuda što pojedina priključena NILI kola mogu da imaju različite faktore multiplikacije ulaza M, a osim toga i logička stanja pojedinih tranzistora u priključenim NILI kolima mogu da budu različita. Zbog toga je u opštem slučaju teško odrediti najnepovoljnije uslove rada kola, na primer sa aspekta broja izlaza. Umesto toga radije se analiza ovakvog kola izvodi za najnepovoljniji slučaj, ali pri nekim unapred datim uslovima, na primer, za jednake pobude na bazama tranzistora.

5.3.5. Margina smetnji

Margina smetnji logičkih kola u DCTL sistemu je dosta mala. Tako, na primer, u kolu na sl. 5.11 za slučaj da je tranzistor TR_1 u zasićenju a TR_2 blokiran, margina smetnji iznosi

$$V_{MS} = V_{BT2} - V_{CES1}. \tag{5.17}$$

Ovakvo direktno određivanje napona margine smetnji ne bi se moglo u opštem slučaju da primeni i na kola sa serijskim predotporom, sl. 5.12. Korekcija gornje vrednosti sastojala bi se u tome, da se pri određivanju margine smetnji uzme u obzir i pad napona na otpornostima R_S.


Interesantno je skrenuti pažnju na činjenicu da margina smetnji zavisi i od multiplikacije ulaza. Posmatrajmo, na primer, NILI kolo sa tranzistorima TR_2 na sl. 5.12. Ako se M istih tranzistora napaja preko otpornosti R_{C2} onda se raspoloživa struja $(V_{CC} - V_{CES2})/R_{C2}$ raspodeljuje na sve tranzistore. To znači da je kolektorska struja svakog tranzistora M puta manja, uslovljavajući time i potrebu manje bazne struje koja će tranzistor da dovede na granicu zasićenja. Očigledno je da je za tako smanjenu vrednost bazne struje potreban i manji nivo napona na bazi, što zapravo uslovljava i smanjenje napona margine smetnji.

Uticaj temperature na marginu smetnji je potpuno shvatljiv kad se imaju u vidu varijacije napona praga provođenja tranzistora. U svakom slučaju margina smetnji se smanjuje pri povećanju temperature. Treba istaći, međutim, da se sa porastom temperature ostvaruju uslovi za povećanje faktora multiplikacije na izlazu kola. To je i razumljivo kad se ima u vidu da povećanje pomenutog faktora iziskuje veći koeficijent strujnog pojačanja tranzistora, jednačina (5.16). S druge strane, napomenimo da pri višim temperaturama dolazi do izražaja i inverzna struja zasićenja tranzistora, koja, uslovljava smanjenje broja izlaza.

5.3.6. Integrisana DCTL kola

Već je ukazano da su logička kola sa direktnom spregom tranzistora pogodna za proizvodnju u integrisanom obliku. Međutim, problem preotimanja bazne struje nameće i ovde potrebu primene tranzistora sa baznim predotporima. Na sl. 5.16a prikazana je praktična realizacija jednog takvog integrisanog NILI/NI kola u RCTL tehnici. Osim toga na sl. 5.16b date su prenosne karakteristike za različite vrednosti faktora N i na različitim temperaturama. Na tim karakteristikama se vidi da je za kompletnu izmenu stanja prekidača dovoljna promena ulaznog napona od oko 150 mV. Dalje, uočava se smanjenje logičke amplitude pri povećanju broja izlaznih priključaka N. Zbog temperaturske nestabilnosti, tolerancije otpora i varijacije koeficijenta pojačanja h_{FE}, kao i praga provođenja V_{BET}, faktor multiplikacije izlaza ne uzima se veći od 5. Podsetimo da se sa povećanjem ovog faktora smanjuje stepen

zasićenosti tranzistora, što se nepovoljno odražava na marginu smetnji. Osetljivost kola na smetnje može, naravno, da se odredi iz priloženih karakteristika. Tako se pomoću krive za $N=5$ na temperaturi od 25 °C nalazi da je margina smetnji pri



Sl. 5.16. Integrisano NILI kolo u RCTL tehnici
(a) šema kola
(b) prenosne karakteristike

visokom nivou veća od 100 mV. Pri niskom nivou ona je bolja zbog veće razlike između napona zasićenja i praga provođenja tranzistora. Najzad, na istim karakteristikama treba još zapaziti da se naponi praga provođenja kao i logičke amplitude prekidača smanjuju pri povećanju temperature.

Kao zaključak izlaganja o logičkim kolima u DCTL sistemu uopšte, navedimo ukratko njegove dobre i loše strane imajući u vidu uglavnom integrisanu tehnologiju izrade. Dobre strane su:

1) jednostavna proizvodnja,

2) najmanje dimenzije za određenu mrežu sa bipolarnim poluprovodničkim elementima,

3) mali napon napajanja

4) mogućnost direktnog međusobnog povezivanja izlaza.

Loše strane su:

1) mala imunost na smetnje,

2) relativno mali faktor multiplikacije.

5.4. TRANZISTORSKO-TRANZISTORSKA LOGIKA — TTL


Tranzistorsko-tranzistorska logika kola, poznata pod nazivom TTL (transistor-transistor-logic.), postala je u poslednje vreme veoma interesantna za primenu u savremenoj elektronici. Ovaj sistem logičkih kola često iziskuje veći broj komponenata, te na prvi, pogled izgleda da je manje ekonomičan od ostalih. Međutim, pošto je TTL tehnika razvijena sa stanovišta proizvodnje u integrisanoj tehnologiji, prethodni zaključak postaje neodrživ, jer se ekonomičnost izrade integrisanog kola ne ocenjuje njegovom složenošću, odnosno brojem komponenata. Istina, logička kola TTL sistema u principu mogu da budu izvedena i sa diskretnim elementima i tada u stvari i nisu složenija od kola drugih sistema. Međutim, takva kola obično ne mogu da pruže sve one prednosti, koje inače stoje na raspolaganju kod složenih — integrisanih TTL kola.

5.4.1. **Osnovna konfiguracija NI kola**

Na sl. 5.17 pokazana je šema logičkog kola u TTL tehnici. Dok je u ranijim sistemima korišćena isključivo emitorska veza tranzistora, primetimo ovde da su tranzistori TR_1 upotrebljeni u baznoj vezi. Ako je bilo koji od ulaza postavljen na niski napon, koji u pozitivnoj logici predstavlja stanje logičke nule, napon u tački Q biće

$$V_Q = V_U(0) + V_{BE1}. \qquad (5.18)$$

Kako je ovaj napon nedovoljan da direktno polarizuje dva PN spoja — kolektorski u tranzistoru TR_1 i emitorski u tranzistoru TR_2-to invertorski stepen u posmatranom kolu ostaje u neprovodnom stanju. Prema tome, na izlazu kola biće napon logičke jedinice. U slučaju da su svi ulazi A, B i C tranzistora TR_1 na visokom potencijalu napon u tački Q biće dovoljno visok da polarizuje pomenute PN spojeve u direktnom smeru. Na taj način preko otpornosti R_B potećiće struja baze tranzistora TR_2, na čijem će se kolektoru sada uspostaviti nivo napona logičke nule. Prema tome, logika datog kola odgovara prekidačkoj NI operaciji. Vrednost napona u tački Q podešava se tako da pri svim predviđenim opterećenjima zadovoljava uslov



Sl. 5.17. NI kolo u TTL sistemu

$$V_U(0) + V_{BE1} < V_Q < V_U(1) + V_{BET1} \qquad (5.19)$$

Ulazni naponi u gornjem izrazu obično imaju vrednosti

$$\begin{aligned} V_U(0) &= V_{CES} \\ V_U(1) &= V_{CC} - R_C I_{CN}, \end{aligned} \qquad (5.20)$$

gde je I_{CN} struja kroz kolektorski otpor neprovodnog tranzistora na koji je priključen ulaz tranzistora TR_1.

U toku provođenja tranzistora TR_2 nastaje nagomilavanje manjinskih nosilaca pošto on radi u režimu zasićenja. Dovođenjem bilo kog ulaza, na primer A, tranzi-

stora TR_1 na visoki napon potećiće emitorska struja kroz odgovarajući spoj baza-emitor. Usled toga se uspostavlja i struja u kolektorskom dovodu istog tranzistora. Ovu struju u početku čine nagomilani nosioci u tranzistoru TR_2, a docnije ona se svodi na inverznu struju baznog priključka istog tranzistora. Prema tome, zahvaljujući postojanju tranzistora TR_1 obezbeđen je pre svega odvodni put za inverznu struju zasićenja tranzistora TR_2, a osim toga i brzo rasterećenje ovog tranzistora pri delovanju struje isključivanja. Podsetimo da su ovi problemi u DTL tehnici iziskivali složenija rešenja. Zbog toga je TTL tehnika u pogledu brzine rada najpovoljniji postojeći sistem logičkih kola u kome tranzistori rade u oblasti zasićenja.

Margina smetnji kola na sl. 5.17 je na žalost vrlo mala. Polazeći od toga da je tranzistor TR_2 vezan na kolektor nekog prethodnog tranzistora TR_0, koji se nalazi u zasićenju, onda će tranzistor TR_1 biti u zasićenju, a TR_2 je blokiran. Margina smetnji na bazi tranzistora TR_2 u datim uslovima iznosi

$$V_{SM} = V_{BET2} - [V_U(0) + V_{CES1}]. \tag{5.21}$$

Iz ovog izraza vidi se da dozvoljeni napon smetnji ne bi smeo biti veći od 0,3—0,4 V u normalnim temperaturskim uslovima rada. Pri povišenim temperaturama, međutim, margina smetnji praktično se svodi na nulu. Zbog toga pokazano logičko kolo u TTL tehnici ima veoma ograničenu primenu.

Pri izradi TTL kola integrisanom tehnologijom, umesto većeg broja ulaznih tranzistora sa uzemljenom bazom koristi se modifikovana konstrukcija tranzistora sa multipliciranim emitorskim spojevima[16]. Ovakav višeemitorski tranzistor olakšava izvođenje TTL kola sa većim brojem ulaza (oko 7—8), ali time se u pogledu margine smetnji ne menja ništa. Povećanje dozvoljenog nivoa smetnji može da se ostvari ako se u bazni dovod tranzistora TR_2 na sl. 5.17 veže dioda na red sa emitorskom diodom tranzistora. Ovakvo rešenje, međutim, lišava TTL kolo pomenutih prednosti u pogledu rasterećenja tranzistora TR_2 kao i toka njegove inverzne struje. Štaviše, dodata dioda i uz to neophodni odvodni otpornik između baze i emitora TR_2 smanjuju baznu struju ovog tranzistora, čime se pogoršava brzina rada prekidača. Osim toga, izlazna otpornost kola na sl. 5.17 je relativno velika, te je stoga osetljivo na veličinu i prirodu opterećenja. Zbog svega toga se u integrisanoj tehnici konstruiše složenije TTL kolo, kod koga su otklonjeni navedeni nedostaci.

5.4.2. Modifikacije integrisanih kola

Logičko NI kolo TTL sistema u integrisanoj verziji prikazano je na sl. 5.18. Ono se sastoji iz tri dela: višeemitorskog tranzistora TR_1, zatim obrtača faze sa tranzistorom TR_2 i dinamičkog invertora sa tranzistorima TR_3 i TR_4. Uloga tranzistora TR_1 je poznata: on ostvaruje logičku I operaciju. Prema tome, samo u slučaju kada su svi emitori A, B i C na visokom naponu tranzistor TR_2 biće u provodnom stanju. Pri svim ostalim kombinacijama na ulazima tranzistora TR_1 tranzistor TR_2 biće neprovodan.

Tranzistor TR_2 ima približno iste otpornosti u emitorskom i kolektorskom dovodu. Otuda se na ovom stepenu, čije je pojačanje približno jednako jedinici, pojavljuju jednaki naponi oba polariteta. Drugim rečima to znači da se naponi na emitorskom i kolektorskom priključku ovog tranzistora menjaju u suprotnim smerovima — kad jedan raste drugi opada i obrnuto.

Tranzistor TR_3 radi kao invertor kod koga je pasivni kolektorski otpornik zamenjen dinamičkom otpornošću tranzistora TR_4. Baze ovih tranzistora su vezane

na emitorski odnosno na kolektorski priključak faznog obrtača. Prema tome, za vreme provođenja tranzistora TR_2, donji tranzistor invertorskog stepena biće u zasićenju a gornji u neprovodnom stanju, tako da se na izlazu uspostavlja napon


$$V_I(0) = V_{CES3}. \quad (5.22)$$

U ovom stanju kola tranzistor TR_3 je pogodan za prihvatanje struje I_P od strane priključenih opterećenja.

Da bi tranzistor TR_4 bio u neprovodnom stanju dok je TR_3 u zasićenju mora da bude ispunjen uslov

$$V_{BES3} + V_{CES2} - V_{CES3} < < V_{BET4} + V_D. \quad (5.23)$$

Očigledno je da gornji uslov bez diode D ne bi bio pouzdano obezbeđen, te se stoga i postavlja dioda u emitorski ili bazni dovod tranzistora TR_4.



Sl. 5.18. Integrisani NI element u TTL logici

U drugom slučaju, tj. kada je tranzistor TR_2 u neprovodnom stanju, tranzistor TR_3 biće takođe neprovodan, a TR_4 provodan. Uspostavljeni nivo napona na izlazu sada ima vrednost

$$V_I(1) = V_{CC} - R_{C2}\frac{I_P}{h_{F4}} - V_{BE4} - V_D. \quad (5.24)$$


Drugi član na desnoj strani u gornjem izrazu potiče od bazne struje tranzistora TR_4, koji obezbeđuje struju opterećenja I_P na izlazu kola. Tranzistor TR_4 radi praktično kao stepen sa uzemljenim kolektorom, jer relativno mala otpornost R_{C4} služi samo da ograniči struju kolektora. Zahvaljujući tome ovaj stepen može da da veliku struju I_P priključenim spoljašnjim potrošačima.

Za razliku od kola na sl. 5.17, invertorski stepen TR_3 na sl. 5.18 nema mogućnost brzog rasterećenja nagomilanog tovara kroz bazni dovod. Međutim, ovo rasterećenje je forsirano drugim putem. Naime, pri blokiranju tranzistora TR_2, koji se, kao što je pokazano, brzo rasterećuje kroz tranzistor TR1, tranzistor TR_4 počinje da vodi pre nego što je tranzistor TR_3 uspeo da se oslobodi nagomilanog tovara. Pošto su, znači, oba invertorska tranzistora provodna, to će kroz njih u prvom trenutku da potekne velika struja iz baterije V_{CC}. Zahvaljujući ovom porastu kolektorske struje, tranzistor TR_3 se prinudno rasterećuje te tako ubrzano prelazi u neprovodno stanje. S druge strane, međutim, zbog ovih strujnih udara povećava se potrošnja električne energije i to više ukoliko je veća učestanost prekidanja.

Margina smetnji integrisanog kola povećana je praktično za pad napona na jednom PN spoju. Polazeći od istih uslova koji su važili za jednačinu (5.21), za niskonaponsku marginu smetnji može da se napiše izraz

$$V_{MS} = V_{BET2} + V_{BET3} - [V_U(0) + V_{CES1}]. \quad (5.25)$$

Primetimo ovom prilikom da je maksimalni potencijal na emitoru tranzistora TR_2 ograničen veličinom napona V_{BES3}. To znači da je i napon baze ovog tranzistora ograničen na vrednost pada napona na emitorskim PN spojevima dva zasićena tranzistora. Prema tome, ako su ulazni naponi na emitorskim priključcima dovoljno veliki, tranzistor TR_1 radi u invertovanim uslovima, tj. kolektor tranzistora ima ulogu emitora, a emitor ulogu kolektora. Budući da je koeficijent strujnog pojačanja invertovanog tranzistora vrlo mali, to su i struje tranzistora u ovakvom režimu rada takođe male. Međutim, emitorska struja tranzistora će naglo da poraste kada potencijal na ulazu dostigne vrednost probojnog napona, sl. 5.19. Vrednost ovog napona zavisi ne samo od otpornosti difundovane baze tranzistora već i od potencijala na ostalim ulazima. Tako, na primer, ako je ulaz A na visokom a B na niskom potencijalu, proboj nastaje pri ulaznom naponu




Sl. 5.19. Ulazna karakteristika kola na sl. 5.18.

$$V_U = BV_{EB(A)} + V_{BE(B)} + V_U(0)_{(B)}. \tag{5.26}$$

S druge strane, direktna emitorska struja tranzistora TR_1 će naglo da poraste pri povećanju negativnog napona na ulazu kola. Radi toga se često emitorski izvodi tranzistora TR_1 vezuju preko ograničavačkih dioda na masu, čime se onemogućava da negativni naponi na ulazu kola budu veći od pada napona na tim diodama.

Već je istaknuto da TTL tehnika omogućuje najbrži rad logičkih kola sa tranzistorima u zasićenju. Na sl. 5.20 pokazano je modifikovano TTL kolo predviđeno za vrlo brzi rad. Uočimo odmah u ovom kolu da dinamičku otpornost u kolektorskom dovodu tranzistora TR_3 čini sada Darlingtonova sprega tranzistora TR_4 i TR_5. I ovaj složeni stepen radi kao emitor-folover obezbeđujući vrlo malu izlaznu impedansu, reda desetak oma. U vezi s tim, visoki napon pri datom opterećenju na izlazu sada je veći. Pošto napon V_{CES4} sprečava da tranzistor TR_5 ide u zasićenje to je njegovo isključivanje brže.



Sl. 5.20. NI kolo za brzi rad


Druga izmena učinjena je zamenom pasivnog otpora u emitorskom dovodu tranzistora TR_2 dinamičkom otpornošću tranzistora TR_6. Zahvaljujući velikoj otpornosti ovog tranzistora na početku provođenja, veći deo struje tranzistora TR_2 usmerava se na bazu tranzistora TR_3 čime se ubrzava njegovo uključivanje. U toku normalnog provođenja tranzistora TR_6, njegova otpornost je smanjena, čime se sprečava da izlazni tranzistor TR_3 ide duboko u zasićenje. Pored toga pri isključivanju ovaj tranzistor ostaje još nekoliko trenutaka u aktivnom režimu, potpomažući time isključivanje tranzistora TR_3. Napomenimo još da dodati tranzistor ima uticaja i na poboljšanje temperaturske stabilnosti kola.

Ilustracije radi navedimo i neke brojne vrednosti koje karakterišu brzo logičko kolo u TTL sistemu[7]:

Napon napajanja	4,5—5,5 V
Potrošnja	20 mW
Napon praga provođenja	1,5 V
Margina smetnji na 25 °C	400 mV
Broj izlaza	10
Ulazna otpornost	400 KΩ (2,5 K Ω)
Izlazna otpornost	10 Ω
Srednje kašnjenje	5—10 ns
Prelazna stanja	1 ns

Primetimo još i to da se, za razliku od ranijih sistema, logička amplituda datih TTL kola povećava sa porastom temperature, što je posledica smanjenja pada napona na PN spojevima u invertorskom delu kola.

Formiranje novih logičkih funkcija paralelovanjem izlaza integrisanih TTL kola u principu nije moguće. To je uostalom i razumljivo kad se imaju u vidu male izlazne impedanse ovih kola u oba prekidačka stanja. Direktnim spajanjem izlaza takva dva kola sa različitim logičkim stanjima uvek bi se dobila redna veza dva tranzistora u provodnom stanju, od kojih je jedan sigurno u zasićenju. Takva sprega, pored neodređenosti logičkog nivoa, prouzrokovala bi i znatno povećanje struje kroz invertorske grane, što je praktično nedopustivo. Zbog toga se konstruišu i drugačija TTL kola, koja su obično još složenijeg sastava. Jedno dosta prosto kolo, pogodno i za direktnu spregu izlaza, dato je na sl. 5.21. Konfiguracija ovog kola nije nam nepoznata pa ćemo o njemu reći samo toliko, da ono ima najbolji proizvod brzina — disipacija (speed-power product) među kolima TTL tehnike (kašnjenje 5 ns, disipacija 7 mW[7]).



Sl. 5.21. NI kolo sa mogućnošću paralelovanja izlaza

Na kraju navedimo ukratko dobre i loše strane logičkih kola u TTL sistemu. Dobre su:

1) velika brzina,
2) mala izlazna otpornost,
3) veliki broj izlaza,
4) dobra imunost na smetnje iz izvora za napajanje,

5) mali proizvod brzina — potrošnja,
6) usklađuje se sa kolima DTL sistema.


Loše strane su:

1) nemogućnost paralelovanja izlaza,
2) strujni udari pri prekidanju,
3) veći sopstveni šum.

5.5. LOGIKA SA EMITORSKOM SPREGOM — ECL

Savremeni razvoj računske tehnike, telekomunikacija i instrumentacije nameće potrebu projektovanja logičkih sistema koji su u stanju da rade sinhronizovano sa takt-generatorima učestanosti do 100 MHz. Pri realizaciji logičkih kola sa kašnjenjem od svega nekoliko nanosekunada treba računati sa vremenom promene logičkog nivoa napona u trajanju od 1—2 ns. Stoga pri projektovanju ovako brze logičke mreže nameću se dva problema: prvi, da se ostvari tako brzo logičko kolo i drugi, da se izvrši podesno povezivanje takvih kola u mreži. Značaj ovog drugog problema postaje jasniji kad se ima u vidu da prostiranje impulsa kroz slobodan vod dužine oko 40 cm traje približno isto toliko koliko i vreme uspostavljanja napona na vrlo brzom logičkom kolu.

Pri konstrukciji vrlo brzih logičkih kola poželjno je da prekidački tranzistori ne ulaze u oblast zasićenja, kako bi se izbeglo povećanje vremena isključivanja prouzrokovano nagomilanim tovarom manjinskih nosilaca u tranzistoru. Međutim, praktično je neizvodljiva konstrukcija prekidačkog kola u kome bi se izbegao režim zasićenja tranzistora kontrolisanjem njegove bazne struje. Koeficijent strujnog pojačanja, na primer, varira od tranzistora do tranzistora u tolikoj meri da je regulisanje provodnog stanja pomoću bazne struje vrlo nepouzdano.



Sl. 5.22. CML sistem logičkih kola
(a) principijelna šema kola
(b) prenosna karakteristika


Režim provođenja tranzistora može da se podešava projektovanjem prekidačkog kola tako, da emitorska struja prekidačkog tranzistora bude kontrolisana nezavisno od pobudne struje baze. Zbog postojanja konstantne struje u takvim kolima, ona se uvrštavaju u grupu logičkih kola sa konstantnom strujom i često se označavaju sa CML (current-mode-logic).

Principijelno logičko kolo u CML sistemu pokazano je na sl. 5.22a. Konstantna struja generatora I raspoređuje se na struju tranzistora i na struju diode podešavanjem veličine ulaznog napona V_U prema referentnom naponu V_R. Kao što pokazuje prenosna karakteristika prekidača na sl. 5.22b, dok je napon $V_U < V_R$ celokupna struja I ide kroz diodu D, te je napon na kolektoru tranzistora $V_I = V_{CC}$. Povećanjem ulaznog napona dostiže se potencijal provođenja tranzistora, te stoga započinje raspodela struje I na struju diode i struju tranzistora. U slučaju kada je $V_U > V_R$ celokupna struja I teći će kroz tranzistor, pošto je sada dioda inverzno polarizovana. Prema tome, kolektorski napon tranzistora je $V_I = V_{CC} - R_C I$. Daljim povećanjem ulaznog napona nastaje ponovo lomljenje prenosne karakteristike pri vrednosti $V_U = V_{CC} - R_C I$. To znači da je tranzistor tek tada doveden u oblast zasićenja, što se inače u primeni CML kola nikada ne dozvoljava.

U praktičnoj realizaciji kola izvor konstantne struje čini obično redna veza baterije i otpornika, a dioda se zamenjuje tranzistorom. Štaviše, otpornost strujnog generatora koristi se kao zajednička sprega između tranzistora, izvedena preko emitorskih priključaka. Zbog toga se ovakva kola, pored ranije navedenog naziva, bliže karakterišu kao logička kola sa emitorskom spregom i označavaju se sa ECL (emitter-coupled-logic).

5.5.1. **Osnovna konfiguracija kola**

Osnovno kolo u ECL tehnici pokazano je na sl. 5.23. Veći broj tranzistora TR_1 upotrebljen je u cilju multiplikacije ulaza na isti način kao što je to bio slučaj i u DCTL tehnici. Pošto je za referentni napon u ovom kolu uzet nulti potencijal (baza tranzistora TR_2 vezana je na masu), to se nivoi pobudnog napona na bazi tranzistora TR_1 obično odabiraju simetrično u odnosu na taj potencijal. U tabeli



Sl. 5.23. Osnovna konfiguracija logičkog kola u ECL sistemu
(a) šema kola
(b) grafički simbol

5.1 navedene su brojne vrednosti napona na bazama i emitorima tranzistora uzimajući da je napon baza – emitor provodnog tranzistora $V_{BE} = 0{,}6$ V. Od tri navedena slučaja vidi se da slučaj pod (a) ne obezbeđuje dovoljnu inverznu polarizaciju emitorskog spoja tranzistora ($V_{bEN} = 0{,}3$ V).

Oba preostala slučaja su zadovoljavajuća sa gledišta prekidačkog rada tranzistora. Slučaj pod (b) je nešto povoljniji u pogledu jednakosti emitorske struje u dva logička stanja

$$I_E = \frac{V_E - V_{EE}}{R_E}. \qquad (5.27)$$

	V_U (V)	V_E (V)	V_{BE1} (V)	V_{BE2} (V)
a	0,3 —0,3	—0,3 —0,6	0,6 0,3	0,3 0,6
b	0,6 —0,6	0 —0,6	0,6 0	0 0,6
c	1 —1	0,4 —0,6	0,6 —0,4	—0,4 0,6

Tabela 5.1. Odabiranje ulaznih nivoa napona

Naime, iz tabele 5.1 se vidi da napon V_E ima različite vrednosti pri jednom, odnosno drugom logičkom nivou napona na ulazu. To znači da i struje I_{E1} i I_{E2} u dva prekidačka stanja neće biti iste, što se odražava i na vrednost izlaznog napona. Pošto je napon $V_E(1) > V_E(0)$ to iz jedn. (5.27) proizilazi da je kolektorska struja tranzistora TR_1 veća od odgovarajuće struje tranzistora TR_2, naime $I_{C1} > I_{C2}$. Da bi se obezbedila jednakost izlaznih nivoa napona $V_{I1}(0) = V_{I2}(0)$ obično se uzima nešto manja vrednost otpora R_{C1} od otpora R_{C2}. Uostalom, razlika struja postaje praktično beznačajna ako se uzme dovoljno veliki napon baterije V_{EE}.

Logička amplituda izlaznog napona je

$$V_{IM} = \Delta V_C = V_C(1) - V_C(0) \qquad (5.28)$$

gde je $V_C(1) = V_{CC} - R_C I_{CN}$ i

$$V_C(0) = V_{CC} - R_C h_{FB} I_E \approx V_{CC} - \frac{R_C}{R_E} | V_{EE} |.$$

U interesu brže izmene naponskih nivoa, elementi kola se obično biraju tako da logička amplituda ne bude veća od jednog volta. U svakom slučaju se nastoji da otpori R_C budu što manji, a struje što veće, kako bi se smanjio uticaj kapacitivnosti na brzinu rada kola.

Napon kolektor – baza tranzistora u kolima sa emitorskom spregom podešava se da bude što veći. Ovo se čini iz razloga što se time smanjuje kapacitivnost kolektorskog spoja tranzistora. Istovremeno time se povećava i napon između kolektora i emitora, a sa ovim i granična učestanost tranzistora f_T. Smanjenje prelazne kapacitivnosti kolektorskog spoja kao i povećanje granične učestanosti tranzistora doprinose, naravno, povećanju brzine rada kola.

U vezi sa prethodnim zahtevima u pogledu brzine rada kola nameće se potreba za većim naponom baterija za napajanje V_{CC}. Stoga je disipacija u logičkim kolima ECL sistema dosta velika i približno iznosi

$$P = (V_{CC} - V_{EE}) I_E. \qquad (5.29)$$

To ukazuje na činjenicu da je povećanje brzine rada ovih kola ostvareno uglavnom na račun povećanja disipacije u kolu.

Iz tabele 5.1 kao i izraza (5.28) može se zapaziti da su nivoi napona na ulazu i izlazu datog kola dosta različiti. Naime, dok su naponi na ulazu bliski vrednosti referentnog potencijala, naponi na izlazu se više približavaju naponu napajanja V_{CC}. Zbog toga je direktno sprezanje ovakvih kola u logičkoj mreži neizvodljivo.


Istina, direktno sprezanje logičkih stepena u ECL tehnici može da se izvede koristeći u jednom stepenu PNP a u drugom NPN tranzistore. U ovakvoj komplementarnoj mreži moguće je ostvariti logičke nivoe napona na izlazu jednog stepena tako, da odgovaraju nivoima napona na ulazu sledećeg stepena. U protivnom, pri korišćenju tranzistora istog tipa i iste baterije za napajanje svih logičkih kola, mora se izvesti prilagođenje nivoa na izlazu jednog sa nivoima na ulazu drugog stepena. To se postiže pomoću otpornih razdelnika napona ili korišćenjem Cener-dioda pogodnih vrednosti.

Što se tiče logike kola na sl. 5.23, primetimo da kolo raspolaže sa dva izlaza koji su međusobno invertovani. To znači da ovo kolo može da obavlja dve komplementarne prekidačke funkcije i to na kolektoru tranzistora TR_1 — NILI, a na kolektoru TR_2 — ILI. U slučaju da jedan izlaz nije potreban, na primer V_{I1}, može se odgovarajući kolektorski otpornik da zameni kratkom vezom, čime se dobija i u brzini rada kola.

Za multiplikaciju ulaza, kao što je pokazano na sl. 5.23, koristi se veći broj tranzistora TR_1, kod kojih su kolektorski, odnosno emitorski izvodi međusobno direktno povezani. Ovakva multiplikacija, kao što je poznato, obezbeđuje dobru direktivnost i veliku izolovanost. Naglasimo uz to da je ulazna otpornost kola velika izuzev u kratkotrajnom vremenskom intervalu prelaznog stanja kola. Ovaj vremenski interval nastaje pri izmeni stanja prekidača, kada se oba tranzistora istovremeno nalaze u aktivnom režimu.

Izlazna otpornost na kolektoru tranzistora u aktivnom režimu je prilično velika. Međutim, efektivna izlazna otpornost kola je dosta mala zbog male vrednosti otpornika u kolektorskim dovodima. Zahvaljujući tome, logička kola u ECL tehnici mogu da budu dobro opterećena, odnosno da imaju veliki broj izlaza. Šta više, mala izlazna otpornost omogućava uspostavljanje velike pobudne struje za priključeno kolo opterećenja u periodu njegovog prelaznog režima.

Ilustracija rada napred opisanog ECL kola prikazana je i prenosnim karakteristikama na sl. 5.24. Pošto je baza tranzistora TR_2 na sl. 5.23 vezana na masu, to je referentni potencijal ovog kola $V_R=0$. Za vrednosti ulaznih napona, koje su bliske ovom potencijalu, oba tranzistora TR_1 i TR_2 su provodna i nalaze se u aktivnom režimu. Ova oblast, obeležena na slici sa II, predstavlja prelazni režim od čijeg trajanja zavisi brzina rada kola. Podsetimo da je ulazna otpornost ECL kola mala samo u ovoj oblasti.



Sl. 5.24. Prenosna karakteristika kola u ECL sistemu

Pri većim negativnim naponima na ulazu, tranzistora TR_1 tranzistor TR_2 vodi a TR_1 je blokiran, čemu na slici odgovara oblast označena sa I. Izlazni napon V_{I2} je konstantan, jer kroz TR_2 teče konstantna struja $h_{FB} I_E$.


Pri povećanju pozitivnog napona na ulazu, tranzistor TR_1 preuzima struju $h_{FB} I_E$, što znači da je tranzistor TR_2 zakočen. U ovoj oblasti, označenoj na slici sa III, izlazni napon V_{I1} se neznatno smanjuje pri porastu napona V_U, zbog izvesnog

povećanja kolektorske struje tranzistora TR_1. Međutim, u oblasti IV napona V_{I1} počinje čak i da raste, što je posledica ulaska tranzistora TR_1 u oblast zasićenja. Naime, pri ulaznom naponu $V_U > V_{US}$ kolektorski spoj tranzistora TR_1 je polarizovan direktno, pa jedan deo bazne struje teče prema kolektoru, smanjujući time ukupnu kolektorsku struju. U normalnim uslovima rada ECL kola na sl. 5.23 veličina pozitivnog napona V_U je ograničena tako, da kolo nikada ne dolazi u režim rada koji je predstavljen oblašću IV na sl. 5.24.

Napred izloženi radni uslovi logičkih kola u ECL tehnici odabrani su uglavnom sa gledišta povećanja brzine prekidanja tranzistora. Međutim, zbog velikog napona između kolektora i emitora tranzistora u aktivnom režimu, disipacija u ovim kolima je velika, a isto tako postoji znatna neusaglašenost naponskih nivoa na ulazu i izlazu kola. Zbog toga se nastoji da logičke mreže budu formirane od takvih ECL kola, kod kojih će biti otklonjeni ili bar umanjeni navedeni nedostaci.

5.5.2. Kola sa usklađenim naponskim nivoima

Na sl. 5.25 pokazano je logičko ECL kolo sa podešenim ulaznim i izlaznim nivoima. Izlazni naponi kola uzimaju se sa tranzistora TR_3 i TR_4 koji rade kao emitor-foloveri u aktivnom režimu. Ovi dodatni stepeni, prema tome, ne smanjuju brzinu rada kola, a spuštaju izlazne nivoe napona za vrednost napona V_{BE}. Osim toga mala izlazna otpornost tranzistora u kolektorskoj vezi omogućava povećanje struje opterećenja. Zbog toga faktor multiplikacije izlaza ovakvih kola dostiže vrednost od 10—15, a kod nešto sporijeg rada i 25.



Sl. 5.25. ECL kolo sa emitorskim stepenima na izlazu

Ukažimo ovde na mogućnost nestabilnog rada stepena sa uzemljenim kolektorom pri većim kapacitivnim opterećenjima. Ova nestabilnost se ispoljava utoliko više ukoliko upotrebljeni tranzistori imaju veće pojačanje i višu graničnu učestanost. U vezi s tim se katkad u bazne dovode tranzistora TR_1 i TR_2 stavljaju male otpornosti, koje imaju za cilj da spreče eventualno započinjanje oscilacija u kolu.

U cilju prilagođavanja izlaznih i ulaznih nivoa, pokazana translacija izlaznog napona preko emitorskih stepena ne bi bila dovoljna ako bi se i dalje zadržao visok napon napajanja V_{CC}. Da bi se ostvarilo prilagođavanje izlaznih i ulaznih nivoa u ECL kolima, potrebno je da izlazni logički nivoi, na primer V_{I1}, zadovolje sledeće uslove:

$$V_{I1}(1) = V_{CC} - R_{C1}\, I_{B3} - V_{BE3} \leq V_{U\max} \tag{5.32}$$

$$V_{I1}(0) = V_{CC} - R_{C1}\, h_{FE}\, I_E - V_{BE3} \geq V_{U\min}. \tag{5.33}$$

Iz gornjih jednačina se nalazi da logička amplituda napona treba da ima vrednost

$$V_{UM} = V_{U\max} - V_{U\min} = R_{C1}\,(h_{FE}\, I_E - I_{B3}). \tag{5.34}$$

Napon $V_{U\max}$ ograničen je uslovom da tranzistor TR_1 ne ide u zasićenje. To znači da kolektorski spoj ovog tranzistora mora da bude tako polarizovan da ne propušta struju u direktnom smeru. Ovaj uslov je ispunjen sve dotle dok je razlika potencijala na bazi i kolektoru tranzistora TR_1 manja od praga provođenja njegove kolektorske diode, naime

$$V_{U\max} - V_{C\min} \leqslant V_{BCT}. \tag{5.35}$$

Kako je $V_{C\min} = V_{CC} - h_{FE} I_E R_{C1}$, to se iz jednačina (5.32), (5.34) i (5.35) nalazi da je

$$V_{UM} = V_{BE3} + V_{BCT}. \tag{5.36}$$

Vidimo, dakle, da logička amplituda napona ovih kola treba da bude prilično mala, u najboljem slučaju da je manja od jednog volta. Pri tome treba imati u vidu i stepen sigurnosti neprovođenja kolektorske diode tranzistora. Zbog toga se obično ne dozvoljava da napon na kolektoru tranzistora bude veći od napona na bazi za više od 50—100 mV.

Ako pretpostavimo da su nivoi ulaznog napona simetrični prema referentnom potencijalu V_R, onda maksimalni ulazni napon kola na sl. 5.29 može da ima vrednost

$$V_{U\max} = \frac{1}{2} V_{UM}. \tag{5.37}$$

Sa ovim se iz jednačine (5.32) nalazi da napon napajanja kola treba da iznosi

$$V_{CC} = \frac{1}{2} V_{UM} + V_{BE3} + R_{C1} I_{B3}. \tag{5.38}$$

Imajući u vidu da je treći član na desnoj strani jednačine (5.38) vrlo mali, gornji izraz pokazuje da je napon napajanja kola sa usklađenim logičkim nivoima na ulazima i izlazima reda svega jednog volta. Da bi se uz to obezbedili povoljni uslovi rada tranzistora očigledno je da napon V_{EE} mora da ima veće vrednosti. U svakom slučaju i otpornost strujnog generatora R_E treba da ima veliku vrednost kako bi se obezbedila manja zavisnost karakteristika kola od parametara tranzistora.

Logičko ECL kolo sa emitor-foloverima na izlazu obezbeđuje usaglašenost ulaznih i izlaznih nivoa napona, što omogućava direktno sprezanje takvih kola u logičkoj mreži. Međutim, i pored toga što je disipacija prekidačkih stepena smanjena, potrošnja električne energije kod ovih kola je i dalje relativno velika zbog dodatih stepena sa uzemljenim kolektorom. Zbog toga se ponekad ipak usvaja osnovna konfiguracija logičkog kola data na sl. 5.23, ali se projektuje za uslove rada koji dovode prekidačke tranzistore do granice zasićenja. Očigledno je da logička amplituda napona u ovom slučaju mora da bude još manja. Prema jednačini (5.36) za $V_{BE3} = 0$ nalazi se da je $V_{UM} = V_{BCT}$, što znači da je logička amplituda napona manja od pola volta. Isto tako, prema jednačini (5.38) vidi se da napon napajanja V_{CC} treba da ima vrednost od oko 0,3 V.


Razumljivo je da režim rada tranzistora na granici zasićenja iziskuje vrlo brižljivo odabiranje elemenata kola. Tako, na primer, tolerancija otpornika mora da bude vrlo uzana da bi se osigurala pouzdanost uspostavljanja tako malih promena logičkih nivoa napona. Spoljni uslovi rada kola moraju da budu tačno specificirani naročito u pogledu opsega temperature. Neosporno je da izbor tranzistora u kolu igra veliku ulogu naročito u pogledu brzine rada. Izvesni tipovi silicijumskih epitak-

sijalnih tranzistora sa difundovanom bazom, na primer, imaju vrlo dobru prekidačku karakteristiku čak i pri izvesnoj direktnoj polarizaciji kolektorskog spoja. To je posledica ne samo male širine baze i male otpornosti kolektorske oblasti, već i formiranog polja u području baze tranzistora.

Male promene napona ovih kola obezbeđuju svakako veliku brzinu rada. Međutim, ako se ostvare uslovi rada tranzistora u stalnom aktivnom režimu, onda ovakva ECL kola mogu da raspolažu još većim brzinama. Naravno da ovakav način rada zahteva još strožiji izbor komponenata kola u kome tranzistori treba da rade ne samo na granici zasićenja već i na granici blokiranja. Primetimo uz to da imunost kola ne smetne pri ovako malim logičkim amplitudama napona je vrlo kritična.

5.5.3. Kola sa dvostrukom emitorskom spregom E²CL

Raznim modifikacijama osnovnog logičkog kola u ECL tehnici moguće je ostvariti dalja poboljšanja nekih karakteristika kola. U jednoj takvoj modifikaciji multiplikacija ulaza se izvodi pomoću potrebnog broja emitor-folovera na ulazu kola, sl. 5.26. Zbog dvostruke emitorske sprege, ovakva kola nazivaju se još i E²CL (emitter-emitter-coupled-logic).




Sl. 5.26. Logičko kolo tipa E²CL

Prednost multiplikacije ulaza pomoću stepena sa uzemljenim kolektorom ogleda se prvenstveno u smanjivanju parazitnih kapacitivnosti tranzistora TR_1. U vezi s tim ovde nije potrebno predvideti rad sa tako velikim strujama kao u kolima, u kojima su multiplicirani stepeni povećavali kapacitivno opterećenje kolektorskog priključka. Osim toga povećana ulazna impedansa kola zbog dvostruke emitorske sprege smanjuje i struju pobude. Zbog svega toga potrošnja električne energije u mrežama sa E²CL kolima je manja nego sa odgovarajućim ranijim kolima. Prema tome, navedena preimućstva ovog sistema logičkih kola u pogledu brzine i disipacije su očigledna.

Pored ovih, integrisana tehnika ECL kola sa emitor-foloverima na ulazu pruža i neke posebne pogodnosti u odnosu na odgovarajuća kola sa emitor-foloverima na izlazu. U vezi s tim razmotrimo temperatursku stabilnost kola na sl. 5.27. Ovo kolo se razlikuje od prethodnog samo po tome što je umesto $V_R=0$ uzeto da je $V_{CC}=0$. Time je, naravno, eliminisana potreba za još jednim izvorom za napajanje, ali je zato dodat tranzistor TR_3, koji obezbeđuje negativni referentni potencijal na bazi tranzistora TR_2. Međutim, pored ove uloge, tranzistor TR_3 kompenzira temperatursku nestabilnost diferencijalnog stepena, izazvanu temperaturskim promenama parametara tranzistora TR_0. Prema tome, data konfiguracija kola omogućava potpuno simetriranje diferencijalnog stepena imajući u vidu da se celokupno integrisano kolo izrađuje na jednoj istoj pločici. Podsetimo uz to da se temperaturske promene parametara tranzistora TR_1 i TR_2 međusobno kompenziraju zahvaljujući diferencijalnoj sprezi tih tranzistora.

U kolima ECL sistema prema sl. 5.25 takođe se pomoću posebnog tranzistora može da obezbedi referentni potencijal za tranzistor TR_2 kada je $V_{CC}=0$. Međutim,

u tom slučaju se tranzistor TR_0 sa ulaza diferencijalnog kola prebacuje na izlaz, kako je to pokazano isprekidanim linijama na sl. 5.27. Prema tome ovaj tranzistor će sada biti vezan na bazu tranzistora TR_1 u sledećem diferencijalnom stepenu. Iako su naizgled diferencijalni stepeni i u ovom slučaju simetrični, temperaturske promene ne mogu da budu izbalansirane tako dobro kao u prethodnom slučaju, jer se tranzistori TR_3 i TR_0 za jedan isti diferencijalni stepen ne nalaze sada na istoj pločici. U vezi s tim je i uticaj temperature na marginu smetnji kod običnih ECL kola daleko kritičniji nego kod E²CL, odnosno EECL.



Sl. 5.27. Temperaturski kompenzirano kolo u sistemu E²CL

Na kraju navedimo dobre i loše strane logičkih kola u ECL sistemu. Dobre su:

1) najveća raspoloživa brzina,.
2) velika ulazna i mala izlazna impedansa,
3) veliki broj izlaza,
4) konstantna potrošnja struje,
5) nizak sopstveni šum,
6) komplementarni izlazi,
7) velika temperaturska stabilnost,
8) najbolji proizvod brzina – disipacija,
9) mogućnost direktnog međusobnog vezivanja izlaza,
10) pogodnost za napajanje prenosnih vodova.

Loše strane su:

1) u osnovnoj konfiguraciji kola velika potrošnja energije i neusklađenost ulaznih i izlaznih nivoa,
2) relativno niska margina smetnji,
3) veća složenost kola,
4) povezivanje sa drugim kolima u principu je otežano.


5.6. LOGIČKA KOLA U MOS TEHNICI

Primena MOS tehnike u integrisanim kolima je od sve većeg značaja, jer omogućava pored jednostavnije proizvodnje komponenata i veću gustinu pakovanja u poređenju sa uobičajenom bipolarnom tehnikom. Stoga će ovde biti razmotrena realizacija nekih logičkih kola isključivo u integrisanoj MOS tehnici.

Složena kola u MOS tehnici izgrađuju se na bazi primene NILI i NI kola. NILI kola su, međutim, pogodnija za izradu od NI kola iz razloga što ona omogu-


ćavaju efikasnije iskorišćenje prostora na monolitnoj pločici u integrisanoj proizvodnji.

Na sl. 5.28 date su šeme NILI i NI kola u integrisanoj MOS tehnici. Paralelna sprega tranzistora u cilju multiplikacije ulaza NILI kola lako se izvodi, jer se primenom iste tehnologije postižu podjednaki parametri svih multipliciranih tranzistora. Redno vezivanje tranzistora u cilju multiplikacije ulaza NI kola pričinjava teškoće



Sl. 5.28. Logička kola u MOS tehnici
(a) NILI kolo
(b) NI kolo

u pogledu zahteva da izlazni napon ima određeni nivo logičke nule. To dolazi otuda što se otpornosti prekidačkih tranzistora sabiraju, smanjujući na taj način struju kroz opteretni tranzistor. Zbog toga tranzistori u rednoj sprezi treba da imaju sve veću strminu ukoliko je njihov broj veći. Ovaj zahtev se, naravno, može da ispuni, ali po cenu veće površine koju takvi tranzistori zauzimaju.



Sl. 5.29. NILI kolo sa komplementarnim mosfetovima

Za izgradnju logičkih NILI i NI kola mogu da se upotrebe i komplementarni invertori. Na sl. 5.29 pokazano je jedno takvo kolo za NILI operaciju. Ako je bilo koji ulaz kola na visokom naponu, odgovarajući mosfet sa N kanalom biće provodan, a sa P kanalom biće zakočen. Prema tome, izlazni priključak kola je odvojen od baterije V_{DD} i priključen na bateriju $-V_{SS}$, što znači nalazi se na niskom naponskom nivou. Očigledno je da se isti izlazni nivo formira i pri istovremenoj eksitaciji više ulaza što je uostalom tipično za sva NILI kola.

U poređenju sa običnim MOS kolima, logička kola u CMOS tehnici imaju nesumnjivu prednost u pogledu male potrošnje električne energije. S druge strane, međutim, ova kola su još sporija od običnih MOS kola, što im znatno sužava oblast primene. Osim toga, komplementarna MOS tehnika iziskuje veći broj postupaka u procesu proizvodnje uključujući i potrebu izvođenja izvesne međusobne izolacije

susednih elemenata N i P tipa. Najzad, kao što se vidi i sa sl. 5.29, logička kola izvedena u CMOS tehnici angažuju i veći broj elemenata za određenu prekidačku funkciju nego što je to slučaj u logičkim mrežama sa istim tipom mos-tranzistora.

Na kraju navedimo neke dobre i loše strane logičkih kola izveednih u MOS tehnici. Dobre strane su:

1) velika ulazna otpornost omogućava veliki broj izlaza ukoliko brzina nije kritična,

2) velika logička amplituda,

3) velika imunost na smetnje,

4) jednostavna proizvodnja i velika gustina pakovanja, ako se radi o običnoj MOS tehnici,

5) veoma mala potrošnja električne energije, ako se radi o CMOS tehnici.

Loše strane su:

1) velika izlazna impedansa ograničava pobudne mogućnosti,

2) brzina rada ograničena na nekoliko megaherca,

3) često su potrebna dva izvora napajanja i

4) složeniji proces proizvodnje, ako se radi o CMOS tehnici.

5.7. UPOREĐENJE SISTEMA LOGIČKIH KOLA

Jedan sistem logičkih kola karakterišu mnogobojni parametri. Zbog toga je nemoguće izvršiti neko generalno upoređivanje sistema da bi se izveo zaključak koji je sistem najbolji. Uostalom sama činjenica da se više sistema logičkih kola nalazi uporedo u upotrebi ukazuje na to da ne postoji najbolji sistem. Stoga je upoređivanje sistema logičkih kola moguće izvesti sa nekog određenog aspekta.

Očigledno je da su za izbor sistema logičkih kola od prvorazrednog značaja parametri koji karakterišu funkcionalnost kola, kao što su brzina rada, disipacija, margina smetnji, faktor multiplikacije itd. Razumljivo je da se svaki parametar posebno može da uzme kao osnova za upoređivanje logičkih sistema. Pri tome ne treba gubiti iz vida da neki parametri jednog istog logičkog sistema pokrivaju širi opseg vrednosti, što je, naravno, zavisno ne samo od modifikacije osnovne konfiguracije kola već i od upotrebljenih komponenata u kolu. Štaviše u integrisanim logičkim kolima, samim procesom proizvodnje može više ili manje da se utiče na vrednosti pojedinih parametara. U vezi s tim napomenimo da u literaturi postoji izvedena opsežna analiza parametara logičkih sistema sa posebnim osvrtom na integrisani proces proizvodnje[(12)].

Jedan od najkarakterističnijih parametara logičkih kola je svakako brzina rada, koja se izražava vremenskim kašnjenjem. Kako ovaj parametar stoji u tesnoj vezi sa veličinom struja u kolu, to se pored vremena kašnjenja t_d obično navodi i potrošnja električne energije, odnosno disipacija kola P_D. U tabeli 5.2 prikazana je kategorizacija logičkih kola po brzini, prema kojoj se, uopšte gledano, kola sa kašnjenjem ispod 50 μs smatraju brzim, dok su ona sa kašnjenjem iznad 50 μs — spora. Isto tako treba primetiti da brza kola imaju disipaciju veću od 1 mW, dok je potrošnja sporih kola manja od ove vrednosti.

Za generalno poređenje funkcionalnih karakteristika sistema logičkih kola poslužićemo se podacima za neke parametre navedene u tabeli 5.3[(7)]. Dati podaci

odnose se na logička kola proizvedena u toku 1972 godine. Na osnovu tih podataka, a i ranijeg razmatranja sistema logičkih kola, mogu da se izvedu sledeći zaključci:

1) sistemi RTL i DTL odlikuju se jednostavnošću i pogodnošću za realizaciju sa diskretnim komponentama;

2) sistem HTL ima veliku marginu smetnji;

3) sistem DCTL ima najmanje dimenzije za određenu bipolarnu mrežu u integrisanom obliku;

4) sistem TTL ima mali proizvod brzina – disipacija i pogodan je za integrisanu proizvodnju;

5) sistem ECL raspolaže najvećim brzinama i velikim brojem izlaza;

6) sistem MOS odlikuje se velikom gustinom izrade i jednostavnom proizvodnjom;

7) sistem CMOS okarakterisan je malom potrošnjom električne energije i vrlo velikim brojem izlaza.

Brzina kola	Vreme kašnjenja. t_d (ns)	Disipacija P_D (mW)	Pogodni logički sistemi
Ultra brza	5	10—100	E_2CL ECL
Vrlo brza	5—10	10—50	ECL TTL DCTL
Brza	10—50	1—30	DTL RTL RCTL
Spora	50	(10—1000) 10^{-3}	MOS CMOS

Tabela 5.2. Kategorizacija brzine rada logičkih kola[12]

Logičko kolo i njegovi parametri	RTL	DTL	TTL	ECL	MOS
Logičko kolo	NILI	NI	NI	NI-NILI	NI
Kašnjenje u ns	10—25	30	6—12	1—4	70—300
Disipacija u mW	3—10	8—12	12—22	40—55	0,01—10
Izlazna impedansa pri V (1)	0,5—4 KΩ	2—6 KΩ	10—70 Ω	6—15 Ω	1,5—2 KΩ
pri V (0)	R_{is}	R_{is}	R_{is}	6—15 Ω	1,5—25 KΩ
Broj izlaza N	4—5	8	10	10—25	20—50

Tabela 5.3. Karakteristični parametri sistema logičkih kola[7]

LITERATURA


1. *Harris, J. N., Gray, P. E., Searle, C. L.*: Digital Transistor Circuits, John Wiley, New York 1966, gl. 6 i 7
2. *Sparkes, J. J.*: Transistor Switching and Sequential Circuits, Pergamon Press, Oxford, 1969, gl. 4
3. *Delhom, L. A.*: Design and Application of Transistor Switching Circuits, MeGraw-Hill, New York, 1968, gl. 10 i 11
4. *Kinter, P. M.*: Electronic Digital Techniques, MeGraw-Hill, New York, 1968, gl. 2
5. *Sifferlen, T. P., Vartanian, V.*: Digital Electronics with Engineering Applications, Prentice-Hall, Englewood Cliffs, 1970, gl. 2
6. *Rumpf, K. H., Pulvers, M.*: Transitor-Elektronik, VEB Verlag Technik, Berlin, 1970, pgl. 2.2
7. *Garet. L. S.*: Integrated-circuit digital logic families, IEEE Spectrum, Vol. 10, No. 10, 11 i 12, Oct., Nov. i Dec. 1970
8. *Wiskin, P. S.*: Digital integrated circuits, Modular Constructions, Electronic Data Library, Vol. 5, London, 1969
9. *Crowther, G. O.*: Design considerations for 1—2 ns circuits and the interconection possibilities of the E^2CL gates, Microcircuits and Their Applications, W. Gore, London, 1969, str. 179
10. *Lo, A. W.*: Introduction to Digital Electronics, Addison-Wesley Publ. Comp. Massachusetts, 1967, gl. 2
11. *Crawford, R. H.*: MOSFET in Circuit Design, MeGraw-Hill, New York, 1967, gl. 4 i 5
12. *Meyer, C. S., Lynn, D. K., Hamilton, D. J.* i *dr.*: Analysis and Design of Integrated Circuits, McGeaw-Hill, New York, 1968, gl. 7—11
13. *Strauss, L.*: Wave Generation and Shaping, McGraw-Hill, New York, 1970, gl. 4

GLAVA 6

GENERATORI VREMENSKE BAZE

Potreba za linearno promenljivim naponom najpre se javila kod katodnih cevi. Da bi se mogla posmatrati vremenska zavisnost napona dovedenog na vertikalne ploče katodne cevi, neophodno je da razlika potencijala na horizontalnim pločama cevi linearno raste u toku posmatranog perioda. Zahvaljujući tome nastaje horizontalno kretanje elektronskog mlaza, što odgovara vremenskoj osnovi, odnosno vremenskoj bazi oscilografa. Zbog toga se kola, sa kojima se dobijaju takvi naponi, zovu generatori vremenskih baza, iako je to danas samo jedan vid primene integratorskih kola, kako se ona, inače, još nazivaju.

Idealan oblik napona za vremenske baze prikazan je na sl. 6.1a. Ovaj napon linearno raste od nule do neke određene vrednosti, sa koje se trenutno vraća na svoj početni nivo. Kako ovakav oblik napona podseća na zubce testere, to se on često zove testerasti, a kola sa kojima se proizvodi nazivaju se generatori testerastog napona. U praktičnoj realizaciji, međutim, testerasti napon više odgovara oblicima pokazanim na sl. 6.1b i c. U slučaju na sl. 6.1b u većem delu periode ponavljanja generiše se linearno promenljivi napon, a u preostalom delu periode — on je eksponencijalan. Ovaj drugi deo napona je obično nepotreban, te se stoga u praktičnim



Sl. 6.1. Vremenski dijagrami linearno promenljivih napona
(a) idealni
(b) i (c) stvarni

realizacijama nastoji da on bude što kraći, kako bi se testerasti napon što više približio idealnom obliku. Na sl. 6.1c pokazan je i napon čiju periodu sačinjavaju dva linearno promenljiva dela: jedan rastući, a drugi opadajući. Ovo je, ipak, specifičan oblik linearno promenljivog napona i češće se naziva trouglasti. U suštini svi oblici

napona na sl. 6.1 imaju trouglastu formu, pa bi se analogno sinusoidnom ili pravougaonom, ovakvi naponi uopšte mogli da zovu trouglasti. Prema tome, imajući u vidu raznovrsnu primenu ovakvih napona u današnjim elektronskim uređajima, adekvatnije bi bilo da se i odgovarajuća kola zovu generatori trouglastih napona, umesto vremenskih baza.

Generatori vremenskih baza, odnosno trouglastih napona obavezno sadrže vremensku mrežu sa akumulacionim elementom. U principu linearno promenljivi napon dobija se pomoću mreže kapacitivnog karaktera. Linearno promenljiva struja, međutim, ostvaruje se u mreži induktivnog karaktera. Poznato je da se napon na kondenzatoru menja linearno, ako se na njegovo energetsko stanje utiče konstantnom strujom. Analogno tome struja u namotaju kalema menja se linearno, ako se na njegovo energetsko stanje utiče konstantnim naponom. Prema tome, osnovni zadatak pri konstrukciji generatora vremenske baze svodi se na to, da se obezbedi što bolja konstantnost struje u kapacitivnom akumulacionom elementu, odnosno napona ako se radi o čisto induktivnom elementu.

U izlaganju o uobličavačkim kolima videli smo da svaka akumulaciona mreža sa velikom vremenskom konstantom može da posluži kao integratorsko kolo. Prema tome, najjednostavniji generator vremenske baze bilo bi integratorsko RC kolo sa odgovarajućim prekidačem za upravljanje energetskim stanjem kola. Što se tiče samog upravljanja, integratorsko kolo može da se predvidi za astabilan ili za monostabilan rad. U prvom slučaju, znači, radi se o samooscilujućem kolu ili o generatoru stalne baze, a u drugom slučaju — o okidnom kolu, odnosno generatoru okidne baze. Kod generatora bolje linearnosti umesto otpora R u vremenskoj mreži upotrebljava se izvor konstantne struje. Najveća linearnost testerastih napona postiže se, međutim, primenom pojačavačkih sistema sa povratnom spregom. U praktičnoj realizaciji postoji više ovakvih sistema, ali se u principu oni svode na Milerova i na butstrep-kola.

U ovoj glavi biće prvo prikazana osnovna integratorska kola sa posebnim osvrtom na definicije linearnosti. Kao generatori linearno promenljivog napona biće opisana kola sa izvorom konstantne struje, zatim Milerova i butstrep-kola. Sva ova kola nalaze primenu pre svega kod elektrostatičkih otklonskih sistema katodnih cevi, koje se upotrebljavaju u mernoj instrumentaciji. Treba posebno istaći njihovu primenu u digitalnoj instrumentaciji, gde se koriste kao generatori vremenskih intervala, ili kao konvertori različitih vidova. Najzad, pomenimo, da se oni upotrebljavaju i u nekim sistemima impulsne modulacije.

Pored generatora testerastih napona, ovde će biti reči i o kolima koja obezbeđuju linearnu promenu struje. Ova kola nalaze primenu kod katodnih cevi sa elektromagnetnim otklonskim sistemom, što je, na primer, slučaj kod televizijskih i radarskih cevi.

Najzad, napomenimo, da pored linearnih vremenskih baza postoje i baze drugačijih karakteristika koje su namenjene za potrebe katodnih cevi. Takve baze su, na primer, eksponencijalne, kružne, spiralne i tako dalje. O takvim vremenskim bazama u ovoj knjizi neće biti govora, te ćemo stoga pod pojmom vremenske baze uvek podrazumevati da se radi o linearnoj.

6.1. DEFINICIJE LINEARNOSTI VREMENSKE BAZE


Napon vremenske baze karakteriše više parametara kao što su: linearni period T_L, nelinearni period T_N, amplituda V_M, koeficijent iskorišćenja napona napajanja η_V, greška linearnosti ili koeficijent nelinearnosti δ, i tako dalje. U većini

slučajeva najvažnija karakteristika vremenske baze ili trouglastih napona uopšte je linearnost. Sa praktično realizovanim kolima ne može da se ostvari protpuno linearna promena napona u funkciji vremena. Da bi se dobila jasna predstava o stepenu postignute linearnosti, vrše se merenja odstupanja stvarne vremenske baze od one koja bi bila potpuno linearna. Drugim rečima, linearnost vremenske baze izražava se nelinearnošću, odnosno greškom linearnosti. Ova greška može da se izrazi na više načina zavisno od toga da li se ona određuje na kraju, na početku i na kraju, na sredini, ili, pak, na nekim drugim mestima posmatranog perioda. Naglasimo da brojna vrednost greške zavisi i od načina određivanja, koji su napred pobrojani te je, prema tome, potrebno pored iznosa greške navesti i način na koji je ona određena, odnosno definisana.


Grešku linearnosti nekad je pogodno meriti na kraju linearnog dela testeraste vremenske baze, koja je označena sa T_L na sl. 6.2. U ovom slučaju greška se definiše izrazom

$$\delta_K=\frac{v_L(T_L)-v(T_L)}{v_L(T_L)}, \tag{6.1}$$

gde su sa $v_L(T_L)$ i $v(T_L)$ naznačene vrednosti potpuno linearnog i stvarnog napona na kraju posmatranog intervala T_L. Ovakva greška u stvari predstavlja slabljenje signala u RC mreži, pa se ponekad naziva i prenosna greška. Očigledno je da je merenje greške na ovaj način pogodno u slučaju kada ulazni napon RC mreže zaista odgovara pretpostavljenom obliku napona v_L.



Sl. 6.2. Određivanje greške linearnosti na kraju



Sl. 6.3. Određivanje greške linearnosti na početku i kraju

Na sl. 6.3 prikazano je određivanje greške linearnosti pomoću tangenata. Definicija ove greške je

$$\delta_{PK}=\frac{\left.\frac{dv}{dt}\right|_P-\left.\frac{dv}{dt}\right|_K}{\left.\frac{dv}{dt}\right|_P}. \tag{6.2}$$

Vidimo, dakle, da je ova greška izražena pomoću tangenata, odnosno nagiba naponskog dijagrama u početnoj i krajnjoj tački posmatranog vremenskog intervala. Izraz (6.2) se ponekad modifikuje i tako, da se u imenitelju uzima srednji nagib, koji se dobija kao polovina zbira nagiba na početku i kraju perioda T_L. Očigledno je da je definicija tangentne greške linearnosti pogodna za primenu u slučajevima kada je poznat analitički izraz vremenske baze.

Jedna varijanta određivanja ove greške sastoji se u tome da se umesto nagiba tangenata odredi veličina struje, koja prolazi kroz akumulacioni element na početku i na kraju posmatranog perioda[3]. U vezi s tim, gornji obrazac se transformiše u oblik


$$\delta_{PKI}=\frac{I_P-I_K}{I_P}. \tag{6.3}$$

Koeficijent nelinearnosti u ovom slučaju je očigledna posledica promene struje punjenja ili pražnjenja kondenzatora. Ova konstatacija postaje sasvim jasna kad se ima u vidu da I_P odgovara najvećoj, a I_K najmanjoj vrednosti struje, koja kontroliše energetsko stanje kondenzatora u posmatranom periodu.

Pri praktičnom merenju nelinearnosti pogodnije je da se odredi veličina odstupanja, odnosno otklona stvarnog dijagrama vremenske baze od idealno linearnog. Prema sl. 6.4a ovakva nelinearnost se definiše maksimalnim otklonom

$$\delta_S=\frac{[v(t)-v_L(t)]_{max}}{v(K)-v(P)}, \tag{6.4}$$

gde su $v(P)$ i $v(K)$ vrednosti napona na početku i kraju posmatranog vremenskog intervala. Maksimalna otklonska greška, dakle, određena je prema tetivi koja spaja



Sl. 6.4. Otklonske greške linearnosti
(a) maksimalna otklonska greška *s*
(b) ravnomerna otklonska greška *psk*

krajnje tačke posmatranog opsega. Iznalaženje trenutka t_S, u kome je gornja greška maksimalna, može da se izvede sa dovoljnom tačnošću metodom približavanja sečice i tangente. U praktičnim merenjima snimaju se vrednosti $v(t)$ i izračunavaju odgovarajuće vrednosti $v_L(t)$, pa se na taj način određuje njihova najveća razlika. Da bi se skratilo vreme iznalaženja maksimalnog odstupanja, često se pretpostavlja da se ono nalazi negde oko polovine posmatranog vremenskog intervala, odnosno u središnoj tački S. Uočimo na kraju, da se greška linearnosti po ovoj definiciji prostire samo u jednom smeru tako da ona može da bude samo ili pozitivna ili negativna.

Na sl. 6.4b pokazano je određivanje greške linearnosti u odnosu na sečicu. Ova prava seče ispitivanu krivu u dve tačke, ali tako, da su maksimalna odstupanja sa jedne i sa druge strane sečice podjednaka. Prema tome, greška linearnosti u ovom

slučaju je obostrana. Očigledno je da je na ovaj način izvršena bolja aproksimacija stvarne vremenske baze, pa se time dobija i određenija predstava o njenoj linearnosti. Međutim, korišćenje ovog postupka pri ispitivanju linearnosti skopačno je s teškoćama oko određivanja položaja sečice kao najpovoljnije linije za aproksimaciju stvarne krive. Stoga se on primenjuje uglavnom u praktičnom radu, pri čemu se najpre izvrši snimanje stvarne vremenske baze, pa se onda grafički određuje položaj sečice prema navedenim uslovima.

Već je ukazano na to da brojna vrednost nelinearnosti vremenske baze zavisi i od primenjene metode za njeno određivanje. Radi ilustracije pomenute zavisnosti uzećemo kao primer jednostavno integratorsko RC kolo, koje je ranije dato na sl. 3.1. Napon testeraste vremenske baze dobija se na kondenzatoru C, koji se puni iz baterije V_{BB} preko otpornika R. Ovaj napon, dakle, može da se izrazi jednačinom

$$v(t) = V_{BB}(1 - e^{-t/\tau}), \tag{6.5}$$

gde je $\tau = RC$ — vremenska konstanta kola. Ako se eksponencijalni član u gornjoj jednačini razvije u red i zanemare članovi reda većeg od tri, izraz za vremensku bazu postaje

$$v(t) \approx \frac{V_{BB}}{\tau} t \left[1 - \frac{1}{2}\frac{t}{\tau} + \frac{1}{6}\left(\frac{t}{\tau}\right)^2 - \right]. \tag{6.6}$$

Drugi i treći član ove jednačine pokazuju odstupanje baze od linearne zakonitosti, koja je izražena prvim članom.

Određivanje nelinearnosti pomoću formule (6.1) iziskuje poznavanje stvarnog i tačnog napona na kraju posmatranog vremenskog intervala T_L. Ako je $T_L \ll \tau$, aproksimacija vremenske baze može da se izvede samo sa dva člana u jednačini (6.6). Prema tome krajnje vrednosti napona su

$$v(T_L) = \frac{V_{BB}}{\tau} T_L \left(1 - \frac{T_L}{2\tau}\right)$$

i (6.7)

$$v_L(T_L) = \frac{V_{BB}}{\tau} T_L .$$

Uvrščujući ove vrednosti u formulu (6.1) za grešku linearnosti na kraju posmatranog perioda vremenske baze dobija se izraz

$$\delta_K = \frac{1}{2}\frac{T_L}{\tau}. \tag{6.8}$$

Za iznalaženje greške primenom metode tangenata po formuli (6.2) potrebno je znati vrednosti prvog izvoda jednačine (6.5) na početku i na kraju posmatranog perioda T_L:

$$\left.\frac{dv}{dt}\right|_{t=0} = \frac{V_{BB}}{\tau}$$

i (6.9)

$$\left.\frac{dv}{dt}\right|_{t=T_L} = \frac{V_{BB}}{\tau} e^{-T_L/\tau} .$$

Sa ovim vrednostima iz jednačina (6.2) i (6.5) se dobija

$$\delta_{PK} = (1 - e^{-T_L/\tau}) = \frac{v(T_L)}{V_{BB}}. \tag{6.10}$$

Ako se u prvoj aproksimaciji za napon $v(T_L)$ uzme samo prvi član jednačine (6.6), onda se za tangentnu grešku linearnosti posmatrane vremenske baze dobija izraz

$$\delta_{PK} = \frac{T_L}{\tau}. \tag{6.11}$$

U slučaju da se nelinearnost δ_{PK} određuje pomoću formule (6.3), moraju se naći vrednosti struja I_P i I_K. Stoga umesto jednačine (6.5) za posmatrani RC integrator treba koristiti izraz za struju punjenja kondenzatora.

$$i_C(t) = \frac{V_{BB}}{R} e^{-t/\tau}. \tag{6.12}$$

Kako su $I_P = I_C(O)$ a $I_K = I_C(T_L)$, to je iz jednačine (6.3) za nelinearnost nalazi isti izraz kao onaj u jednačini (6.10), odnosno (6.11).

Pri određivanju nelinearnosti prema obrascu (6.4) koristićemo opet samo prva dva člana približnog izraza za vremensku bazu, koji je dat u jednačini (6.6). Pretpostavljajući da se maksimalni otklon stvarne baze od potpuno linearne nalazi na sredini vremenskog intervala T_L, sl. 6.4a, iz jednačine (6.6) se dobija

$$v(T_L/2) = \frac{V_{BB}}{\tau} \cdot \frac{T_L}{2} \cdot \left(1 - \frac{T_L}{4\tau}\right),$$

$$v_L(T_L/2) = \frac{V_{BB}}{\tau} \cdot \frac{T_L}{2} \tag{6.13}$$

i

$$v_K - v_P \approx v_L(T_P) = \frac{V_{BB}}{\tau} T_L.$$

Stavljajući ove vrednosti u obrazac (6.4), za maksimalnu otklonsku grešku posmatrane vremenske baze nalazi se izraz

$$\delta_S = \frac{1}{8} \frac{T_L}{\tau}. \tag{6.14}$$


Na kraju, upoređujući konačne izraze za određivanje greške nelinearnosti na tri pokazana načina vidi se da je

$$\delta_{PK} = 2\,\delta_K = 8\,\delta_S. \tag{6.15}$$

Ovo očigledno ukazuje na potrebu poznavanja metode koja je primenjena pri određivanju navedene greške nelinearnosti u specifikacijama generatora linearnih vremenskih baza. Najzad istaknimo i to da je linearnost vremenske baze bolja što je vremenska konstanta integratora veća u poređenju sa vremenskim intervalom T_L. Pored toga, iz jednačine (6.10) vidi se da će linearnost baze biti bolja, utoliko bolja, ukoliko je napon napajanja integratora veći od amplitude generisanog testerastog napona.

6.2. OSNOVNA KONFIGURACIJA KOLA VREMENSKE BAZE

Već je istaknuto da generator vremenske baze mora da sadrži akumulacionu mrežu čije se energetsko stanje kontroliše pogodnim elektronskim prekidačem. Jedan takav jednostavni generator pokazan je na sl. 6.5[(6–8)]. Akumulacionu mrežu čini RC integrator, a kao upravljački element upotrebljen je jednospojni tranzistor *JTR*. Ulazna karakteristika ovog tranzistora data je ranije na sl. 2.29. Pragovi



Sl. 6.5. Jednostavni generator vremenske baze
(a) šema kola
(b) vremenski dijagrami

provođenja V_{ET} i zasićenja V_{EST} određuju oblast u kojoj se ispoljava karakteristika negativne otpornosti prekidača. Zahvaljujući takvoj karakteristici prekidača sa ovim kolom može da se ostvari generisanje vremenske baze oscilatornog karaktera. Da bi se to postiglo radna prava kola treba da preseca karakteristiku v_E—i_E prekidača samo u jednoj tački i to tako, da ona leži na delu karakteristike sa negativnom otpornošću. Prema tome, uslovi satabilnosti rada kola mogu da se izraze jednačinama:

$$\frac{V_{CC}-V_{ET}}{R}>I_P$$

i

$$\frac{V_{CC}-V_{EST}}{R}<I_V,$$

gde su I_P i I_V granične vrednosti struja jednospojnog tranzistora pri njegovom uključivanju, odnosno isključivanju. Očigledno je, dakle, da se radi o vrednostima struje vrha i dna karakteristike prekidača, odnosno o strujama kada se ulazni napon prekidača izjednačuje sa pomenutim pragovima provođenja i zasićenja.

U šemi kola na sl. 6.5 predviđena su dva izvora napajanja V_{BB} i V_{CC}. U praktičnoj realizaciji koristi se samo jedan izvor i to najčešće tako da je $V_{CC}=V_{BB}$. Međutim, ukoliko se želi postići veća linearnost vremenske baze potrebno je da napon V_{CC} bude što veći. U tom slučaju on može da bude isuviše veliki da bi se koristio i za napajanje jednospojnog tranzistora. Zbog toga je i predviđena posebna baterija za tu svrhu u opisanom kolu.

Otpori R_{B1} i R_{B2} povećavaju stabilnost karakteristike v_E—i_E. Pored toga u datom slučaju R_{B1} štiti tranzistor od prevelike struje pri pražnjenju kondenzatora C. Zapazimo da se ovaj otpor nalazi između tačaka kola na kojima se ispoljava karakteristika negativne otpornosti. Zbog toga njegova vrednost ne sme da bude velika. Što se tiče otpornosti R_{B2}, međutim, on je od posebnog interesa u nekim specifičnim primenama ovog kola, iz razloga što se zahvaljujući njemu u tački B_2 tranzistora formira i napon približno pravougaonog oblika. Ovaj napon, na primer, može da se koristi za gašenje povratnog mlaza na katodnoj cevi.

6.2.1. Način rada kola

Kolo na sl. 6.5 je generator stalne vremenske baze. To znači da je ovo kolo astabilno i da osciluje sa periodom $T=T_L+T_N$, sl. 6.5b. Vremenski interval T_L odnosi se na deo periode u toku koga se generiše linearno promenljivi napon, koji se jedino i koristi kao vremenska baza. U toku vremenskog intervala T_N napon na izlaznom priključku kola je obično nelinearan. Ako se radi o linearnoj vremenskoj bazi katodne cevi, u toku trajanja perioda T_L elektronski mlaz se ravnomerno kreće s leva u desno po nekoj horizontalnoj liniji, a u toku perioda T_N on se ponovo vraća na početak zastora cevi. Radi bolje preglednosti oscilograma na zastoru cevi, povratni mlaz se redovno čini nevidljivim, za što može da posluži već pomenuti napon na bazi B_2 tranzistora JRT.

Pri uključivanju napona napajanja u datom kolu započeće punjenje kondenzatora C kroz otpor R. S obzirom na to da je u početku napon na kondenzatoru mali prekidač JRT je zakočen. Sa punjenjem kondenzatora C napon v_C raste prema vrednosti V_{CC}. Punjenje se prekida kada napon na kondenzatoru dostigne nivo praga provođenja V_{ET} jednospojnog tranzistora JRT. Time se završava period punjenja kondenzatora T_L.

U toku vremenskog intervala T_N vrši se pražnjenje kondenzatora C kroz emitorski spoj tranzistora JRT i otpor R_{B1}. Zbog toga napon na kondenzatoru opada, te se struja kroz kondenzator smanjuje. Kad napon v_C padne ispod praga zasićenja V_{EST}. struja tranzistora postaje manja od vrednosti I_V i on se isključuje. Na taj način započinje ponovno punjenje kondenzatora C preko otpora R.

Trajanje vremenskog intervala T_L lako se određuje iz jednačine koja daje vremensku zavisnost napona na kapacitetu C pri njegovom punjenju. Imajući u vidu da porast napona v_C počinje od vrednosti V_{EST}, a završio bi se pri naponu V_{CC}, to je

$$v_C(t)=V_{CC}-(V_{CC}-V_{EST})e^{-t/RC}. \tag{6.16}$$

Iz već poznatog uslova $v_C=(T_L)=V_{ET}$ nalazi se da je

$$T_L=RC\ \ln\frac{V_{CC}-V_{EST}}{V_{CC}-V_{ET}}. \tag{6.17}$$

Pri velikoj vrednosti napona napajanja V_{BB} prag provođenja jednospojnog tranzistora iznosi $V_{ET}\approx\eta\ V_{BB}$. Ako je uz to $V_{CC}=V_{BB}\gg V_{FST}$, onda se gornji izraz može da napiše u obliku

$$T_L\approx RC\ \ln\frac{1}{1-\eta}. \tag{6.18}$$

Ovaj izraz ukazuje na veliku stabilnost vremenske baze u slučaju da se kolo napaja iz jedne baterije većeg napona.

Očigledno je da ovaj jednostavni generator vremenske baze ne daje linearno promenljiv napon u vremenskom periodu T_L. Greška linearnosti može da se odredi primenjujući neki od ranije izvedenih obrazaca (6.8), (6.11) ili (6.14), jer je jednačina (6.16) identična sa jednačinom (6.5) pod uslovom da je $V_{CC} \gg V_{EST}$. Međutim, ako je prema jednačini (6.10) amplituda ovog napona

$$v_C(T_L) = V_M = V_{ET} - V_{EST} \tag{6.19}$$

vrlo mala u poređenju sa naponom V_{CC}, onda se, znači, kao vremenska baza koristi samo početni deo napona, za koji znamo da je prilično linearan. Aproksimirajući ovaj deo napona tangentom u početnoj tački posmatranog vremenskog intervala, jednačina (6.16) može da se napiše u obliku

$$v_C(t) \approx V_{EST} + \frac{V_{CC} + V_{EST}}{RC} t. \tag{6.20}$$

Na taj način se iz jednačina (6.19), (6.20) kao i uslova $v_C(T_L) = V_{ET}$ nalazi približan izraz za trajanje vremenske baze

$$T_L \approx \frac{V_M}{V_{CC}} RC, \tag{6.21}$$

pri čemu je iskorišćena i aproksimacija uslovljena relacijom $V_{CC} \gg V_{EST}$. Ako bi se pretpostavilo da je i $V_{ET} \gg V_{EST}$, onda se pri $V_{CC} = V_{BB}$ za period T_L dobija sasvim jednostavna formula $T_L \approx \eta RC$.


U periodu T_N videli smo da se vrši pražnjenje kapaciteta C preko ulazne otpornosti prekidačkog kola. Pošto je ova otpornost vrlo nelinearna, kod pokazanog generatora vremenske baze ne postoji mogućnost efikasnog kontrolisanja perioda pražnjenja vremenskog kondenzatora. U vezi s tim ni vremenski interval T_N ne može da se izrazi u funkciji datih komponenata kola. Stoga se period T_N određuje eksperimentalnim putem, a kao rezultat toga ponekad se dolazi i do odgovarajuće empirijske formule. Inače, kod generatora vremenske baze ovaj period treba da bude što kraći, a zakonitost promene napona pri tome nije uopšte bitna. Ukoliko se, međutim, zahteva mogućnost kontrolisanja trajanja i ovog perioda, kao generator vremenske baze moglo bi da posluži astabilno kolo sa jednospojnim tranzistorom, koje će biti opisano kasnije u vezi sa sl. 9.28.

6.2.2. Monostabilan rad kola

Opisani generator vremenske baze sa jednospojnim tranzistorom je samooscilujući. Učestanost generatora određena je trajanjem kvazistabilnih perioda T_L i T_N. Ako se napon ovog generatora koristi kao vremenska baza oscilografa, perioda baze mora da bude podešena tako, da je jednaka celobrojnom multiplu periode posmatranog signala na vertikalnim pločama. To znači da generator vremenske baze treba da bude sinhronizovan. U kolu na sl. 6.5 pogodna tačka za sinhronizaciju* je B_2. Dovođenjem negativnog impulsa na ovu tačku pre nego što bi se prirodnim tokom završio interval T_L, smanjuje se napon praga V_{ET} tako da je kraj perioda T_L sinhronizovan sa okidnim impulsom.

* O sinhronizaciji biće govoreno u odeljku 9.1.4.

Na principu sinhronizacije može da se ostvari i monostabilan rad kola, odnosno da se generiše okidna vremenska baza. Modifikacija ranijeg kola za okidni rad pokazana je na sl. 6.6. Ranije kolo ostaje u potpunosti isto, samo što se ograničavačkom diodom *D* sprečava porast napona na kondenzatoru iznad vrednosti $V_R + V_D$. Ako je napon praga provođenja tranzistora *JRT* veći od ove vrednosti, očigledno je da neće doći do uključivanja prekidača sve dotle, dok se ne pojavi okidni impuls V_S na bazi B_2. Pod pretpostavkom da će se ovim impulsom dovoljno smanjiti napon napajanja, smanjiće se i njegov prag provođenja, tako da on može



Sl. 6.6. Jednostavni generator okidne vremenske baze
(a) šema kola
(b) vremenski dijagrami

postati manji od napona $V_R + V_D$. U tom slučaju doćiće do provođenja tranzistora i započinjanja novog ciklusa u kolu. Zapazimo da okidni impuls okončava mirno stanje kola u kome je kondenzator *C* napunjen, a tranzistor *JRT* je zakočen. Ako je, međutim, vremenski interval $T_N \ll T_L$ može se smatrati da okidni impuls započinje generisanje vremenske baze, što kod boljih generatora okidnih baza i jeste slučaj.


6.3. KOLA SA IZVOROM KONSTANTNE STRUJE

Prema ranije izvedenim zaključcima poboljšanje linearnosti testerastog napona može da se postigne povećanjem vremenske konstante i napona napajanja kola. I jedna i druga mogućnost ograničena je tehničkim uslovima realizacije kola. Stoga se vremenske baze dužeg trajanja i veće amplitude moraju ostvariti drugim sredstvima, koja obezbeđuju konstantnost struje kontrolisanja energetskog stanja u akumulacionom elementu. Najjednostavniji način za to je korišćenje izvora konstantne struje.

6.3.1. Kolo sa bazno-kontrolisanim strujnim izvorom

Na sl. 6.7 prikazan je generator linearnog napona sa bazno kontrolisanim strujnim izvorom. Vremenski dijagrami ovog kola najbolje ilustruju i njegov rad. U mirnom stanju prekidač *P* je zatvoren. Zbog toga je tranzistor *TR* zakočen, pa se kondenzator *C* napunio preko otpora R_C na vrednost napona V_{CC}. Ako se po

završenom punjenju otvori prekidač *P*, tranzistor prelazi u provodno stanje. S obzirom na to da je napon na kapacitetu *C* veliki, tranzistor ne može da uđe u oblast



Sl. 6.7. Generator linearnog napona sa bazno kontrolisanim strujnim izvorom
(a) šema kola
(b) vremenski dijagrami

zasićenja, već ostaje u aktivnom režimu. Pražnjenjem kondenzatora *C* smanjuje se kolektorski napon tranzistora. Kolektorska struja, međutim, ostaje konstantna, jer nju kontroliše bazna struja stalne vrednosti. Zbog toga je napon v_C u vremenskom intervalu T_L linearan. Kad se ovaj napon dovoljno smanji da tranzistor prelazi u zasićenje, prestaje pražnjenje kondenzatora, te se sada i struja i_C smanjuje na vrednost struje zasićenja. Ako se posle toga ponovo zatvori prekidač *P*, blokiraće se tranzistor TR, čime počinje period punjenja kondenzatora T_N.

Trajanje linearnog perioda T_L odredićemo iz jednačine koja prikazuje vremensku zavisnost napona v_C u tom periodu. Na početku ovog perioda je $v_C(0) = V_{CC}$. U toku provođenja tranzistora ovaj napon se smanjuje ka konačnoj vrednosti $v_C(\infty) = V_{CC} - R_C I_C$. Naglasimo da je napon $v_C(\infty) < 0$, jer je redovno $R_C I_C \gg V_{CC}$. Prema tome, napon na kondenzatoru *C* može da se izrazi jednačinom

$$v_C(t) = V_{CC} - R_C I_C + R_C I_C e^{-t/CR_C}. \tag{6.22}$$

S obzirom da se tranzistor nalazi u aktivnom režimu, struja I_C u ovoj jednačini ima vrednost

$$I_C = h_{FE} I_B = h_{FE} \frac{V_{BB} - V_{BE}}{R_B}. \tag{6.23}$$

Kako se radi, dakle, o konstantnoj vrednosti struje, što ilustruje i odgovarajući vremenski dijagram na sl. 6.7b, to se napon $v_C(t)$ može da predstavi i linearnom funkcijom vremena. Koeficijent pravca ove funkcije je konstanta i on pokazuje brzinu promene testerastog napona. Vrednost prvog izvoda jednačine (6.22) u trenutku t=0 predstavlja, dakle, pomenuti koeficijent pravca, odnosno nagib testeraste vremenske baze, koja se sa ovim može da napiše u obliku

$$v_C(t) \approx V_{CC} - \frac{I_C}{C} t. \tag{6.24}$$

Smenjujući u gornju jednačinu vrednost za struju I_C iz jednačine (6.23), dobija se izraz

$$v_C(t) \approx V_{CC} - \frac{h_{FE}(V_{BB} - V_{BE})}{CR_B} t, \tag{6.25}$$

koji predstavlja izlazni napon generatora vremenske baze sa bazno kontrolisanim strujnim izvorom. Vidimo da se nagib ove baze može da podešava vremenskom konstantom CR_B, kao i naponom napajanja V_{BB}. Očigledno je da će se u praktičnoj realizaciji kola na sl. 6.7a redovno uzeti ista baterija za V_{Bb} i V_{CC}, ukoliko se podešavanje vremenske baze ne izvodi pomoću napona V_{BB}.

Trajanje vremenske baze nalazi se iz jednačine (6.25) znajući da se period T_L završava kada napon v_C padne na vrednost V_{CES}. Prema tome iz uslova $v_C(T_L) = V_{CES}$ dobija se da je

$$T_L = \frac{CR_B}{h_{FE}} \cdot \frac{V_{CC} - V_{CES}}{V_{BB} - V_{BE}}. \tag{6.26}$$

Ovaj izraz pokazuje da linearni vremenski period opisanog kola može prilično da zavisi od parametara tranzistora.

Nelinearni period T_N obuhvata vreme punjenja kondenzatora C preko otpora R_C. Za potpuno punjenje ovog kondenzatora potreban je vremenski period od najmanje tri vremenske konstante posmatranog integratora, naime

$$T_N > 3\,CR_C. \tag{6.27}$$

Ako se brzina linearne promene napona u jednačini (6.24) izrazi odnosom $R_C I_C / R_C C$, za period T_L dobija se izraz


$$T_L = CR_C \cdot \frac{V_{CC} - V_{CES}}{R_C I_C}. \tag{6.28}$$

Imajući u vidu da je $R_C I_C \gg V_{CC}$, iz prethodne dve jednačine zaključuje se da je $T_N \gg T_L$, što je nepovoljno sa gledišta primene kola kao generatora testeraste vremenske baze.

Skraćivanje nelinearnog vremenskog intervala T_N može da se ostvari na razne načine. Najjednostavnije bi bilo da se pomoću diode i referentnog napona ograniči porast napona na kondenzatoru C na neku vrednost manju od napona V_{CC}, na isti način na koji je to učinjeno, ali iz drugih razloga, u kolu na sl. 6.5. Time bi bio odsečen gornji deo napona v_C na sl. 6.7b, čime bi se period T_N mogao znatno da skrati. Na žalost, time se istovremeno smanjuje i amplituda generisanog napona, koja — pored toga — postaje i temperaturski osetljivija.

Efikasnije skraćivanje nelinearnog perioda može da se ostvari smanjivanjem vremenske konstante kola punjenja kondenzatora C. Radi toga je u kolu na sl. 6.8 pored tranzistora TR_1, koji radi kao strujni generator, ugrađen i tranzistor TR_2, koji radi kao emitorski pojačavač. Obratimo pažnju da je u ovom kolu prekidač P postavljen u bazni dovod emitorskog stepena. To znači da je tranzistor TR_1 stalno u provodnom stanju, a preko tranzistora TR_2 vrši se upravljanje kolom. U mirnom stanju prekidač P je otvoren, i kondenzator C je napunjen na napon $V_{CC} - V_{CES2}$. Punjenje kondenzatora izvršeno je preko male ekvivalentne otpornosti, koju čini

otpor R_C u paraleli sa izlaznom otpornošću emitorskog stepena. Prema tome, ranija vremenska konstanta punjenja CR_C sada je smanjena na vrednost $C\,[R_C \,||\, R_{i2}]$, gde je $R_{i2}=R_{B2}/(h_{FE}+1)$. Vidimo, dakle, da se primenom emitorskog stepena, odnosno emitor-folovera nelinearni period kola može znatno da smanji, a da pri tome amplituda generisanog napona ostane praktično neograničena.




Sl. 6.8. Generator vremenske baze sa strujnim izvorom i emitorskim stepenom


Generisanje vremenske baze u ovom modifikovanom kolu vrši se na isti način kao i u ranijem, samo što sada prekidač P mora da bude zatvoren. Time je u stvari blokiran tranzistor TR_2, pa se pražnjenje kondenzatora obavlja na već poznat način preko tranzistora TR_1.

6.3.2. Kolo sa emitorsko-kontrolisanim strujnim izvorom

U kolu na sl. 6.7 konstantnost struje pražnjenja kondenzatora C obezbeđuje strujni generator, koji je paralelno vezan akumulacionom elementu. Dobro konstruisan strujni generator treba da obezbedi što manju zavisnost struje pražnjenja od promene napona na kondenzatoru. Očigledno je da će zavisnost pomenute struje od energetskog stanja akumulacionog elementa biti utoliko manja, ukoliko je otpornost strujnog generatora veća. Kako se u posmatranom kolu radi o strujnom generatoru, koga čini tranzistor sa uzemljenim emitorom, njegova izlazna otpornost nije tako velika, te se ne može ni očekivati veća linearnost dobijenog testerastog napona. U tom pogledu, znači, povoljniji bi bio strujni generator koga čini tranzistor sa uzemljenom bazom, jer se takav stepen odlikuje znatno većom izlaznom otpornošću. Stoga ćemo ubuduće redovno smatrati da je tranzistorski strujni generator ostvaren sa stepenom u baznoj vezi. Ovakvi strujni izvori obično se vezuju redno sa akumulacionim elementom.

Na sl. 6.9a ucrtan je tranzistorski stepen sa uzemljenom bazom, koji se koristi kao strujni izvor za punjenje kondenzatora C. Polazeći od toga da nas interesuje samo promena napona na kondenzatoru, ovaj stepen može da se predstavi ekvivalentnom šemom, koja je data na sl. 6.9b. Ulazni napon stepena $v_U = V_{EE} - V_{EB}$ obezbeđuje konstantnu struju i_E u emitorskom dovodu tranzistora. Kako je $i_C = h_{FB}\, i_E$, to





Sl. 6.9. Strujni generator sa emitorskom kontrolom
(a) šema kola
(b) ekvivalentna šema

znači da je i struja punjenja kondenzatora C takođe konstantna. Posmatrajući, međutim, ekvivalentnu šemu kola, vidi se da emitorska struja tranzistora ipak nije sasvim konstantna, jer je pored v_U funkcija i generatora $h_{rb} v_C$. Pošto se napon v_C u toku punjenja kondenzatora menja, očigledno je da se to u izvesnoj meri odražava i na veličinu struje i_E. Štaviše, čak i da je emitorska struja konstantna, to znači da je samo struja generatora $h_{fb} i_E$ konstantna, ali ne i struja kondenzatora i_C. Naime, sa promenom napona na kondenzatoru, menja se komponenta struje koja prolazi kroz izlaznu otpornost $R_i = 1/h_{ob}$, pa se zbog toga menja i struja i_C. Očigledno je da će promena ove struje biti utoliko manja ukoliko je izlazna otpornost stepena veća. U tome se upravo i ogleda prednost stepena sa baznom umesto sa emitorskom vezom za realizaciju strujnog generatora. Naime, dok je izlazna otpornost stepena sa uzemljenim emitorom reda nekoliko desetina kilooma, odgovarajuća otpornost stepena u baznoj vezi iznosi nekoliko megaoma. S druge strane, to pokazuje da je ovakav stepen kritičan u pogledu opterećivanja. To dolazi otuda što otpor opterećenja efektivno smanjuje izlaznu otpornost strujnog generatora, jer se priključuje paralelno otpornosti $1/h_{ob}$.

Napon na kondenzatoru C može da se odredi iz jednačina

$$\begin{aligned} v_U - (R_E + h_{ib})\, i_E - h_{rb} v_C &= 0 \\ h_{fb}\, i_E + h_{ob} v_C + C\frac{dv_C}{dt} &= 0. \end{aligned} \tag{6.29}$$

Koristeći početni uslov da je u $t=0$, $v_C=0$, iz gornjih jednačina nalazi se

$$v_C(t) = \frac{h_{fb} v_U}{R_E + h_{ib}} \cdot \frac{\tau}{C} (1 - e^{-t/\tau}), \tag{6.30}$$

pri čemu vremenska konstanta kola ima vrednost

$$\tau = \frac{C}{h_{ob} + \dfrac{h_{fb} h_{rb}}{R_E + h_{ib}}}. \tag{6.31}$$

Jednačina (6.30) pokazuje da napon $v_C(t)$ nije linearan. Ako se izraz za napon $v_C(t)$ razvije u red i odredi vrednost $v_C(T_L) = V_C$, koristeći pri tome samo prvi član dobijene jednačine, nalazi se daje

$$T_L = C(R_E + h_{ib}) \frac{V_C}{h_{fb} v_U}. \tag{6.32}$$

Smenjujući vrednosti za τ i T_L iz jednačina (6.31) i (6.32) u jednačinu (6.11), nalazi se greška linearnosti izražena nagibom tangenata u početnoj i krajnjoj tački

$$\delta_{PK} = \frac{T_L}{\tau} = \frac{V_C}{V_U}\left[h_{rb} + \frac{h_{ob}(R_E + h_{ib})}{h_{fb}} \right]. \tag{6.33}$$

Ovaj izraz samo potvrđuje raniju diskusiju o uticaju parametara h_{rb} i naročito h_{ob} na linearnost napona v_C, koja je očigledno posledica konstantnosti struje i_C.

Tranzistorski stepen na sl. 6.9 koristi se kao strujni izvor sa emitorskom kontrolom. Naime, struja ovog izvora je

$$I_C = h_{FB} I_E + I_{CBO}. \tag{6.34}$$


Pretpostavljajući da je struja I_{CBO} vrlo mala i da je $h_{FB} \approx 1$, struja ovog generatora svodi se, dakle, na emitorsku struju tranzistora

$$I_E = \frac{V_{EE} - V_{EB}}{R_E}. \tag{6.35}$$

Iako je ova struja osetljiva na temperaturske promene, to se ne odražava na linearnost napona $v_C(t)$, već samo na brzinu njegove promene. Drugim rečima, promena temperature utiče samo na promenu nagiba testerastog napona. Zbog toga se u praktičnim realizacijama obično vrši temperaturska kompenzacija napona V_{BE}.

Pored strujnog izvora i akumulacionog elementa, generator vremenske baze mora da sadrži i prekidač, preko koga se vrši rasterećenje akumulacionog elementa. Jedan takav generator astabilnog tipa prikazan je na sl. 6.10. Tranzistor *TR* radi kao strujni izvor sa fiksnim naponom na bazi

$$V_B = \frac{R_1}{R_1 + R_2} V_{CC}. \tag{6.36}$$



Sl. 6.10. Generator stalne vremenske baze

U početku dok je napon na kondenzatoru *C* mali, jednospojni tranzistor *JTR* je zakočen, te se kondenzator puni strujom

$$I_C = h_{FB} \frac{V_{CC} - V_B - V_{EB}}{R_E}. \tag{6.37}$$

Napon na kondenzatoru raste prema jednačini

$$v_C(t) = V_{EST} + \frac{I_C}{C} t, \tag{6.38}$$

gde je V_{EST} donji granični napon na emitoru prekidača *JTR*. Kada napon $v_C(t)$ dostigne prag provođenja V_{ET}, prekidač *JTR* prelazi u provodno stanje, te se kroz njega prazni kondenzator *C*. Čim se napon na kondenzatoru smanji do vrednosti V_{EST}, prekidač se isključuje i tako započinje punjenje kondenzatora.

Trajanje vremenske baze može da se odredi iz jednačine (6.38) znajući da je $v_C(T_L) = V_{ET}$. Stavljajući da je amplituda testerastog napona $V_M = V_{ET} - V_{EST}$ i ako je $h_{FB} \approx 1$, iz jednačina (6.36) do (6.38) nalazi se trajanje linearnog dela napona


$$T_L = CR_E \frac{V_M}{\frac{R_2}{R_1 + R_2} V_{CC} - V_{BE}}. \tag{6.39}$$

Upoređujući gornji izraz sa onim u jednačini (6.20), koji se odnosi na isto kolo bez strujnog izvora, sl. 6.5, vidi se da je u ovom slučaju, pri istim komponentama kola, trajanje vremenske baze duže. Pored toga iz gornjeg izraza može da se nađe i kriterij

za izbor otpornika u razdelniku napona, pošto T_L mora da bude pozitivan broj, naime

$$\frac{R_2}{R_1} < \frac{V_{EE}}{V_{CC} - V_{BE}}. \tag{6.40}$$

Monostabilan rad opisanog generatora može da se izvede na način koji je pokazan u kolu na sl. 6.6. Jednostavnije je, međutim, da se i u ovom slučaju rasterećenje akumulacionog elementa vrši običnim tranzistorskim prekidačom, kao što je pokazano u šemi kola na sl. 6.11. Tranzistor TR_1 radi kao strujni generator, čija je struja određena radnim naponom Cener-diode DZ. Dioda D služi za temperatursku kompenzaciju napona V_{BE} tranzistora TR_1. Preko tranzistora TR_2 vrši se okidanje kola impulsima V_S. Monostabilan rad kola ilustrovan je i vremenskim dijagramima na sl. 6.11b za slučaj da se okidni impulsi periodično ponavljaju.



Sl. 6.11. Generator okidne vremenske baze
(a) šema kola
(b) vremenski dijagrami

U prethodnom kolu linearni deo periode ponavljanja vremenske baze određen je pauzom između okidnih impulsa. Ponekad je, međutim, potrebno formirati vremensku bazu preciznog trajanja, koji se kontroliše širinom samog okidnog impulsa. U vezi s tim na sl. 6.12 ucrtano je kolo linearno promenljivog napona čije se trajanje kontroliše prednjom i zadnjom ivicom okidnog impulsa. Tranzistor TR_1 je i ovde upotrebljen kao generator konstantne struje. Za razliku od prethodnog kola, u ovom slučaju se kroz njega vrši pražnjenje kondenzatora C, te stoga linearni napon ima opadajući smer. Početak i završetak ovog napona određuje upravljački napon V_S, koji se dovodi preko prekidačkog tranzistora TR_2.

Odredimo nelinearnost vremenske baze ovog kola prema formuli (6.3). Vrednosti maksimalne i minimalne struje kondenzatora na početku i na kraju linearnog perioda su


$$\begin{aligned} I_P &= h_{FB1} \frac{V_{EE} - V_{BE1}}{R_E} + h_{ob1} V_{C\max} + I_{CBO} \\ I_K &= h_{FB1} \frac{V_{EE} - V_{BE1}}{R_E} + h_{ob1} V_{C\min} + I_{CBO1}. \end{aligned} \tag{6.41}$$


Stavljajući da je $V_M = V_{C\max} - V_{C\min}$, sa gornjim vrednostima za struje iz jednačine (6.3) nalazi se

$$\delta_{PKI} = \frac{V_M}{h_{FB1}\, r_{ib1} \dfrac{V_{EE} - V_{BE1}}{R_E} + V_{C\max} + r_{ib1} I_{CBO1}}, \tag{6.42}$$

gde je $r_{ib1} = 1/h_{ob1}$ — izlazna otpornost tranzistora u baznoj vezi. Prvi član u imenitelju ovog izraza je znatno veći od drugog. Ako se uzme uz to da su $h_{FB} \approx 1$, $V_{EE} \gg V_{BE}$ i $I_{CBO} \approx 0$, onda gornji izraz postaje

$$\delta_{PKI} \approx \frac{V_M}{V_{EE}} \cdot \frac{R_E}{r_{ib1}}. \tag{6.43}$$





Sl. 6.12. Okidna vremenska baza preciznog trajanja
(a) šema kola
(b) vremenski dijagrami

Ovaj izraz očigledno pokazuje kako treba odabrati otpor R_E i napon baterije V_{EE} da bi se ostvarila bolja linearnost napona na kondenzatoru. U svakom slučaju pri većoj amplitudi napona V_M treba raditi sa većom strujom izvora $I_E \approx V_{EE}/R_E$.

Maksimalni napon na kondenzatoru C zavisi od prekidačkog stepena sa tranzistorom TR_2. Pred sam početak perioda T_L kondenzator je napunjen, pa je emitorska struja tranzistora TR_2 jednaka kolektorskoj struji tranzistora TR_1. U tom trenutku oba tranzistora vode, ali je TR_1 u aktivnom režimu a TR_2 u zasićenju. Stoga su vrednosti odgovarajućih struja

$$I_{C1} = h_{FB1} \frac{V_{EE} - V_{BE1}}{R_E} + I_{CBO1}$$

i

$$I_{E2} = \frac{V_{CC} - V_{C\max} - V_{BES2}}{R_B} + \frac{V_{CC} - V_{C\max} - V_{CES2}}{R_C}. \tag{6.44}$$

Iz uslova zasićenja tranzistora TR_2 proizilazi da je $R_B \gg R_C$. Pretpostavimo da se međuelektrodni naponi provodnih tranzistora mogu da zanemare i da je $h_{FB} \approx 1$.

Ako uz to smatramo da je $V_{C\min} \ll V_{C\max}$, onda se iz relacije $I_{C1}=I_{E2}$ nalazi da je amplituda linearno promenljivog napona

$$V_M \approx V_{C\max} \approx V_{CC} - \frac{R_C}{R_E} V_{EE} - R_C I_{CBO1}. \tag{6.45}$$

Prema tome, da bi se povećala amplituda linearnog napona treba smanjiti otpor R_C u granicama dozvoljene struje tranzistora TR_2. U vezi s tim za faktor iskorišćenja napona napajanja dobija se izraz

$$\eta_V = \frac{V_M}{V_{CC}} \approx 1 - \frac{R_C}{R_E} \cdot \frac{V_{EE}}{V_{CC}}. \tag{6.46}$$

Vremenski period T_L određen je trajanjem okidnog napona V_S. Analitički ovaj period se može dati približnim izrazom

$$T_L = \frac{CV_M}{I_{C1}} \approx CR_E \left(\frac{V_{CC}}{V_{EE}} - \frac{R_C}{R_E} \right). \tag{6.47}$$

Vreme smirivanja kola po završetku linearnog perioda približno iznosi

$$T_N \approx 3CR_C. \tag{6.48}$$

U prekidačkom stepenu sa tranzistorom TR_2 otpornik R_C može da bude zamenjen kratkom vezom. U tom slučaju tranzistor TR_2 ne može da ide u zasićenje, pa njegova struja u emitorskom dovodu ima vrednost

$$I_{E2} = (h_{FE2} + 1) \left[\frac{V_{CC} - V_{C\max} - V_{BE2}}{R_B} + I_{CBO2} \right]. \tag{6.49}$$

Izjednačujući ovu struju sa strujom I_{C1} iz jednačine (6.44) i koristeći pri tom odgovarajuća zanemarivanja, za amplitudu napona nalazi se izraz


$$V_M \approx V_{C\max} \approx V_{CC} - \frac{R_B}{h_{FE2} R_E} V_{EE} + R_B I_{CBO2}. \tag{6.50}$$

Veća amplituda linearnog napona u ovom slučaju dobija se smanjivanjem otpora R_B i korišćenjem tranzistora TR_2 sa većim koeficijentom pojačanja.

Izrazi za trajanje vremenskih intervala T_L i T_N mogu da se dobiju iz odgovarajućih jednačina (6.47) i (6.48), ako se u njima izvrši smena $R_C = R_B/h_{FE2}$. Imajući u vidu da uslov zasićenja tranzistora TR_2 zahteva da bude $R_C > R_B/h_{FE2}$, to iz odgovarajućih izraza za period T_N izlazi da je vreme smirivanja kola duže u slučaju kada je tranzistor TR_2 u zasićenju. U praktično realizovanim kolima postiže se, međutim, obrnuto jer, zahvaljujući maloj disipaciji tranzistora u zasićenju, omogućen je rad prekidača i sa vrlo malim otporom R_C. U svakom slučaju kada se zahteva velika stabilnost amplitude kao i veliki koeficijent iskorišćenja napona napajanja pogodnije je da tranzistor TR_2 radi u režimu zasićenja. Aktivni režim ovog tranzistora, međutim, ima prednost u pogledu stabilnosti trajanja linearnog perioda T_L[3].

6.4. MILEROVA KOLA

Veći stepen linearnosti testerastog napona postiže se poboljšanjem konstantnosti struje koja kontroliše energetsko stanje akumulacionog elementa. Pomenuto poboljšanje može da se ostvari pomoću kompenzacionog naponskog generatora



Sl. 6.13. Integrator sa kompenzacionim generatorom
(a) principska šema kola
(b) blok-šema Milerovog integratora

v_G, koji se postavlja u osnovno integratorsko kolo prema sl. 6.13a. Ako je podešeno da se napon generatora v_G menja na potpuno isti način kao i napon na kondenzatoru C, ali u suprotnom smeru, očigledno je da će struja u kolu da bude konstantna. Prema tome, promena napona na kondenzatoru, a isto tako i na generatoru v_G biće linearna.


Ulogu generatora v_G može da ispuni pojačavač sa povratnom spregom. Naime, ako se u pokazanom integratorskom kolu tačke N—Q uzmu za ulazne, a P—Q za izlazne priključke pojačavača A, onda to kolo predstavlja pojačavački sistem čija je šema data na sl. 6.13b. Vidimo, dakle, da se ovde radi o pojačavaču sa negativnom povratnom spregom. Pomenuta povratna sprega ostvarena je sa izlaza na ulaz pojačavača preko kapaciteta C. Podsetimo da je kapacitivna sprega između izlazne i ulazne elektrode kod elektronskih cevi poznata kao Milerov (Miller) efekat. U vezi s tim i sva integratorska kola, u kojima se koriste pojačavači sa kapacitivnom povratnom spregom između izlaza i ulaza, nazivaju se Milerovi integratori ili jednostavno Milerova kola.

U cevnoj tehnici postoji veliki broj modifikovanih Milerovih kola, koja su poznata kao sanatron, fantastron, tranzitron, itd. Za realizaciju ovih kola pogodni su aktivni elementi koji imaju dve upravljačke elektrode, kao što su, na primer, pentode u cevnoj tehnici. U poluprovodničkoj tehnici, međutim, takvih aktivnih elemenata nema, te se stoga pri izgradnji Milerovih kola moraju da upotrebe bar dva poluprovodnička elementa. Kvalitetnija Milerova kola danas se izvode sa integrisanim komponentama, pa pitanje broja potrebnih poluprovodničkih elemenata nije više od bitnog značaja. U vezi sa ovim blok-šema Milerovog kola na sl. 6.13b ima opšti karakter i biće detaljno analizirana kad se bude govorilo o integratorima sa operacionim pojačavačima. Pre toga, međutim, biće proučene mogućnosti konstruisanja osnovnih Milerovih kola sa diskretnim komponentama.


6.4.1. Osnovna konfiguracija Milerovog kola

Osnovna konfiguracija Milerovog kola pokazana je na sl. 6.14. Tranzistor TR_1 služi kao prekidač preko koga se upravlja integratorskim stepenom. Ovaj stepen sadrži pojačavački tranzistor TR_2 sa negativnom povratnom spregom izvedenom pomoću kapaciteta C. Otpornik R obično se vezuje na napon V_{CC}. U ovom slučaju za to je predviđena posebna baterija V_{BB}, čime se proširuju mogućnosti podešavanja nekih parametara kola.

Na sl. 6.15 ilustrovan je način rada Milerovog kola pomoću vremenskih dijagrama napona na pojačavačkom stepenu. U mirnom stanju



Sl. 6.14. Milerovo kolo



Sl. 6.15. Naponski dijagrami kola na sl. 6.14

kola, to znači pre dovođenja okidnog napona V_S tranzistor TR_2 je u zasićenju. Nizak napon na kolektoru ovog tranzistora drži tranzistor TR_2 u neprovodnom stanju. Zbog toga je izlazni napon kola jednak naponu napajanja, što znači da je kondenzator C napunjen.

Dovođenjem negativnog okidnog napona V_S na ulaz kola blokira se tranzistor TR_1. Napon na njegovom kolektoru naglo raste prema vrednosti V_{BB}. Međutim, čim taj napon dostigne vrednost praga provođenja tranzistora TR_2 ovaj počinje da vodi i time sprečava dalji porast pomenutog napona jer je $v_{C1}=v_{B2}$. Nastali skok napona na kolektoru tranzistora TR_1, odnosno na bazi tranzistora TR_2 prenosi se preko kondenzatora C i na izlaz kola. S obzirom na to da je kondenzator C napunjen praktično na vrednost napona V_{CC}, tranzistor TR_2 ne može da ode u zasićenje. To znači da se on nalazi u aktivnom režimu, te stoga radi kao pojačavač.

Na samom početku provođenja tranzistora TR_1 njegova kolektorska struja stvara pad napona na otporu R_C. Ovaj pad napona prenosi se preko kondenzatora C na bazu istog tranzistora, tako da se može očekivati smanjenje kolektorske struje, pa možda i blokiranje tranzistora. Očigledno je da do toga ne dolazi jer porast napona na bazi tranzistora TR_2 ima pretežni uticaj na njegov režim rada. Pored toga, ne održiva je pretpostavka o mogućnosti istovremenog pada napona na otporu R_C i blokiranja tranzistora TR_2. Prema tome, sigurno je da će se ovaj tranzistor zadržati u aktivnom režimu.

Vremenski interval u kome je prvi tranzistor zakočen a drugi provodan označen je na sl. 6.15 sa T_L, jer se tada na ulazu kola formira linearno promenljivi napon. Ovaj napon je opadajućeg smera, jer nastaje kao posledica pražnjenja akumula-

cionog kondenzatora C. Pražnjenje kondenzatora vrši se preko izlazne i ulazne otpornosti pojačavačkog stepena uključujući tu i spoljne otpore R_C i R. Ako se pretpostavi da pojačavački stepen, koga u ovom slučaju čini tranzistor TR_2, ima veliko pojačanje, onda je napon na krajevima otpora R konstantan, jer su promene napona v_{BE2} vrlo male, pošto je $v_{BE2}=v_{CE2}/A$. Pretpostavljajući uz to da pojačavački stepen ima i veliku ulaznu otpornost, onda je struja pražnjenja kondenzatora C jednaka struji koja prolazi kroz otpor R. Kako ova struja ima konstantnu vrednost to je, znači, struja pražnjenja kondenzatora konstantna pa je smanjivanje napona na njemu linearnog karaktera. Prema tome, izlazni napon Milerovog kola linearno opada prema vrednosti koja bi se uspostavila kada bi se pražnjenjem kondenzatora omogućio odlazak tranzistora TR_2 u zasićenje. Kako bi pri tome nastalo pogoršanje linearnosti testerastog napona zbog znatnog smanjenja pojačanja i ulazne otpornosti pojačavačkog stepena, to se ukidanjem napona V_S linearni period T_L završava nešto ranije. Na naponskim dijagramima v_{C2} i v_{B2} prikazan je isprekidanim linijama i slučaj odlaska izlaznog tranzistora u zasićenje, što naravno važi pod pretpostavkom da okidni napon nije ranije završen.

Po uklanjanju okidnog napona V_S tranzistor TR_1 postaje provodan a TR_2 neprovodan. Napon na izlazu kola raste prema vrednosti napona napajanja V_{CC}. Brzina njegovog porasta zavisi od brzine punjenja vremenskog kondenzatora C. Struja punjenja prolazi kroz otpor R_C i malu izlaznu otpornost tranzistora TR_1. Prema tome, porast izlaznog napona u toku smirivanja kola je eksponencijalnog karaktera.

6.4.2. **Određivanje ciklusnog vremena kola**

Milerov integrator je okidno kolo, kod koga je minimalno ciklusno vreme određeno trajanjem linearnog perioda i perioda smirivanja kola. Trajanje linearnog perioda T_L diktirano je širinom negativnog okidnog impulsa. Za vreme ovog impulsa odvija se proces formiranja testerastog napona na izlazu. S obzirom na to da je maksimalno trajanje vremenskog intervala T_L ograničeno komponentama kola, to dužina okidnog impulsa V_S ne sme da bude veća od vrednosti T_L. Naime, komponente kola pražnjenja akumulacionog elementa kod Milerovog kola moraju biti odabrane tako, da proces potpunog pražnjenja bude duži ili bar jednak trajanju negativnog okidnog napona. Perioda ponavljanja ovog napona, međutim, mora biti veća od ciklusnog vremena kola.

Vremenski period T_L može da se nađe iz jednačine koja prikazuje promenu izlaznog napona kola u tom periodu. Imajući u vidu da je tranzistor TR_1 zakočen a TR_2 u aktivnom režimu, jednačine strujne ravnoteže na baznom i kolektorskom priključku tranzistora TR_2 mogu da se napišu u sledećem obliku

$$\frac{V_{BB}-v_{B2}}{R}=i_{B2}+i$$

$$\frac{V_{CC}-V_{C2}}{R_C}+i=h_{F2}\,i_{B2}, \tag{6.51}$$

gde je i struja pražnjenja kondenzatora C, naime

$$i=C\frac{d(v_{B2}-v_{C2})}{dt}. \tag{6.52}$$

Pretpostavljajući da je pojačanje stepena sa tranzistorom TR_2 vrlo veliko, onda se može smatrati da je napon na njegovoj bazi konstantan, naime,

$$v_{B2} = \frac{v_{C2}}{A} = V_{B2}. \tag{6.53}$$

Prema tome, koristeći jednačine (6.51) do (6.53) izlazni napon Milerovog kola može da se izrazi u diferencijalnom obliku

$$\frac{dv_{C2}}{dt} + v_{C2} = V_{CC} - V'_{BB}, \tag{6.54}$$

pri čemu su:

$$V'_{BB} = \frac{h_{F2} R_C}{R} (V_{BB} - V_{B2}), \tag{6.55}$$

i

$$\tau = (h_{F2} + 1) C R_C.$$

Rešenje gornje diferencijalne jednačine je

$$v_{C2} = M e^{-t/\tau} + V_{CC} - V'_{BB}. \tag{6.56}$$

Integraciona konstanta M određuje se iz početnog uslova

$$v_{C2}(0) = V_{CC} + \Delta V, \tag{6.57}$$

gde je $\Delta V = V_{BT2} - V_{CS1}$ — početni skok napona na izlazu kola. Prema tome, izlazni napon Milerovog integratora biće dat jednačinom

$$v_{C2}(t) = V_{CC} - V'_{BB} + [V'_{BB} + \Delta V] e^{-t/\tau}. \tag{6.58}$$

Vidimo, dakle, da ovaj napon nije linearan. Upoređujući ovu jednačinu sa, na primer, jednačinom (6.22), koja je izvedena za kolo na sl. 6.7, vidi se da obe sadrže eksponencijalni član. Međutim, prednost Milerovog kola postaje očigledna kad se ima u vidu da je njegova efektivna vremenska konstanta mnogo veća od one u navedenom kolu sa strujnim izvorom, jer je pomnožena koeficijentom h_{FE} pojačavačkog tranzistora, jednačina (6.55). Zahvaljujući tome, opravdano je učiniti pretpostavku da je $t \ll \tau$, pa se jednačina (6.58) može da razvije u red. Na taj način, koristeći samo prva dva člana reda izlazni napon Milerovog kola može da se napiše u obliku

$$v_{C2}(t) = V_{CC} + \Delta V - \frac{h_{F2}(V_{BB} - V_{B2}) + \Delta V}{(h_{F2} + 1) RC} t. \tag{6.59}$$

Najzad, smatrajući da je početni skok napona ΔV zanemarljivo mali i da je $h_{FE} \gg 1$ onda se gornja jednačina svodi na konačan izraz

$$v_{C2}(t) = V_{CC} - \frac{V_{BB} - V_{BE2}}{RC} t. \tag{6.60}$$

Ovaj izraz pokazuje da se brzina promene testerastog napona može da podešava menjanjem komponenata R i C, a isto tako i promenom napona V_{BB}. U vezi sa

ovom zadnjom mogućnošću kola i nameće se potreba za posebnim izvorom napona V_{BB}. Najzad, upoređujući jednačine (6.60) i (6.25) vidi se da je testerasti napon Milerovog kola stabilniji od onoga u kolu na sl. 6.7, jer praktično ne zavisi od parametra h_{FE}.

Nelinearnost Milerovog napona odredićemo prema obrascu (6.3). Struju pražnjenja kondenzatora nalazimo iz jednačina (6.51), s tim što ćemo ih prethodno napisati u sledećem obliku

$$\frac{v_{BB}-v_{C2}+v}{R}=i+\frac{i_{C2}}{h_{F2}}$$
$$i_{C2}=\frac{V_{CC}-v_{C2}}{R_C}+i, \qquad (6.61)$$

gde je v napon na kondenzatoru C. Iz gornjih jednačina za struju pražnjenja kondenzatora dobija se izraz

$$i=\frac{V_{BB}-\dfrac{R}{h_{F2}R_C}V_{CC}+v-\left(1-\dfrac{R}{h_{F2}R_C}\right)v_{C2}}{R\left(1+\dfrac{1}{h_{F2}}\right)}. \qquad (6.62)$$

Opšti obrazac za nelinearnost u ovom slučaju je

$$\delta_{PKI}=\frac{(v_P-v_K)-\left(1-\dfrac{R}{h_{F2}R_C}\right)(v_{C2P}-v_{C2K})}{V_{BB}-\dfrac{R}{h_{F2}R_C}V_{CC}+v_P-\left(1-\dfrac{R}{h_{F2}R_C}\right)v_{C2P}}. \qquad (6.63)$$

Zamenjujući u gornju jednačinu vrednosti odgovarajućih napona na početku i na kraju linearnog perioda:

$$v_P=V_{CC}-V_{CS1}\approx V_{CC}, \qquad v_K=V_{CS2}-V_{BS2}\approx 0,$$
$$v_{C2P}=V_{CC}, \qquad v_{C2K}=V_{CS2}\approx 0,$$

dobija se

$$\delta_{PKI}\approx\frac{R}{h_{FE2}R_C}\cdot\frac{V_{CC}}{V_{BB}}. \qquad (6.64)$$

Ovaj izraz pokazuje da izlazni stepen Milerovog kola treba da ima što veće pojačanje, što se postiže izborom tranzistora sa većim parametrom h_{FE}, kao i stavljanjem većeg otpora opterećenja R_C. Isto tako treba uočiti da je povoljnije raditi sa većom strujom pražnjenja $i\approx V_{BB}/R$.

Gornja granica trajanja vremenskog perioda T_L određena je prelaskom tranzistora TR_2 iz aktivnog režima u oblast zasićenja. Prema tome, koristeći uslov da je $v_{C2}(T_{L\max})=V_{CES2}$, iz jednačine (6.60) se dobija

$$T_{L\max}=RC\frac{V_{CC}-V_{CES2}}{V_{BB}-V_{BE2}}. \qquad (6.65)$$

U slučaju kada je $V_{BB}=V_{CC}$ vidimo da je najveće trajanje vremenske baze nešto malo manje od vrednosti RC, što, naglasimo, ne predstavlja vremensku konstantu Milerovog kola.

Što se tiče potrebnog vremena za smirivanje Milerovog kola, odnosno za uspostavljanje stabilnog stanja u kolu, ono se može izraziti preko vremenske konstante punjenja kondenzatora C


$$\tau_P \approx CR_C. \tag{6.66}$$

Za proces punjenja potrebno je minimalno vreme u iznosu od $3\tau_P$. Da bi se skratilo vreme smirivanja potrebno je, znači, smanjiti otpor R_C. S druge strane, međutim, smanjivanjem pomenutog otpora smanjuje se i pojačanje izlaznog stepena, što umanjuje opravdanost učinjene pretpostavke, da je napon na bazi tranzistora TR_2 konstantan. Drugim rečima, time se pogoršava linearnost testerastog napona. Zbog toga se vrlo kvalitetne vremenske baze ne mogu da ostvare koristeći samo osnovnu konfiguraciju Milerovog kola već njegove poboljšane modifikacije.

6.4.3. **Poboljšana Milerova kola**

Osnovni nedostaci opisanog Milerovog kola su: mala ulazna otpornost, mali otpor opterećenja pojačavačkog stepena, kao i potreba pravougaonog napona za njegovo upravljanje. Oba prva nedostatka odražavaju se nepovoljno na linearnost testerastog napona, što je posledica činjenice da varijacije ulaznog napona i struje pojačavačkog stepena nisu sasvim zanemarljive. Što se tiče upravljačkog signala, češće se u praktičnim primenama kola raspolaže uzanim okidnim impulsima nego pravougaonim naponom. Ova činjenica nameće potrebu konstruisanja monostabilnog Milerovog kola, koje bi se moglo da aktivira uzanim okidnim impulsima.

Veliki otpor opterećenja tranzistora TR_2 u Milerovom kolu imao bi za posledicu sporo punjenje vremenskog kondenzatora. U modifikovanom Milerovom integratoru na sl. 6.16 vremenski kondezator C spregnut je sa izlazom kola preko



Sl. 6.16. Milerovo kolo sa razdvojenim stepenima


emitorskog pojačavača, koga čini tranzistor TR_3. Time je pre svega postignuto to, da se kondenzator puni preko male izlazne otpornosti emitorskog stepena što znatno skraćuje vreme smirivanja kola posle završetka linearnog perioda T_L. S obzirom da se sada vremenski kondenzator ne puni preko otpora R_C, to ovaj otpor može da bude vrlo veliki, što se odražava na poboljšanje linearnosti testerastog napona. U nekim konstrukcijama ovog kola umesto pasivne otpornosti R_C postavlja


se dodatni tranzistor, koji radi kao strujni generator[9] ili čak kao prekidač[3]. Očigledno je da se u oba slučaja radi o vrlo velikoj efektivnoj otpornosti opterećenja pojačavačkog tranzistora TR_2. U vezi s tim treba voditi računa da otpor potrošača, koji se priključuje na izlaz kola, ne smanji bitno pomenutu otpornost. Uostalom kao izlazni priključak u ovom kolu može da se koristi i emitor tranzistora TR_3 koji je pogodniji sa gledišta opteretljivosti.

Vezivanje vremenskog kondenzatora na ulaz tranzistora TR_2 izvedeno je takođe preko emitorskog stepena TR_4. Time je u stvari povećana efektivna ulazna otpornost pojačavača u priključnoj tački kondenzatora. Zahvaljujući tome smanjena je ulazna struja pojačavača, a time i njen uticaj na konstantnost struje pražnjenja kondenzatora. Imajući u vidu potrebu velike ulazne otpornosti, otpori R_E u emitorskim stepenima treba da budu što veći. Da bi se obezbedio normalan režim rada ovih stepena u celom ciklusnom periodu, otpori R_E priključuju se na negativni napon V_{EE}. Napomenimo na kraju da je Milerovo kolo sa pokazanim razdvojnim stepenima osetljivije na temperaturske promene. To se lako može da vidi iz činjenice, da je struja koja prolazi kroz otpor R u vremenskom periodu T_L funkcija ne samo napona V_{BE2} već i V_{BE4}.

Za upravljanje opisanim Milerovim kolima potreban je pravougaoni napon, čije je trajanje jednako vremenskom intervalu T_L. Na sl. 6.17 pokazan je Milerov integrator sa impulsnim okidanjem, koji se ponekad naziva i fantastron[3]. Osnovno Milerovo kolo čini akumulaciona mreža sa tranzistorima TR_2 i TR_3. Tranzistor TR_1 služi u neku ruku kao konvertor okidnog impulsa V_S u pravougaoni napon trajanja T_L, koji se formira na kolektoru tranzistora TR_1.

Način rada kola prikazan je vremenskim dijagramima napona na sl. 6.17b. U mirnom, odnosno stabilnom stanju kola tranzistori TR_1 i TR_3 su u zasićenju, a TR_2 je zakočen niskim





Sl. 6.17. Milerovo kolo sa okidnim impulsima
(a) šema kola
(b) naponski dijagrami

naponom koji se dobija na razdelniku R_4—R_5. Na izlazu kola uspostavljen je napon V_{CC} pošto je prethodno izvršeno punjenje vremenskog kondenzatora C preko otpora R_C i emitorske diode tranzistora TR_3.

Okidni impuls V_S ima zadatak da za kratko vreme dovede tranzistor TR_2 u provodno stanje. Formirani pad napona na otporu R_C prenosi se preko kapaciteta C na bazu tranzistora TR_3, te on prelazi iz zasićenja u aktivni režim rada. Zbog toga se povećava napon v_{CE} ovog tranzistora. Pošto je podešeno da taj napon bude veći od napona V_{B1} na bazi tranzistora TR_1, ovaj tranzistor prelazi u neprovodno stanje. Zahvaljujući tome povećava se napon na bazi tranzistora TR_2 tako da on ostaje u provodnom stanju i po prestanku delovanja okidnog impulsa V_S. Prema tome, tranzistori TR_2 i TR_3 čine sada pojačavački stepen sa negativnom povratnom spregom izvedenom preko vremenskog kondenzatora C. To znači da su u kolu uspostavljeni uslovi za odvijanje već poznatog procesa pražnjenja kondenzatora, odnosno generisanja linearno opadajućeg napona na izlazu kola.

Pražnjenje kondenzatora C vrši se kroz otpor R kao i tranzistore TR_2 i TR_3. Naponi na kolektorima oba tranzistora opadaju i onog trenutka kad bude napon $v_{CE3} < V_{B1} - V_{BET1}$, počeće da vodi tranzistor TR_1. Ovaj trenutak, ako ne ranije, nastaje sigurno kada tranzistor TR_2 pređe iz aktivnog režima u zasićenje, jer tada prestaje dalje pražnjenje vremenskog kondenzatora. Time se smanjuje struja kroz otpor R, a nastali skok napona na bazi tranzistora TR_3 odvodi ubrzo tranzistore TR_3 i TR_1 u zasićenje, a TR_2 u neprovodno stanje. Na taj se način, po izvršenom punjenju kondenzatora C, ponovo uspostavlja režim mirovanja u kolu. Vidimo, dakle, da se ovde radi o tipičnom kvazistabilnom kolu. Kako se pri formiranju testerastog napona na kolektoru TR_2 generiše istovremeno i pravougaoni napon na kolektoru TR_1, to ovo kolo može da posluži i kao generator pravougaonog napona, tim pre što se pri generisanju ovog napona pojavljuje regenerativni proces u kolu.

Istaknimo na ovom mestu da tranzistori TR_2 i TR_3 čine osnovno Milerovo kolo. Ovo kolo sa rednom vezom tranzistora radi na sličan način kao i ono na sl. 6.14, s tim što se i u tom slučaju za upravljanje mora da koristi pravougaoni napon, koji obezbeđuje provodno i neprovodno stanje pojačavačkog tranzistora.

Videli smo da u mirnom stanju tranzistori TR_1 i TR_3 opisanog fantastrona treba da budu u zasićenju. Zbog toga moraju biti ispunjeni sledeći uslovi:

$$R < h_{FE3} R_3$$
$$V_{B1} = \frac{R_1}{R_1 + R_2} V_{CC} > V_{BES1} + V_{CES3}. \tag{6.67}$$

U izrazu za V_{B1} zanemaren je uticaj bazne struje tranzistora TR_1. Ukažimo da od veličine ovog napona zavisi i trenutak prelaska tranzistora TR_1 u provodno stanje, a u vezi s tim i amplituda linearnog napona na izlazu kola. Naime, minimalni napon na kolektoru TR_3 u periodu T_L iznosi

$$v_{C3\,\min} = V_{B1} - V_{BET1} = V_{ET1}. \tag{6.68}$$

Pošto je u ovom trenutku tranzistor TR_2 već u zasićenju, to amplituda testerastog napona ima vrednost

$$V_{C2M} = V_{CC} - (V_{B1} - V_{BET1} + V_{CES2}). \tag{6.69}$$

Dodajmo još da na veličinu ove amplitude, kao i na trajanje vremenskog perioda T_L utiču i temperaturno osetljivi parametri poluprovodnika, naročito struja I_{CBO} i napon V_{BE} tranzistora TR_1. Zbog toga otpori R_1 i R_2 treba da su što manji tako da je $R_1 + R_2 < V_{CC}/(5—10)I_{CBO1}$. Razumljivo je da i otpori R_3, R_4 i R_5 treba da


budu što manji i oni se biraju obično tako da je $R_3+R_4+R_5<V_{CC}/(5-10)I_{BS2}$. U ovom slučaju uticaj struje baze tranzistora TR2 na linearnost izlaznog napona je zanemarljivo mali.

Milerovo kolo sa komplementarnim regenerativnim prekidačom*, sl. 6.18, poseduje mnoge dobre karakteristike: okidanje uzanim impulsima, kratko vreme smirivanja, veliku linearnost i kontrolisanu amplitudu testerastog napona(10). U mirnom stanju tranzistori regenerativnog prekidača TR_2 i TR_3 su u zasićenju. Tranzistor TR_1, koji čini Milerov pojačavač, je provodan i u ovom periodu može da bude ili u aktivnom ili u zasićenom režimu. Prema tome, punjenje vremenskog kondenzatora C vrši se preko regenerativnog prekidača i ulazne otpornosti tranzistora TR_1. U mirnom stanju kola ograničavačka dioda D je zakočena pod pretpostavkom da je pad napona na otporu R_{C3} veći od referentnog napona V_R.


Negativnim okidnim impulsom V_S isključuje se regenerativni prekidač i time započinje pražnjenje vremenskog kondenzatora C. Prema izrazu (6.64) linearnost opadajućeg napona na emitoru tranzistora TR_2 je vrlo velika pošto je efektivni otpor opterećenja tranzistora TR_1 beskonačno veliki. Istaknimo, dakle, činjenicu da regenerativni prekidač u ovom kolu obezbeđuje malu otpornost pri punjenju, a vrlo veliku otpornost pri pražnjenju vremenskog kondenzatora. To omogućava ne samo postizanje velike linearnosti testerastog napona, već i vrlo malog vremena smirivanja kola. Zahvaljujući tome, linearni period napona može da ispuni preko 99% periode ponavljanja okidnih impulsa.

Završetak linearnog perioda napona v_{E2} određen je pragom provođenja tranzistora TR_2 na emitorskom priključku. Prag provođenja ovog tranzistora može da se podešava referentnim naponom V_R preko diode D. Prema tome, ovo kolo poseduje naponsku kontrolu ne samo amplitude testerastog napona već i njegovog trajanja. Štaviše, pored testerastog napona v_{E2}, kolo generiše i pravougaoni napon v_{E3} istog trajanja kao i testerasti. Zbog toga se opisano kolo može da koristi i kao jednostavni konvertor napona u vreme.

Pokazaćemo još jedno rešenje Milerovog kola sa komplementarnim tranzistorima, koje se koristi za generisanje stalne vremenske baze. Šema takvog astabilnog integratora data je na sl. 6.19(18). Tranzistor TR_1 radi kao pojačavač u pret-



Sl. 6.18. Milerovo kolo sa regenerativnim prekidačom



Sl. 6.19. Astabilni Milerov integrator

* U ovom prekidaču biće reči u poglavlju 9.3.

hodnom Milerovom kolu, a TR_2 ima ulogu upravljačkog stepena i radi kao prekidač. Vremensku mrežu kola čine komponente R i C. Kapacitet C_B je vrlo veliki tako da se njegovo energetsko stanje praktično i ne menja u toku kvazistabilnih perioda.


U jednom kvazistabilnom periodu oba tranzistora su provodna, čime je omogućeno punjenje kondenzatora C. Pri kraju punjenja kondenzatora, povećava se napon na tranzistoru TR_1, usled čega se blokira tranzistor TR_2. Time započinje pražnjenje kondenzatora C i generisanje linearnog napona v_I. U ovom kvazistabilnom stanju napon na tranzistoru TR_1, a time i napon baze tranzistora TR_2 opadaju. Onog trenutka kad napon v_{B2} dostigne prag provođenja tranzistora TR_2, započinje ponovo kvazistabilni period punjenja vremenskog kondenzatora. Prema tome, rad kola je oscilatornog karaktera.

6.4.4. Milerova kola sa operacionim pojačavačom

Na sl. 6.13b pokazano je da je Milerov integratoı u stvari pojačavač sa negativnom povratnom spregom kapacitivnog karaktera. Iz kasnijeg izlaganja videli smo da taj pojačavač treba da ima što veće pojačanje i što veću ulaznu otpornost. Prema tome, za izgradnju Milerovih kola odlično mogu da posluže operacioni pojačavači, koji se danas masovno proizvode u integrisanoj formi.


Pre nego što pristupimo upoznavanju integrisanog Milerovog kola izložićemo ukratko suštinu Milerove teoreme, koja se, inače, često koristi u analizi elektronskih pojačavačkih kola. U tom cilju posmatrajmo bilo kakvu mrežu, koja se može da razdvoji na dva bloka B_1 i B_2 između kojih postoji sprega preko impedanse Z, sl. 6.20. Pretpostavimo da su poznati naponi između priključka M—N i P—Q i da je odnos tih napona definisan kao pojačanje


$$A = \frac{V_2}{V_1}. \qquad (6.68)$$



Struja I_1 u jedinstvenoj mreži može da se izrazi sa

$$I_1 = \frac{V_1 - V_2}{Z} = \frac{V_1(1-A)}{Z} = \frac{V_1}{Z_1}, \qquad (6.69)$$





gde je

$$Z_1 = \frac{Z}{1-A}. \qquad (6.70)$$

Sl. 6.20. Primena Milerove teoreme
(a) jedinstvena mreža
(b) i (c) razdvojena mreža

Veličina Z_1 predstavlja ekvivalentnu impedansu koja opterećuje blok B_1 kada se on odvoji od bloka B_2, sl. 6.20b. Isto tako struja I_2 u jedinstvenoj mreži može da se izrazi sa


$$I_2 = \frac{V_2 - V_1}{Z} = \frac{V_2\left(1 - \frac{1}{A}\right)}{Z} = \frac{V_2}{Z_2}, \qquad (6.71)$$

gde je

$$Z_2 = Z\frac{A}{A-1}. \qquad (6.72)$$

Veličina Z_2 predstavlja ekvivalentnu inpedansu koja opterećuje blok B_2 kada se ovaj odvoji od bloka B_1, sl. 6.20c. Očigledno je da su struje u jednačinama (6.69) i (6.71) jednake i protivfazne, naime $I_1 = -I_2$.

Milerov integrator sa operacionim pojačavačom prikazan je blok-šemom na sl. 6.21. U stvari data šema prikazuje samo integratorski sklop Milerovog kola bez upravljačke mreže. Na operacionom pojačavaču A izvedena je povratna sprega sa izlaza na ulaz preko kapaciteta C. Ulazni signal v_B može da bude bilo kakav napon koji će izazvati proticanje struje i kroz otpor R. Pošto su ulazna otpornost i pojačanje operacionih pojačavača vrlo veliki, to struja i prolazi i kroz kapacitet C. Prema tome, imajući u vidu da je ulaz pojačavača na virtuelnoj masi, izlazni napon Milerovog kola biće



Sl. 6.21. Milerov integrator sa operacionim pojačavačom

$$v_I = -\frac{1}{C}\int i dt = -\frac{1}{RC}\int v_B dt. \qquad (6.73)$$

Vidimo, dakle, da je izlazni napon proporcionalan integralu ulaznog napona. Pošto se kod Milerovog kola radi o konstantnom naponu $v_B = V_{BB}$, to je izlazni napon linearan, jer je

$$v_I = -\frac{V_{BB}}{RC}t. \qquad (6.74)$$

Stvarni operacioni pojačavač ima konačnu vrednost pojačanja $A = v_I/v_U$ i ulazne otpornosti r_u, što je za posmatrano integratorsko kolo pokazano ekvivalentnom šemom na sl. 6.22a. Primenjujući Tevenenovu teoremu ulazna strana ove ekvivalentne šeme može da se pojednostavi tako da odgovara šemi na sl. 6.22b. Tevenenovi ekvivalenti pri ovoj transformaciji imaju vrednosti


$$V'_{BB} = \frac{r_u}{R + r_u} V_{BB} \quad \text{i} \quad R' = \frac{Rr_u}{R + r_u}. \qquad (6.75)$$

Ulazni i izlazni blok ove mreže spregnuti su između tačaka M i P preko kapaciteta C i izlazne otpornosti r_i. Primenom Milerove teoreme ova dva bloka mogu da se rastave tako da se dobije konačna ekvivalentna šema integratora, pokazana na sl. 6.22c. Milerovi ekvivalenti u ovoj šemi su:

$$C_1 = C(1-A), \qquad C_2 = C\frac{A-1}{A},$$
$$r_{i1} = \frac{r_i}{1-A}, \qquad r_{i2} = r_i\frac{A}{A-1}. \qquad (6.76)$$

Prema šemi na sl. 6.22c ulazni napon pojačavača ima vrednost

$$v_U = \frac{r_{i1}}{r_{i1}+R'} V_{BB} + \frac{V'_{BB}}{(r_{i1}+R')\,C_1} t. \tag{6.77}$$



Sl. 6.22. Ekvivalentne šeme integratora na sl. 6.21

Vrednost napona na izlazu pojačavača je

$$v_I = Av_U = A\,\frac{\dfrac{r_i}{1-A}V'_{BB}}{\dfrac{r_i}{1-A}+R'} + \frac{AV'_{BB}}{\left(\dfrac{r_i}{1-A}+R'\right)C\,(1-A)}\,t \tag{6.78}$$

Koristeći aproksimacije $A \gg 1$ i $r_i \ll AR'$, kao i jednačine (6.75), gornji izraz se uprošćava tako da postaje

$$v_I \approx -\frac{r_i}{R} V_{BB} - \frac{V_{BB}}{RC} t. \tag{6.79}$$

Vidimo, dakle, da izlazna otpornost pojačavača uzrokuje početni pad napona, koji je postojao i kod osnovnog Milerovog kola. Istina kod nekih kola ovaj pri-

raštaj napona je čak i pozitivan, što je obično posledica uticaja upravljačkog stepena na integratorsko kolo.

Na osnovu ekvivalentne šeme integratora na sl. 6.22c vidi se da je ulazni napon u ovom kolu eksponencijalnog karaktera, te, prema tome, ne odgovara u potpunosti jednačini (6.77). S obzirom na to da nas ovom prilikom interesuje samo nelinearnost, možemo zanemariti početni pad napona i izlazni napon napisati u obliku

$$v_I = AV'_{BB}\,(1 - e^{-t/\tau}). \tag{6.80}$$

gde je

$$\tau = (R' + r_{i1})C_1 \approx R'\,C_1 .$$

Ako se eksponencijalni član razvije u red i smene vrednosti za R' i C_1 iz jednačina (6.75) i (6.76), koristeći uz to i ranije navedene aproksimacije, gornja jednačina postaje

$$v_I \approx -\frac{V_{BB}}{RC}\,t\left[1 - \frac{t}{2RC|A|}\left(1 + \frac{R}{r_u}\right)\right]. \tag{6.81}$$

Odavde se jasno vidi da je za bolju linearnost napona potrebno da pojačavač ima što veće pojačanje A i što veću ulaznu otpornost r_u. Do istog rezultata se dolazi određivanjem i greške linearnosti, na primer prema formuli (6.2). Kako je za eksponencijalni napon ta greška data obrascem (6.10), to se po njemu iz jednačine (6.80) može odmah da piše

$$\delta_{PK} = \frac{V_M}{AV'_{BB}} = \frac{V_M}{AV_{BB}}\left(1 + \frac{R}{r_u}\right), \tag{6.82}$$


gde je V_M amplituda testerastog napona.

Napred izložena analiza integratora sa operacionim pojačavačom je opšteg karaktera i može da se primeni na bilo koje Milerovo kolo. Ta analiza se dosta uprošćava ako se unapred pretpostavi da je ulazna otpornost pojačavačkog stepena vrlo velika, ili da je napon na ulazu stepena konstantan, pošto je njegovo pojačanje vrlo veliko. U svakom slučaju pri kompletnoj analizi Milerovog kola mora se uzeti u obzir i upravljačka mreža, koja omogućava kontrolisanje energetskog stanja u akumulacionom elementu. Napomenimo na kraju i to, da integrator sa operacionim pojačavačom može da generiše i rastući linearni napon. U tom cilju dovoljno je promeniti samo polaritet napona V_{BB} na ulazu Milerovog kola.

6.4.5. Milerova kola sa fetovima

Konfiguracija Milerovog kola sa fetovima je potpuno ista kao i sa tranzistorima. U osnovi i ovde mora da postoji pojačavač sa kapacitivnom negativnom reakcijom, koji u suštini čini integratorsku mrežu. Pitanje upravljanja tom mrežom je poseban problem, koji se rešava primenom pogodnog prekidača za tu svrhu. S obzirom da fetovi rade sa naponima od nekoliko desetina volti, to se njima dobijaju testerasti naponi većih amplituda nego sa tranzistorima. Isto tako ciklusno vreme kod ovih kola može da bude znatno duže jer su otpori sa kojima fetovi rade obično znatno veći. Prema tome, Milerova kola sa fetovima koristiće se za generisanje vremenskih baza veće amplitude i dužeg trajanja.

Na sl. 6.23 pokazano je Milerovo kolo sa fetovima. Fet FT_1 čini pojačavački stepen, dok fet FT_2 služi samo kao prekidač za upravljanje procesom punjenja ili pražnjenja vremenskog kondenzatora *C*. Upravljački napon V_S je takav da se njime može sigurno prebacivati fet FT_2 iz neprovodnog stanja u duboko provođenje i obrnuto. Radi lakšeg opisa i analize kola smatraćemo da fet FT_2 radi kao idealan prekidač, pa se stoga može da zameni fizičkim prekidačom *P*.



Sl. 6.23. Milerovo kolo sa fetovima
(a) šema kola
(b) naponski dijagrami

U mirnom stanju prekidač *P* je otvoren. To znači da su oba feta isključena. Međutim, spoj gejt — sors feta FT_1 je direktno polarizovan i na njemu se uspostavio napon pozitivne polarizacije V_{GSP}. Zahvaljujući tome izvršeno je i punjenje kondenzatora *C* tako da je izlazni napon kola jednak naponu napajanja V_{DD}. Na sl. 6.23b dati su vremenski dijagrami pomenutih napona.

Uključivanjem prekidača *P* zatvara se kolo pojačavačkog stepena FT_1 i time uspostavlja struja drejna. Nastali negativni pad napona na otporu R_D prenosi se preko *C* na gejt feta FT_1, uspostavljajući time aktivni režim rada ovog stepena. Proces pražnjenja kondenzatora obavlja se na već poznati način tako da izlazni napon v_I linearno opada. Ovaj linearni period završava se kada FT_1 dostigne omsku oblast. Tada se pojačanje stepena naglo smanjuje, pa nastaje brzi porast napona na gejtu feta FT_2. Ukoliko se prekidač *P* ne bi na vreme otvorio, nastalo bi izvesno smanjenje napona na drejnu, ali sa jako izraženom zakrivljenošću. Stoga prekidač *P* treba da se otvori nešto ranije i time spreči dalje opadanje izlaznog napona. Umesto toga sada se uspostavlja kolo punjenja vremenskog kondenzatora preko otpora R_D i pozitivno polarizovanog gejta na fetu FT_1.

Ulazna otpornost feta je vrlo velika, pa je time i analiza linearnog napona olakšana. Koristeći ekvivalentnu šemu na sl. 6.22c i za Milerovo kolo sa fetom, treba staviti da je $R'=R$ i $V'_{BB}=V_{DD}$. Prema tome, vremenska konstanta kola pražnjenja kondenzatora *C* je

$$\tau = C(1-A)\left(R+\frac{R_D}{1-A}\right) \approx RC|A|, \tag{6.83}$$

pri čemu je $A=g_m R_D$ — pojačanje feta FT_1. Primetimo da je u gornjem izrazu izlazna otpornost stepena uzeta u obzir preslikanim članom sa R_D, jer je otpor-

nost R_D znatno manja od izlazne otpornosti feta. Smatrajući da je napon v_{G1} konstantan struja kondenzatora je

$$I=\frac{V_{DD}-V_{G1}}{R}. \tag{6.84}$$

Prema jednačini (6.24) izlazni napon v_I može da se napiše u linearnoj aproksimaciji u obliku

$$v_I=V_{DD}-\Delta V-\frac{V_{DD}-V_{G1}}{RC}t, \tag{6.85}$$

gde je $\Delta V\approx V_{GP1}-V_{GT1}$ — početni pad napona na drejnu feta FT_1. Maksimalno trajanje linearnog perioda određeno je prelaskom feta FT_1 u omsku oblast, čiji je granični napon

$$V_{DT1}=V_{G1}-V_{GT1}. \tag{6.86}$$

Prema tome, koristeći uslov $v_I(T_L)=V_{DT1}$ iz jednačine (6.85) nalazi se

$$T_{L\max}=RC\frac{V_{DD}-V_{GP1}+2V_{GT1}-V_{G1}}{V_{DD}-V_{G1}}. \tag{6.87}$$

Obratimo pažnju da se u ovom izrazu vrednosti za V_G i V_{GT} unose sa negativnim predznakom.

Imajući u vidu da je otpor R_D prilično veliki, vreme smirivanja Milerovog kola sa fetom je dosta dugo. Da bi se skratilo to vreme može se organičiti porast napona v_I na neku manju referentnu vrednost pomoću obične diode. Ukoliko je potrebno zadržati veliku amplitudu izlaznog napona, onda treba koristiti sorsni pojačavač za odvajanje vremenskog kondenzatora od izlaznog priključka kola. Takvo rešenje pokazano je kod tranzistorskog kola na sl. 6.16.

6.5. BUTSTREP-KOLO

Integratorsko kolo sa kompenzacionim generatorom na sl. 6.13a može da se realizuje i sa pojačavačom koji bi imao pozitivnu povratnu spregu. S obzirom na to da su ulaz i izlaz kod emitorskog pojačavača u fazi, takav stepen je pogodan da se primeni kao kompenzacioni generator u ovom tipu integratorskih kola. Za razliku od Milerove konfiguracije kola, gde je tačka Q bila referentna, u ovom slučaju kao referentni priključak za izlaz i ulaz pojačavača uzima se tačka P na sl. 6.13a. Koristeći, dakle, tačke N—P kao ulazne, Q—P kao izlazne priključke pojačavača, generalisano kolo integratora sa kompenzacionim naponskim izvorom može da se predstavi blok-šemom na sl. 6.24a. Vidimo da u grani povratne sprege figurišu komponente R i V_{BB}, dok je akumulacioni element C vezan direktno na ulaz pojačavača. Ovakav sistem sa emitorskim pojačavačom popularno se naziva butstrep-integrator ili butstrep-kolo.

6.5.1. Generalisano butstrep-kolo

Kolo na sl. 6.24a treba da obezbedi linearnu promenu napona na izlazu. Ako je promenljiva komponenta izlaznog napona proporcionalna naponu na ulazu

pojačavača, to će izlazni napon biti linearan kada se ostvari linearna promena napona na kondenzatoru C. Pod pretpostavkom da je ulazna otpornost pojačavača vrlo velika, linearna promena napona v_U uslovljena je konstantnošću struje i_R. Ova struja biće konstantna ako se podesi da promene napona na izlazu budu jednake promenama napona na kondenzatoru. To će biti ostvareno u slučaju da je pojačanje stepena $A=1$. Prema tome, pojačavač za uzemljenim kolektorom, odnosno emitorfolover može da odgovori zahtevima ne samo u pogledu faznog stava između izlaza i ulaza nego i u pogledu veličine pojačanja.

Na sl. 6.24b ucrtana je ekvivalentna šema posmatranog butstrep-kola iz koje ćemo odrediti vremensku promenu napona na kondenzatoru. S obzirom na to da se radi o emitorskom pojačavaču, izlazna otpornost r_i je vrlo mala pa ćemo je u daljoj analizi da zanemarimo. Prema tome, struja koja teče kroz otpor R data je jednačinom

$$i_R = \frac{Av_U + V_{BB} - v_U}{R}, \qquad (6.88)$$


gdje je $A = v_I/v_U$ — pojačanje emitorskog stepena.

Gornja jednačina može da se napiše i u sledećem obliku

$$v_U = \frac{V_{BB}}{1-A} - \frac{R}{1-A} i_R. \qquad (6.89)$$

Da bismo našli izraz za vremensku zavisnost napona v_U, odredićemo njegove granične vrednosti. U trenutku $t=0$, kondenzator je prazan pa je $v_U(0)=0$. Za iznalaženje napona $v_U(\infty)$ poćićemo od struje

$$i_R(\infty) = \frac{V_{BB} + Av_U(\infty)}{R + r_u}. \qquad (6.90)$$



Sl. 6.24. Generalisana šema butstrep-kola
(a) blok-šema
(b) ekvivalentna šema

Smenjujući vrednost ove struje u jednačinu (6.89) dobija se

$$v_U(\infty) = \frac{V_{BB}}{1 - A + R/r_u}. \qquad (6.91)$$

Napon na kondenzatoru menja se eksponencijalno sa vremenskom konstantom koja se nalazi iz šeme na sl. 6.24b, naime

$$\tau = C\left[r_u \,\|\, \frac{R}{1-A}\right] = \frac{RC}{1 - A + \dfrac{R}{r_u}}. \qquad (6.92)$$

Prema tome, ulazni napon butstrep-integratora je

$$v_U(t) = \frac{V_{BB}}{1 - A + \dfrac{R}{r_u}} (1 - e^{-t/\tau}). \tag{6.93}$$

Promenljiva komponenta izlaznog napona je ista, jer se množi jediničnom vrednošću pojačanja pod pretpostavkom da je $A \approx 1$.

Nesumljivo je da je napon na vremenskom kondenzatoru približno linearan. Da bi se to pokazalo razložićemo na već uobičajeni način eksponencijalni član u izrazu (6.93) u red, zadržavajući pri tome samo prva tri člana reda. Na taj način se izraz (6.93) može da aproksimira jednačinom

$$v_U(t) = \frac{V_{BB}}{RC} t \left[1 - \left(1 - A + \frac{R}{r_u}\right) \frac{t}{2RC} \right]. \tag{6.94}$$

Ova jednačina jasno pokazuje da će promena napona na kondenzatoru C, a time i na izlazu butstrep-kola biti linearna, ako su ispunjeni sledeći uslovi: $A = 1$ i $r_u \gg R$. S obzirom da se kao pojačavački stepen koristi emitor-folover, oba gornja uslova mogu da budu zadovoljena u priličnoj meri.

Gornja jednačina pokazuje još i to da je brzina promene linearnog napona na izlazu butstrep-integratora data odnosom AV_{BB}/RC. Pošto je $A \approx 1$ izlazi da je brzina promene napona ista kao i kad bi se kondenzator C punio direktno iz baterije V_{BB} preko otpora R. Treba još uočiti da brzina promene generisanog testerastog napona ne zavisi od ulazne otpornosti pojačavača.

Razumljivo je da se do istih zaključaka u pogledu linearnosti može da dođe određujući grešku linearnosti, na primer prema formuli (6.2), ili obrascu (6.10), koji važi za eksponencijalne funkcije. Obeležavajući amplitudu linearnog napona sa V_M, navedena nelinearnost napona izraženog jednačinom (6.93) iznosi


$$\delta_{PK} = \frac{V_M}{V_{BB}} \left(1 - A + \frac{R}{r_u}\right). \tag{6.95}$$

6.5.2. **Osnovna konfiguracija butstrep-kola**


Najosnovnija konfiguracija butstrep-kola dobija se kada se u generalisanoj šemi integratora na sl. 6.24 pojačavački blok A zameni emitorskim pojačavačom. Takvo kolo prikazano je na sl. 6.25. U ovoj principskoj šemi butstrep-integratora naznačen je i prekidač P, preko koga se vrši pražnjenje akumulacionog elementa. Prema tome, formiranje linearnog napona nastaje pri otvorenom prekidaču P. To znači da ovaj prekidač ima upravljačku ulogu, kao što je to bio slučaj i kod Milerovog kola.

Tehnički nedostatak pokazane šeme ogleda se u tome, što baterija V_{BB} ne može da bude uzemljena, odnosno vezana na referentni nivo. Zbog toga se baterija V_{BB} zamenjuje kondenzatorom C_S, sl. 6.26, koji treba da održava potrebnu razliku naponskih nivoa između tačaka M i Q na sl. 6.25. Pošto napon na ovom sprežnom kondenzatoru treba da bude nepromenljiv u toku celog ciklusnog perioda kola, to se nastoji da on bude što veći da bi mogao da primi dovoljno veliki električni tovar.

Dovođenje ovog tovara, odnosno punjenje kondenzatora C_s vrši se preko otpora R_S iz baterije V_{CC}. Pretpostavljajući da je ulazna otpornost emitorskog stepena vrlo velika, linearnost promene napona na kondenzatoru C zavisi od konstantnosti



Sl. 6.25. Principska šema butstrep-kola




Sl. 6.26. Osnovna konfiguracija butstrep-kola

struje koja prolazi kroz otpor R pri otvorenom prekidaču P. Konstantnost pomenute struje, međutim, zavisi od razlike potencijala između tačaka M i N. Ako je pojačanje emitor-folovera $A=1$ i ako je napon na sprežnom kondenzatoru C_S stalan, onda svaka promena napona u tački N biće praćena istom promenom napona u tački M. Na taj način emitor-flover, ili moglo bi se reći emitorski pratilac održava stalnu potencijalnu razliku na otporu R, a time i konstantnu struju punjenja vremenskog kondenzatora C.

Kad se kondenzator C puni tranzistor TR radi kao emitorski pojačavač. Sa stanovišta ovog pojačavača otpor R_S je vezan paralelno otporu R_E. U vezi s tim jasno je da otpor R_S treba da bude što veći, da ne bi smanjio pojačanje emitorskog stepena. S druge strane treba imati u vidu da se pri punjenju kondenzatora C ipak unekoliko prazni sprežni kondenzator C_S. To će svakako imati uticaj na linearnost testerastog napona. No, bez obzira na to, u periodu smirivanja kola, kada se vremenski kondenzator C praktično već ispraznio preko prekidača P, mora se obaviti i dopunjavanje kondenzatora C_S. Ovo dopunjavanje vrši se iz baterije V_{CC} preko otpora R_S. Da bi taj proces bio što kraći u interesu smanjivanja vremena smirivanja potrebno je da otpor R_S bude što manji.

Vidimo dakle da otpor R_S treba da ispuni dva kontradiktorna zahteva. Pošto je to neizvodljivo, on se redovno zamenjuje diodom, koja je podešena tako, da pri punjenju kondenzatora C bude neprovodna, a pri dopunjavanju kapaciteta C_S da bude provodna. Na taj način dolazi se do konačne konstrukcije butstrep-integratora čija je šema data na sl. 6.27.



Sl. 6.27. Butstrep-integrator


Ulogu prekidača P u ovom kolu preuzeo je tranzistor TR_1.

U mirnom stanju ovaj tranzistor je u zasićenju, pa je napon na vremenskom kondenzatoru C jednak vrednosti V_{CS1}. Kolektorska struja ovog tranzistora ima vrednost

$$I_{CS1} = \frac{V_{CC} - V_D - V_{CS1}}{R}, \tag{6.96}$$

što je pokazano i vremenskim dijagramom na sl. 6.28. Izlazni napon kola niži je od vrednosti V_{CS1} za iznos V_{BE2}, jer se tranzistor TR_2 nalazi u aktivnom režimu.

Aktivni režim butstrep-kola nastaje dovođenjem negativnog napona V_S na ulaz prekidačkog stepena. Pošto je sada prekidač otvoren započinje punjenje kondenzatora C preko diode D i otpora R. Pretpostavljajući da se napon na sprežnom kondenzatoru C_S ne menja, dioda D biće ubrzo zakočena zbog porasta izlaznog napona v_I. Dalje punjenje vremenskog kondenzatora C vrši se preko izlazne otpornosti emitorskog stepena koga čini tranzistor TR_2. Ako je pojačanje ovog stepena blisko jedinici, razlika potencijala na otporu R ostaje nepromenjena, pa je struja i_R konstantna. Zanemarujući uticaj bazne struje i_B tranzistora TR_2, može se zaključiti da je i struja, koja puni kondenzator C, takođe konstantna. Zbog toga napon na vremenskom kondenzatoru, a isto tako i izlazni napon v_I, linearno rastu.




Sl. 6.28. Vremenski dijagrami kola na sl. 6.27

U toku punjenja vremenskog kondenzatora C nastaje izvesno pražnjenje sprežnog kondenzatora C_S, što se odražava i na konstantnost razlike potencijala na otporu R. Zbog toga treba korigovati i jednačinu (6.94), odnosno izraz (6.95), koji se odnosi na nelinearnost napona generalisanog butstrep-kola. U vezi s tim, ekvivalentna šema na sl. 6.24b menja se utoliko što umesto baterije V_{BB} treba staviti kondenzator C_S. Primenom Milerove teoreme otpor R i kondenzator C_S mogu da se preslikaju na ulaz pojačavačkog stepena, tako da se paralelno kondenzatoru C pojavljuje redna sprega preslikane otpornosti R' i kapacitivnosti C'_S, sl. 6.29. Vrednosti ovih veličina su

$$R' = \frac{R}{1 - A}, \qquad C'_S = C_S(1 - A), \tag{6.96}$$

gde je $A = v_I/v_{B2} \approx 1$. Da bi se odredio napon na vremenskom kondenzatoru, odnosno na bazi tranzistora TR_2

$$v = v_{B2} = r_{u2}\, i_B, \tag{6.97}$$



Sl. 6.29. Ekvivalentna šema pojačavačkog stepena u kolu na sl. 6.27

može se poći od sledećeg sistema jednačina:

$$\frac{1}{C}\int i dt - r_{u2}\, i_B = 0$$

$$\frac{1}{C}\int i dt + R'\, i' + \frac{1}{C'_S}\int i'\, dt = 0 \tag{6.98}$$

$$i' - i - i_B = 0.$$

Eliminacijom struje i i i' gornji sistem jednačina svodi se na[1]

$$\frac{d_2 i_B}{dt^2} + B\frac{di_B}{dt} + Di_B = 0, \tag{6.99}$$

pri čemu su

$$B = \frac{1}{Cr_{u2}} + \frac{1}{R'}\left(\frac{1}{C} + \frac{1}{C'_S}\right)$$

i

$$D = \frac{1}{Cr_{u2}\, C'_S\, R'}.$$

Rešenje ove diferencijalne jednačine je

$$i_B = Me^{-(p-q)t} + Ne^{-(p+q)t}, \tag{6.100}$$

gde su:

$$p = \frac{1}{2}B, \qquad q = \sqrt{\left(\frac{B}{2}\right)^2 - D},$$

a M i N su integracione konstante čija se vrednost nalazi iz početnih uslova. Prema tome, napon v_{B2} u jednačini (6.97) imaće dva eksponencijalno opadajuća člana. Razvijajući dobijeni izraz u red i zadržavajući samo prva tri člana reda, za porast napona na vremenskom kondenzatoru C dobija se izraz

$$v(t) = \frac{V_{CC}}{RC}t\left[1 - \left(1 - A + \frac{R}{r_{u2}} + \frac{C}{C_S}\right)\frac{t}{2\,RC}\right]. \tag{6.101}$$

Vidimo, dakle, da pored zaključaka navedenih u diskusiji jednačine (6.96) ovde treba dodati još i to, da u cilju smanjivanja greške linearnosti sprežni kondenzator C_S treba da bude znatno veći od vremenskog kondenzatora C. Ispunjenje ovog uslova kod dužih vremenskih baza dovelo bi do tehničkih teškoća, te se stoga, umesto kondenzatora C_S ponekad ugrađuje Cener-dioda za održavanje potrebne razlike potencijala u priključnim tačkama.

S obzirom na to da je pojačanje emitorskog stepena $A \approx 1$, generisani linearni napon na izlazu butstrep-integratora je

$$v_I \approx \frac{V_{CC}}{RC}t. \tag{6.102}$$

Kako ovaj napon raste prema vrednosti V_{CC}, to se napon v_{CE} tranzistora TR_2 na sl. 6.27 smanjuje prema vrednosti V_{CES}, kada ovaj stepen prestaje da radi kao emitorski pojačavač. Zbog toga se porast izlaznog napona ograničava približno na vrednost napona napajanja V_{CC}, pa se iz jednačine (6.102) nalazi da maksimalno trajanje linearnog perioda iznosi

$$T_{L\max}=RC. \tag{6.103}$$

Očigledno je da se pri kraju perioda T_L pogoršava linearnost napona zbog nepovoljnog radnog režima emitorskog pojačavača. Da bi se to izbeglo, period T_S upravljačkog napona treba da bude kraći od vrednosti $T_{L\max}$.

Po isključenju upravljačkog napona V_S započinje period smirivanja T_N. U toku ovog perioda prazni se akumulacioni kondenzator C. Kako napon na ovom kondenzatoru sprečava odlazak tranzistora TR_1 u zasićenje, to njegova kolektorska struja ima vrednost

$$i_{C1}=h_{F1}\frac{V_{CC}-V_{B1}}{R_B}. \tag{6.104}$$

Po završenom pražnjenju pomenutog kondenzatora, tranzistor TR_1 odlazi u zasićenje, kada njegova kolektorska struja dobija vrednost naznačenu u ednačini (6.96).

Da bi se odredilo trajanje perioda smirivanja potrebno je znati struju pražnjenja vremenskog kondenzatora i_{PR}. Imajući u vidu da napon na kondenzatoru C_S iznosi približno V_{CC} i da tranzistor TR_2 i sada radi kao emitorski pojačavač, to kroz otpor R teče struja $i_R=V_{CC}/R$. Sa ovim se, zanemarujući struju baze tranzistora TR_2, za struju pražnjenja dobija vrednost

$$i_{PR}\approx h_{F1}\frac{V_{CC}-V_{B1}}{R_B}-\frac{V_{CC}}{R}. \tag{6.105}$$

Vidimo, dakle, da je i struja pražnjenja kondenzatora C konstantna, pa se i opadanje napona na njemu vrši po linearnom zakonu. Prema tome, ako amplitudu linearnog napona označimo sa V_M i pod pretpostavkom da je $V_{CC}\gg V_{BE}$ za vremenski interval T_N nalazi se izraz

$$T_N=\frac{CV_M}{i_{PR}}\approx C\frac{RR_B}{h_{F1}R-R_B}\cdot\frac{V_M}{V_{CC}}. \tag{6.106}$$

Napomenimo da gornji izraz daje maksimalno vreme smirivanja kola ako se stavi da je $V_{M\max}\approx V_{CC}$.

Istina, kompletno vreme smirivanja ne završava se pražnjenjem kondenzatora C, već i dopunjavanjem kondenzatora C_S. Kako se ovaj kondenzator praznio strujom $I_R\approx V_{CC}/R$ u toku vremena T_S+T_N, to znači da je njegov električni tovar smanjen za iznos $I_R(T_S+T_N)$. Stoga je napon na kondenzatoru C_S manji od vrednosti koju je imao u mirnom stanju kola. Pri kraju perioda T_N dioda D postaje provodna vezujući kondenzator C_S približno na napon V_{CC}. Na taj način započinje dopunjavanje kondenzatora kroz diodu D i otpor R_E. Nastali skok napona na otporu R_E blokira tranzistor TR_2, koji ostaje u tom stanju do završetka punjenja C_S. Prema tome, butstrep-kolo ostaje neaktivno sve dotle dok kondenzator C_S ponovo ne primi izgubljeni električni tovar. Ako vreme dopunjavanja označimo sa T_D, onda

dodati električni tovar u sprežnom kondenzatoru iznosi $I_E T_D$, gde je $I_E \approx V_{EE}/R_E$ — struja punjenja. Prema tome, iz uslova jednakosti promene električnog tovara u kondenzatoru C_S za vreme njegovog pražnjenja i punjenja nalazi se vreme dopunjavanja

$$T_D = \frac{R_E}{R} \cdot \frac{V_{CC}}{V_{EE}} \cdot (T_S + T_N). \tag{6.107}$$


Očigledno je da se vreme T_D smanjuje sa povećanjem struje dopunjavanja kondenzatora C_S. U tom cilju može se povećati napon V_{EE} ili smanjiti otpor R_E. Ova druga mogućnost, međutim, nije preporučljiva, jer bi se time smanjilo pojačanje i ulazna otpornost emitorskog stepena.

Razumljivo je da mirni period upravljačkog napona, odnosno pauza između impulsa treba da bude veća od zbira vremenskih intervala $T_N + T_D$. Ukoliko to ne bi bio slučaj, početak generisanja linearnog napona na izlazu kola će da kasni za pojavom upravljačkog impulsa sve dotle, dok se ne deblokira tranzistor TR_2. Kao posledica toga nastaće promena nagiba kao i amplitude linearnog napona.

6.5.3. **Modifikovano butstrep-kolo**

Modifikacije osnovnog butstrep-kola vrše se u cilju poboljšanja nekih karakteristika ili ostvarivanja nekog specifičnog rada kola. Pomenuta poboljšanja karakteristika odnose se uglavnom na skraćivanje vremena smirivanja i povećanje linearnosti kola. Što se tiče ostvarivanja nekog specifičnog režima rada kola, misli se uglavnom na mogućnost rada butstrep-kola u astabilnom režimu, ili u monostabilnom sa uzanim okidnim impulsima.

Videli smo da period smirivanja kola obuhvata vreme pražnjenja kondenzatora C i vreme dopunjavanja kondenzatora C_S. Prvo vreme može da se skrati povećanjem struje pražnjenja do dozvoljene vrednosti kolektorske struje za tranzistor TR_1. Iz jednačine (6.105) vidi se da se struja pražnjenja može da reguliše otpornikom R_B, čija vrednost treba da bude što manja.




Sl. 6.30. Butstrep-kolo sa ubrzanim dopunjavanjem sprežnog kondenzatora

Efikasno smanjenje vremena dopunjavanja T_D može da se postigne modifikovanim kolom prema sl. 6.30[2]. Ovde je emitorski otpornik u pojačavačkom stepenu zamenjen tranzistorom TR_3[11]. U toku negativnog perioda upravljačkog napona

zakočen je ne samo prekidački tranzistor TR_1 već i dodati tranzistor TR_3. Zahvaljujući tome tranzistor TR_2 radi kao emitorski pojačavač sa velikim otporom opterećenja, koga čini otpor R preslikan u emitorski dovod tranzistora. Naime, istaknimo da je i u ranijem kolu struja punjenja vremenskog kondenzatora prolazila kroz kapacitet C_S i otpor R, tako da u principu emitorski otpornik R_E za rad pojačavača nije ni bio neophodan. Međutim, on je ipak morao da postoji zbog dopunjavanja sprežnog kondenzatora.

U toku pozitivnog perioda upravljačkog napona diode D_B su zakočene. Zahvaljujući tome tranzistori TR_1 i TR_3 prelaze u zasićenje, omogućujući time brzo pražnjenje kapaciteta C i dopunjavanje kapaciteta C_S. Prema tome, tranzistor TR_3 je preuzeo raniju ulogu otpora R_E, te stoga ovaj može da bude izostavljen.

Prema izrazu (6.95) vidi se da se linearnost butstrep-kola poboljšava sa povećanjem pojačanja i ulazne otpornosti emitorskog stepena. Povećanje i jednog i drugog parametra ostvaruje se ako se umesto običnog izvede emitorski stepen sa Darlingtonovom spregom tranzistora [11, 12]. Na sl. 6.31 tranzistori TR_2 i TR_3 čine emitorski pojačavač koji se odlikuje vrlo velikom ulaznom otpornošću i pojačanjem, čija je vrednost vrlo bliska jedinici. Dok je kod običnog emitorskog stepena pojačanje A veće od 0,99, a ulazna otpornost r_u iznosi nekoliko stotina kilooma, ovde je $A>0{,}999$, a $r_u>1\ M\Omega$. Na taj način se greška linearnosti može da smanji za oko pola reda veličine[11].



Sl. 6.31. Butstrep-integrator sa emitorskim stepenom u Darlingtonovoj sprezi

Obratimo pažnju na to da je sprežni kondenzator C_S u ovom kolu priključen ne na izlaz kola već na emitor tranzistora TR_2. To je učinjeno sa ciljem da se obezbedi što povoljniji režim rada tranzistora TR_2. Naime, u slučaju da je kapacitet C_S vezan na izlaz kola, emitorska struja kola tranzistora TR_2 ograničena je na vrednost bazne struje tranzistora TR_3. Poznato je, međutim, da se pri tako maloj struji tranzistora smanjuje njegov koeficijent strujnog pojačanja. Prema tome, priključivanjem grane sa povratnom spregom na emitor tranzistora TR_2 omogućeno je povećanje njegove struje, a time i poboljšanje režima njegovog rada. Istina, time je unekoliko smanjena efektivna otpornost opterećenja tranzistora TR_2, jer se paralelno ulaznoj otpornosti tranzistora TR_3 vezuje i ulazna otpornost pojačavača.

S obzirom na to da je pojačanje emitorskog stepena vrlo blisko jednačini, to je uticaj ove otpornosti na opterećenje tranzistora TR_2 u njegovom emitorskom dovodu zanemarljivo mali. Naglasimo da ova preslikana otpornost prema formuli (6.72) ima negativan predznak.

Umesto emitorskog stepena u butstrep-kolu može da se upotrebi bilo kakav pojačavački sistem sa jediničnim pojačanjem kod koga su izlaz i ulaz u fazi. Za tu svrhu, znači, može da se primeni pojačavač sa mogućnošću podešavanja veličine pojačanja tako, da ono može da bude manje i veće od jedan. Ako se takav pojačavač podesi da mu pojačanje bude tačno jednako jedinici, može se postići izvrsna linear-

nost testerastog napona. Međutim, zbog eventualne nestabilnosti rada pojačavača, njegovo pojačanje varira sa obe strane nominalne vrednosti, što može jako da utiče na trajanje vremenske baze. Stoga se u cilju poboljšanja rada ovakvog butstrep-integratora obično uzimaju dva pojačavačka stepena sa jakom negativnom povratnom spregom i velikim propusnim opsegom, koji obezbeđuje prenošenje testerastog napona bez izobličenja.

Efikasno poboljšanje linearnosti vremenske baze može da se postigne posredstvom kompenzacione mreže. Takva mreža izvedena je u butstrep-kolu na sl. 6.32(2). Naime, vremensku kapacitivnost C čine dva kapaciteta C' i C'', koji su vezani na red. Pored povratne sprege izvedene preko kondenzatora C_S, ovde je pomoću otpora R_S ostvarena i povratna sprega sa izlaza emitorskog pojačavača na zajedničku tačku vremenskih kondenzatora C' i C''. Punjenje kondenzatora C' i C'' vrši se pretežno konstantnom strujom I koja prolazi kroz otpor R. Pod uticajem te struje ukupan napon na oba kondenzatora raste prema jednačini (6.101), koju ćemo ovde napisati u obliku


$$v=\frac{V_{CC}}{R_C}t-\frac{1}{2}\frac{K}{(RC)^2}t^2 \qquad (6.107)$$

gde su

$$K=1-A+\frac{R}{r_{u2}}+\frac{C}{C_S}$$

i

$$C=\frac{C'C''}{C'+C''}.$$



Sl. 6.32. Butstrep-kolo sa kompenzacionom mrežom

Kvadratni član u gornjoj jednačini ukazuje na to, da napon v raste sporije nego što bi trebalo kada bi bila zadovoljena linearna zakonitost. Zbog toga je ostvareno dodatno povećanje tog napona, koji nastaje kao posledica dopunskog punjenja kondenzatora C' strujom i'. Ako se podesi da taj dodatni napon bude jednak kvadratnom članu u jednačini (6.107) nelinearnost vremenske baze biće kompenzovana.

Odabiranje komponenata kompenzacione mreže treba, znači, da se izvrši tako da bude zadovoljen uslov

$$\Delta v'=\frac{1}{C'}\int i'dt=\frac{1}{2}\frac{K}{(RC)^2}t^2. \qquad (6.108)$$

Kompenzaciona struja, koja prolazi kroz otpor R_S i kapacitet C', ima vrednost


$$i'=\frac{v''-V_{BE2}}{R_S}=\frac{1}{R_S}\left(\frac{C'}{C'+C''}v-V_{BE2}\right). \qquad (6.109)$$

Radi uprošćavanja analize zanemarićemo uticaj napona V_{BE2} na struju i'. Ako se uz to napon v zameni linearnim članom iz jednačine (6.107) dobija se da je

$$i'\approx\frac{V_{CC}}{RR_SC''}t. \qquad (6.110)$$

Zbog učinjenih zanemarivanja kao i promene parametara pojačavačkog stepena u toku generisanja vremenske baze, gornji obrazac za kompenzacionu otpornost R_S može da posluži samo za njegovu orijentacionu vrednost. U slučaju da su $A=1$ i $r_{u2} \gg R$, onda se koeficijent K svodi na odnos C/C_S, pa obrazac (6.112) može da se napiše u obliku $R_S \approx RC_S/(C'+C'')$.


Za upravljanje integratorskim kolima butstrep-tipa potrebni su pravougaoni naponi. U praktičnim primenama, međutim, javlja se potreba da se ona aktiviraju uzanim okidnim impulsima. Jedno takvo rešenje pokazano je na sl. 6.33(12). U mirnom stanju RS flipflop* je resetovan i preko njega i diode D_1 ispraznio se kondenzator C. Dovođenjem okidnog impulsa na ulaz S, flipflop prelazi u setovano stanje i na taj način blokira diodu D_1. Time započinje punjenje kondenzatora C, a sa ovim i povećanje napona na otporu R_E. Kada ovaj napon dostigne vrednost radnog napona Cener-diode DZ, ona provede i time omogući resetovanje flipflopa, koji prazni kondenzator C. Prema tome, dioda DZ služi kao naponski komparator i ona određuje amplitudu vremenske baze. Dioda D_2 postavljena je samo za to da ubrza dopunjavanje sprežnog kondenzatora C_S. Na kraju dodajmo još i to da na izlazu Q flipflopa stoji na raspoloženju i pravougaoni napon, čija je širina jednaka trajanju linearne baze.



Sl. 6.33. Okidanje butstrep-kola pomoću flipflopa

Modifikovani butstrep-integrator na sl. 6.34 takođe može da se aktivira uzanim okidnim impulsima(2). U mirnom stanju kolo tranzistora TR_1 je u zasićenju, a TR_2 je zakočen. U međuvremenu kondenzator C se ispraznio, a C_S dopunio kao i u ranijim butstrep-kolima. Ovde, međutim, postoji i kondenzator C_B, koji se u mirnom stanju kola puni preko otpora R_C i baznog priključka tranzistora TR_1 približno na vrednost napona V_{CC}.

Aktivni režim kola nastaje dovođenjem negativnog okidnog impulsa na ulaz tranzistora TR_1. Zbog toga se ovaj tranzistor trenutno blokira, čime započinje punjenje kondenzatora C. Struja punjenja stvara nagli porast napona na serijskom otporu R_S, koji isto tako naglo uključuje tranzistor TR_2. Nastali pad napona na



Sl. 6.34. Butstrep-kolo sa impulsnim upravljanjem

* N RS flipflopu biće reči u odeljku 8.8.1.

otporu R_C prenosi se preko kondenzatora C_B na bazu tranzistora TR_1 i održava ga u zakočenom stanju i po prestanku delovanja okidnog impulsa. Trajanje ovog kvazistabilnog stanja kola određeno je pražnjenjem kondenzatora C_B preko otpora R_C i R_B. Naime, usled smanjivanja struje pražnjenja raste napon baze tranzistora TR_1 prema vrednosti V_{CC}. Kada ovaj napon dostigne prag provođenja tranzistora TR_1, završava se kvazistabilni režim kola, a time i generisanje vremenske baze. Očigledno je da trajanje kvazistabilnog perioda treba uskladiti sa trajanjem linearnog dela generisanog napona, koji u ovom slučaju ima trapezni oblik.

Astabilni način rada butstrep-kola može da se ostvari kada se umesto tranzistora TR_1 za pražnjenje vremenskog kondenzatora upotrebi neki element sa karakteristikom negativne otpornosti. Ako se za tu svrhu koristi jednospojni tranzistor onda njegov ulaz treba vezati na kondenzator C u butstrep-kolu na isti način kao što je to ranije pokazano, na primer, na sl. 6.10.

6.5.4. **Butstrep-kola sa mostfetovima**

Realizacija vrlo dugih vremenskih baza predstavlja poseban problem u izgradnji integratorskih kola uopšte. Naime, za generisanje linearnih napona dugog trajanja pomoću butstrep-kola moraju se uzeti vrlo velike vrednosti za otpor R kao i kapacitet C. Kod tranzistorskih kola, međutim, ove komponente su ograničene linearnošću generisanog napona.

Iz jednačine (6.101) proizilazi da će greška linearnosti biti mala, ako su ove komponente odabrane tako, da je $R \ll r_u$ i $C \ll C_S$. Kako su vrednosti ulazne otpornosti emitorskog pojačavača r_u kao i sprežnog kondenzatora C_S ograničene tehnikom izvođenja kola i komponenata, to su time ograničene i mogućnosti realizacije dugih vremenskih baza određene linearnosti.


Unipolarni tranzistori poseduju vrlo veliku ulaznu otpornost pa time pružaju mogućnost izbora veće vrednosti za otpor R. U jednom takvom kolu sa sorsnim pojačavačom, u kome je upotrebljen fet, pomenuti otpor može da ima vrednost do 10 MΩ[13]. Odvodna struja gejta ograničava trajanje baze u kolu sa fetovima na oko 100 sekunada. Daleko bolji rezultati u tom pogledu postižu se pomoću butstrep-kola sa mostfetovima[14, 15]. Osnovno kolo takvog integratora dato je na sl. 6.35. Zapazimo odmah da je u ovom kolu otpor R vezan direktno između gejta i sorsa, što je omogućeno zahvaljujući relativno velikoj razlici potencijala V_{GS} u navedenim tačkama mosfeta. Napon baterije V_{PP} služi samo za podešavanje početne vrednosti napona na vremenskom kondenzatoru, odnosno izlaznog napona v_I

Za određivanje vremenske zavisnosti napona na kondenzatoru C pri isključenom mostfetu MF_1 može da se koristi generalisana šema butstrep-kola na sl. 6.24, s tom razlikom što napon baterije V_{BB} treba zameniti vrednošću V_{GS}. Prema tome, izraz za napon na kondenzatoru C, odnosno ulazni napon mostfeta MF_2 može direktno da se napiše iz jednačine (6.94)


$$v(t) = \frac{V_{GS}}{RC} t \left[1 - \left(1 - A + \frac{R}{r_{u2}} \right) \frac{t}{2\,RC} \right]. \tag{6.112}$$

Imajući u vidu da je ulazna otpornost mostfeta reda 10^{15} Ω, otpor R može da bude dosta veliki — nekoliko stotina megaoma, a da pri tome ne utiče bitno na grešku linearnosti. Međutim, ne treba gubiti iz vida da u ovakvim uslovima rada integratora postaje kritična odvodna otpoınost otvorenog prekidača, kao i otpornost izolacije vremenskog kondenzatora.

Najkritičniji parametar za linearnost napona posmatranog kola je pojačanje sorsnog pojačavača A. S obzirom na to da je prenosna konduktansa g_m mostfeta dosta mala, to sorsni pojačavač ne može da ima tako veliko pojačanje kao, na primer, emitorski stepen. Zato se u integratorskim kolima umesto običnog upo-



Sl. 6.35. Osnovno butstrep-kolo sa mosfetovima



Sl. 6.36. Integrator sa butstrepovim sorsnim pojačavačom

trebljava butstrepovan sorsni stepen, kao što je to pokazano na sl. 6.36[15]. Ako se pretpostavi da je otpor R_D veliki, celokupna struja drejna i_D mostfeta MF pobuđuje tranzistor TR. Prema tome, napon na otporu R_S ima vrednost

$$v_I = R_S(1+h_{fe})\, i_D. \tag{6.113}$$

Kada se u gornji izraz zameni vrednost struje

$$i_D = g_m(v_I - v_U), \tag{6.114}$$

nalazi se da je pojačanje butstrepovanog sorsnog pojačavača

$$A = \frac{v_I}{v_U} = \frac{(1+h_{fe})\, g_m\, R_S}{1+(1+h_{fe})\, R_S}. \tag{6.115}$$

Vidimo, dakle, da je pojačanje modifikovanog sorsnog stepena veće nego običnog, tako da se u praktičnim realizacijama dostiže vrednost od oko 0,99.

Da bi se ostvarila linearna vremenska baza dugog trajanja potrebno je da sorsni stepen ima što veće pojačanje u što širem opsegu promene napona. Razume se da su šeme takvih sorsnih pojačavača dosta složenije, jer pored dodatnog stepena za povećanje pojačanja oni sadrže i aktivne elemente za stabilizaciju radne tačke[16, 17]. Pojačanje takvih stepena može da bude veće od 0,9995. Zahvaljujući tome, sa otporom $R = 10^9\ \Omega$ i kapacitetom od $1\ \mu F$ ostvarene su vremenske baze trajanja od oko 3 časa sa otklonskom greškom linearnosti od oko 0,1%.

6.6. STRUJNE VREMENSKE BAZE

Na početku izlaganja o generatorima vremenskih baza istaknuto je da je njihova prvobitna namena bila da posluže za pobuđivanje otklonskih sistema kod katodnih cevi. Otklon elektronskog mlaza kod manjih katodnih cevi je mali, te se


on može da ostvari relativno malom promenom napona na otklonskim pločama ovih cevi. Kod katodnih cevi sa velikim ekranom, međutim, elektrostatički sistem skretanja mlaza uslovljavao bi potrebu vrlo velike promene linearnog napona, što bi tehnički bilo skopčano sa priličnim teškoćama. U tom pogledu elektromagnetni skretni sistem pokazuje određeno preimućstvo, pa se on redovno i primenjuje kod velikih katodnih cevi kao što su, na primer, televizijske i radarske cevi.

Veličina skretanja elektronskog mlaza kod katodnih cevi sa elektromagnetskim skretnim sistemom srazmerna je veličini magnetnog polja u skretnim kalemovima. Pošto je magnetno polje srazmerno veličini struje koja prolazi kroz kalem, to kao generatori vremenske baze u ovom slučaju mogu da posluže kola, koja obezbeđuju linearnu promenu struje. Raniji generatori linearnog napona mogu da obezbede linearnu promenu struje, ali samo na potrošaču termogenog karaktera.

6.6.1. Pobuđivanja kalema linearnom strujom

Kada bi se kalem ponašao kao čista induktivnost, struja u kalemu menjala bi se linearno pri konstantnom naponu na njemu. Međutim, pošto kalem pored induktivnosti L poseduje i otpornost R, sl. 6.37a, to gornja postavka više ne važi. Da bi odredili napon v, koji obezbeđuje linearnu promenu struje i u kalemu, pođimo od izraza

$$v = L\frac{di}{dt} + Ri. \tag{6.116}$$



Sl. 6.37. Dobijanje linearno promenljive struje u kalemu
(a) ekvivalentna šema kalema
(b) vremenski dijagrami

U slučaju da je struja kroz kalem linearna funkcija vremena, naime

$$i = kt, \tag{6.117}$$

iz prethodne jednačine se nalazi da napon na kalemu mora da bude oblika

$$v = V_0 + kRt, \tag{6.118}$$

gde je

$$V_0 = KL.$$

Vidimo, dakle da se radi o trapeznom naponu, koji je ilustrovan vremenskim dijagramom na sl. 6.37b.

Po završetku linearnog perioda T_L napon na kalemu pada na nultu vrednost. Struja u kolu, međutim, postoji i dalje, s tim što se eksponencijalno smanjuje prema nultoj vrednosti. Ako je period T_N nedovoljno dug da struja opadne do nulte vrednosti, sledeći linearni period nastaje sa početnom strujom I_0. Prema tome, stvarna struja kroz kalem je oblika

$$i = I_0 + kt. \tag{6.119}$$

Da bi ova struja bila neizobličena, mora se izvesti korekcija ranije određenog napona v. Naime, iz jednačine (6.116) i (6.119) nalazi da napon na kalemu zadržava isti oblik kao i u jednačini (6.118), samo što je početna vrednost povećana na iznos

$$V_0 = kL + RI_0. \tag{6.120}$$

Prema tome, vremenski dijagrami na sl. 6.37b odnose se baš na slučaj kada u kalemu postoji početna vrednost struje I_0.

6.6.2. Formiranje trapeznog napona

Trapezni napon, kao što smo videli, sadrži početni naponski skok, koji se zatim nastavlja u linearno rastući napon. Prema tome, takav oblik napona može da se formira na integratorskom kolu, koje bi na izlazu imalo otpor vezan na red sa kapacitetom. Ako se tranzistor upotrebi kao prekidač za upravljanje takvim integratorom, onda se osnovno kolo za generisanje trapeznog napona može da izvede prema šemi na sl. 6.38. U mirnom stanju kola tranzistor TR je u zasićenju tako da je napon na njegovom izlazu praktično jednak nuli. Kada se na ulaz kola dovede negativni napon V_S, tranzistor se blokira i time započinje punjenje kondenzatora C. Zahvaljujući postojanju otpora R na početku perioda punjenja javlja se početni skok napona


$$v_I(0) = \frac{R}{R + R_C} V_{CC}. \tag{6.121}$$

Punjenje vremenskog kondenzatora vrši se u kolu sa vremenskom konstantom

$$\tau = C(R + R_C). \tag{6.122}$$

Pošto je izlazni napon na kraju punjenja $v_I(\infty) = V_{CC}$, to se proces punjenja kondenzatora može da predstavi jednačinom

$$v_I(t) = V_{CC}\left(1 - \frac{R_C}{R + R_C} e^{-t/\tau}\right). \tag{6.123}$$



Sl. 6.38. Generator trapeznog napona

Pretpostavljajući da je vremenska konstanta integratorske mreže velika, ova jednačina može da se aproksimira redom


$$v_I(t) \approx \frac{R}{R + R_C} V_{CC} + \frac{R_C}{R + R_C} V_{CC} \frac{t}{\tau}\left[1 - \frac{t}{2\tau}\right]. \tag{6.124}$$

Vidimo, dakle, da ovaj izraz predstavlja trapezni napon pri čemu prvi član odgovara prednjoj, a drugi i treći — gornjoj ivici napona. U cilju smanjenja greške linearnog dela napona potrebno je da vremenska konstanta, data jednačinom (6.123), bude što veća. Pored toga, napomenimo, da na pomenutu grešku utiče i potrošač, koji bi se eventualno priključio na izlaz pokazanog generatora.

Gornja ivica trapeznog napona, koja se formira pomoću kola na sl. 6.38 je u suštini eksponencijalnog oblika. Bolja linearnost ove ivice zahteva primenu što veće vrednosti otpora R_C, a time i napona napajanja V_{CC}. Stoga se i ovde zadovoljavajuće rešenje često nalazi u primeni ranijih Milerovih ili butstrep-kola. Da bi se sa tim kolima proizveo trapezni napon, potrebno je samo da se na red sa vremenskim kondenzatorom postavi još i otpor, na kome će se formirati prednja ivica trapeznog napona, kao što je slučaj, na primer, u šemi na sl. 6.34.

6.6.3. **Formiranje pogonske struje kalema**

Napajanje induktivnog potrošača u praktičnim uslovima nameće korekciju oblika strujne vremenske baze koja bi se dobila pri pobuđivanju kalema trapeznim naponom. Naime, stvarni kalem pored induktivnosti i otpornosti sadrži još i kapacitivnost. Pored toga, da bi se sprečila mogućnost oscilovanja, kalem se prigušuje paralelnim vezivanjem određene otpornosti. Uzimajući sve to u obzir strujno napajanje kalema može da se prikaže šemom koja je ucrtana na sl. 6.39. Na šemi su sa L, R i C označeni odgovarajući parametri kalema, R_P je paralelna veza otpora



Sl. 6.39. Strujno napajanje kalema
(a) ekvivalentna šema kola napajanja
(b) komponente struje i_S

prigušenja i otpora strujnog generatora koji daje struju i_S. Da bi struja kroz kalem rasla linearno, videli smo da napon na kalemu mora da bude trapeznog oblika sa određenom veličinom prednje ivice. Kako je pre uključivanja pobude kondenzator C bio prazan, to se početni porast napona na kalemu ne može da formira bez kašnjenja uslovljenog punjenjem kapacitivnosti C. Teorijski, međutim, to bi se moglo postići ako bi se raspolagalo izvorom neograničene struje, koja bi trenutno mogla da napuni kapacitet C do određene vrednosti. Takav strujni impuls predstavlja se delta-funkcijom koja je definisana ranije jednačinama (1.2) i predstavljena na sl. 1.3c.

Da bi struja kalema bila linearna funkcija vremena $i=kt$, videli smo u jednačini (6.118) da napon na kalemu mora da bude oblika $v=kL+kRt$. To znači da kompo-

nenta struje i_C treba da obezbedi ne samo trenutni porast napona na kapacitetu C do vrednosti kL, već i dalji linearni porast napona na njemu sa vrednošću

$$v_C = \frac{i_C}{C} t = kRt. \tag{6.125}$$

Prema tome, struja koja prolazi kroz kapacitet C mora da ima vrednost


$$i_C = kLC\,\delta(t) + kRC. \tag{6.126}$$

Imajući, dalje, u vidu da je struja $i_R = v/R_P$ to se sada može da odredi i struja pobudnog izvora $i_S = i_R + i_C + i$. Vrednost ove struje može da se napiše u konačnom obliku

$$i_S = kLC\,\delta(t) + k\left(RC + \frac{L}{R_P}\right) + k\left(1 + \frac{R}{R_P}\right)t. \tag{6.127}$$

Gornja jednačina pokazuje da pobudni izvor treba da obezbedi impulsnu komponentu struje i_P predstavljenu prvim članom, zatim konstantnu komponentu i_K datu drugim članom i linearno promenljivu komponentu i_t, izraženu trećim članom na desnoj strani jednačine. Ove komponente struje i_S ilustrovane su i vremenskim dijagramima na sl. 6.39b.

Na sl. 6.40 pokazana je mogućnost formiranja početnog strujnog impulsa u cilju bržeg punjenja kapaciteta kalema. Kalem sa naznačenim parametrima i prigušnim elementima postavljen je u kolektorski dovod tranzistora koji se po-




Sl. 6.40. Korekcija oblika strujne vremenske baze
(a) šema korekcionog kola
(b) dijagram struje


buđuje trapeznim naponom. U emitorskom dovodu tranzistora postavljen je otpor R_E premošten malim kapacitetom C_E. Zahvaljujući strujnoj reakciji, koja se ispoljava na otporu R_E za vreme delovanja kontinualnog pobudnog signala, ovakav stepen se odlikuje većom linearnošću i stabilnošću prenosne karakteristike. Međutim, za vreme delovanja prednje ivice pobudnog signala negativna reakcija nepostoji, jer za brze promene pobudnog napona kapacitet C_E predstavlja praktično kratku

vezu. Zbog toga je početna struja pogonskog stepena vrlo velika, što unekoliko odgovara komponenti impulsne struje i_p na sl. 6.39b. Ovaj impuls, naravno, ima konačno trajanje uslovljeno brzinom punjenja kapaciteta C_E, što je pokazano i vremenskim dijagramom struje napajanja kalema na sl. 6.40b.

6.6.4. Generatori linearno promenljive struje

Kompletna šema generatora linearno promenljive struje prikazana je na sl. 6.41[5]. Generator je namenjen za napajanje elektromagnetskog sistema katodne cevi.





Sl. 6.41. Generator linearno promenljive struje
(a) šema kola
(b) dijagrami napona

Otklonski namotaj L postavljen je u emitorski dovod tranzistora TR_4. Oscilovanje namotaja sprečeno je paralelnom vezom diode D i prigušnog otpora.

Upravljanje generatorom vrši se pravougaonim naponom v_S, čija je vremenska zavisnost data na sl. 6.41b. U mirnom stanju kola prekidački tranzistor TR_1 je u zasićenju tako da je bazni napon tranzistora TR_2 praktično na nuli. Emitorski otpornik tranzistora TR_2 vezan je na napon V_{EE} kako bi se obezbedilo normalno stanje provođenja ovog i sledećih tranzistora.

Aktivno stanje generatora nastaje dovođenjem negativnog napona na ulaz kola. Tada je tranzistor TR_1 zakočen, te započinje punjenje vremenskog kondenzatora C preko otpora R_C i R. Početna struja stvara na otporu R nagli skok napona, koji je na sl. 6.41b pokazan kao prednja ivica trapeznog napona na bazi tranzistora TR_2. S obzirom na to da je otpor R_E u emitorskom dovodu tranzistora TR_3 premošten malim kapacitetom C_E, to se ova nagla promena napona u ovom stepenu pojačava bez uticaja strujne negativne reakcije, tako da se kolektorski napon v_{C3} pojavljuje sa kratkotrajnim premašenjem. Zahvaljujući tome u izlaznom tranzistoru TR_4 nastaje karakteristični strujni impuls, koji je ranije prikazan na sl. 6.40b.

Formiranje trapeznog napona v_{B2} obavlja se na isti način kao i u kolu na sl. 6.38. Promenom otpora R može da se podešava prednja ivica trapeznog napona, čime se unekoliko utiče i na trajanje linearnog perioda. Linearna promena napona prenosi se kroz pojačavačke stepene sa negativnom reakcijom, koja obezbeđuje potrebnu stabilnost i linearnost prenosne karakteristike.

Linearni vremenski interval završava se ponovnim dovođenjem tranzistora TR_1 u provodno stanje. Posle kraćeg vremena smirivanja, u toku koga se vrši pražnjenje vremenskog kondenzatora C, uspostavlja se mirno stanje generatora, koje je na vremenskim dijagramima napona označeno sa T_N.

LITERATURA

1. *Raković, B.*: Elektronika II, Naučna knjiga, Beograd, 1961, gl. 5
2. *Millman, J., Taub, H.*: Pulse, Digital and Switching Waveforms, McGraw-Hill, New York, 1965, gl. 14 i 15
3. *Доронкин, Е. Ф., Воскренский, В. В.*: Транзисторные генераторы импульсов, Связь, Москва, 1968, гл. 5, 6 и 7
4. *Strauss, L.*: Wave Generation and Shaping, McGraw-Hill, New York, 1970, gl. 6 i 7
5. *Doyle, J.* M.: Pulse Fundamentals, Prentice-Hall, Englewood Cliffs, 1973, gl. 17 i 18
6. *Dorochevsky, I.*: Der Unijunction-Transistor, Elektronik, Jg. 14, H. 11, Nov. 1965, str. 325
7. *Schwartz, J.*: Unijunction transistor simplifies voltage-frequency converter, Electronics, Vol. 36, No. 43, Oct. 25, 1963, str. 56
8. *Swarup, O., Banerjee, H.*: Linear voltage to frequency and voltage to pulse width converter using unijunction transistors, Int. J. Electronics, Vol. 32, No 4, April 1972, str. 377
9. *Basu, D. K., Nag, B.*: Improved Miller sweep uses an active load, Electronics, Vol. 42, No. 7, March 31, 1969, str. 80
10. *Rakovich, B., Djordjevich, B.*: A wide-range voltage-to-time converter, IEEE Trans. Instrum. and Measurement, Vol. IM-22, No. 2, June 1973, str. 162
11. *Nambiar, K. P. P., Boothroyd, A. R.*: Junction-transistor bootstrap linear sweep circuits, Proc. IEE, Part B, Vol. 104, No. 15, May 1957, str. 293
12. *Payne, J. B.*: Voltage-controlled bootstrap generator, Electronics, Vol. 133, No. 11, March 11, 1960, str. 177
13. *Ridler, P. E.*: Solid-state bootstrap sweep generator, Proc. IEE, Vol. 114, No. 12, Dec. 1967, str. 1859
14. *Danilović, D.*: Primena tranzistora sa izolovanim gejtom u generatorima dugih linearnih vremenskih baza, Magistarski rad, Elektrotehn. fakult., Beograd, 1970, pgl. 3.2
15. *Sevin, L. J.*: Field-effect Transistors, MeGraw-Hill, New York, 1965, gl. 5
16. *Stokesberry, D. P.*: A large signal IGFET DC source-follewer, Proc. IEEE, Vol. 54, No. 1, Jan. 1966, str. 66
17. *Danilović, D. Ž., Šobajić, M. V., Veselinović, D. I.*: Voltage stabilization of the source-follower operating point, Electronic Engng,. Vol. 41, No. 492, Feb. 1969, str. 221
18. *Nillesen, A. H.*: Field deflection circuit for tiny-vision recevers, Philips Application Information, Sept, 8, 1967, str. 8

Drugi deo — REGENERATIVNA KOLA

GLAVA 7

OPŠTI POJMOVI O REGENERATIVNIM KOLIMA


Prekidačka elektronska kola mogu da budu regenerativnog i neregenerativnog tipa. Kola neregenerativnog tipa odlikuju se time, što je njihovo stanje funkcija samo signala koji u datom trenutku deluju na ulazima kola. Kod regenerativnih kola, međutim, stanje kola ne zavisi samo od ulaznih signala već i od prethodnog stanja kola. Drugim rečima, rad regenerativnog kola funkcija je kako ulaznih tako i izlaznih promenljivih.

U ovoj glavi biće prikazan princip izvođenja regenerativnih kola i njihove opšte karakteristike. Pored toga biće data i klasifikacija tih kola prema šematskoj konfiguraciji ili specifičnostima u primeni.

7.1. OSNOVNA KONCEPCIJA REGENERATIVNOG KOLA

S obzirom na to da je rad regenerativnog kola funkcija izlazne i ulazne promenljive, to u kolu mora da postoji povratna sprega između izlaza i ulaza. Imajući u vidu da izlazna promenljiva odražava ranije stanje kola, to stanje može biti podržavano samo ako se radi o pozitivnoj povratnoj sprezi. Prema tome, regenerativno kolo u principu predstavlja pojačavački stepen sa pozitivnom povratnom spregom.

Pozitivna povratna sprega može da se ostvari preko spoljašnjeg kola, koje vezuje izlaz pojačavača sa ulazom. Povratna sprega može da nastane i u samom prekidačkom elementu, ako postoje uslovi koji omogućavaju rad u za to pogodnom režimu, na primer u oblasti lavinske multiplikacije. Bez obzira na to kako se ostvaruje pozitivna reakcija, ona predstavlja bitnu odliku svakog regenerativnog kola.



Sl. 7.1. Osnovna koncepcija regenerativnog kola

Najprostije regenerativno kolo može da se ostvari, dakle, pomoću samo jednog aktivnog prekidačkog elementa. Zbog izvesnih nedostataka u realizaciji i eksploataciji ovakvih kola regenerativni prekidači se radije realizuju sa dva aktivna elementa. Blok-šema jednog takvog regenerativnog prekidača data je na sl. 7.1, gde su sa A obeleženi aktivni prekidački elementi, a sa K mreže pasivnih komponenata za spregu. Ako su A_1 i A_2 poja-

čanja u prekidačkim stepenima, a K_1 i K_2 — slabljenja u odgovarajućim pasivnim mrežama, onda napon na izlazu kola ima vrednost

$$v = Av_u/(1 - A_K), \tag{7.1}$$

gde je $A = A_1 K_1 A_2$ — pojačanje sistema. bez reakcije,

a


$$A_K = K_2 A = A_1 K_1 A_2 K_2 \tag{7.2}$$


predstavlja kružno pojačanje sistema sa reakcijom. Poznato je da je rad ovakvog pojačavača $A_K \geqslant 1$ nestabilan, jer signal ima tendenciju stalnog porasta. Međutim, ta nestabilnost konačno nestaje zbog smanjenja pojačanja aktivnih stepena ili, pak, zbog prekida prenosne mreže. Takav slučaj nastaje, na primer, odlaskom prekidačkog elementa u zasićenje ili u neprovodno stanje.

Treba istaći da se regenerativni prekidači odlikuju velikom brzinom promene stanja. To je, uostalom, razumljivo kad se ima u vidu da se dejstvo ulaznog — pobudnog signala potpomaže još i delovanjem signala povratne sprege, koji, u određenim uslovima, čak eliminiše dalju potrebu pobudnog signala. Zahvaljujući tome, kao pobudni signali obično se koriste kratkotrajni impulsi.

7.2. NAČIN RADA TRANZISTORSKOG REGENERATIVNOG KOLA

Tranzistorsko regenerativno kolo u najosnovnijem obliku prikazano je šemom na sl. 7.2a. Kolo sadrži dva aktivna prekidačka stepena TR_1 i TR_2, odnosno dva invertorska elementa. Statička prenosna karakteristika kola u opštem slučaju prikazana je na sl. 7.2b. Pri malom ulaznom naponu tranzistor TR_1 je blokiran, te je njegov izlazni napon dovoljno veliki da drži tranzistor TR_2 u zasićenju. Zbog toga je izlazni napon v_i nizak. S druge strane, međutim, kada je napon v_u dovoljno veliki da drži tranzistor TR_1 u zasićenju, tada je TR_2 blokiran, pa je napon v_i visok. Prema tome, horizontalni delovi prenosne karakteristike pokazuju dva ustaljena stanja spregnutih invertora. Ustaljena stanja razdvojena su prelaznim stanjem, koje je na dijagramu prikazano kosim segmentom. Pretpostavljajući da su otpornosti R_B vrlo velike tako da ne utiču na opterećenje prekidača, može se smatrati da se prenosna karakteristika kola ne menja dodavanjem povratne sprege.





Sl. 7.2. Tranzistorsko regenerativno kolo
(a) šema kola
(b) prenosna karakteristika

Ulazni napon kola sa ostvarenom reakcijom je

$$v_u = v_i + V_P, \tag{7.3}$$

gde V_P predstavlja okidni impuls, koji se privodi spolja na ulaz prvog invertora. U slučaju da je okidni impuls pozitivan i dovoljno velike amplitude, tranzistor TR_1 počeće da vodi. Nastalo smanjenje napona na njegovom kolektoru prenosi se preko otpora R_{B2} na ulaz tranzistora TR_2. Usled toga struja ovog tranzistora, za koji pretpostavljamo da je u režimu provođenja, počinje da opada. Zahvaljujući tome, povećava se napon v_i i preko reakcijske sprege potpomaže delovanje okidnog impulsa na ulazu tako, da se struja prvog tranzistora još više povećava. Očigledno je da se u ovako zatvorenoj petlji nastavlja proces izmene stanja prekidača sve dotle dok tranzistor TR_1 ne ode u zasićenje. Pošto je napon na kolektoru ovog tranzistora vrlo mali, tranzistor TR_2 biće blokiran, pa je njegov izlazni napon visok i održava uspostavljeno stanje u kolu i po prestanku delovanja okidnog impulsa V_P.

Ako se sada na ulaz kola dovede negativan okidni impuls, on će težiti da blokira tranzistor TR_1. Zbog smanjenja struje ovog tranzistora napon na njegovom kolektoru raste, te tranzistor TR_2 ulazi u provodno stanje. Međutim, pad napona na njegovom kolektoru prenosi se na ulaz kola i tako opet potpomaže proces izmene stanja prekidača, koji je započet okidnim impulsom. Prema tome, ovaj samopomažući, kumulativni ili regenerativni proces završava se time da tranzistor TR_2 prelazi u zasićenje a TR_1 u neprovodno stanje. Ovakav režim rada kola ostaje i po ukidanju okidnog impulsa.

Iz prethodnog izlaganja vidi se da opisano regenerativno kolo ima dva stabilna stanja, pa se zbog toga i naziva bistabilno ili binarno kolo. Dovođenje kola u bilo koje od tih stanja vrši se pomoću okidnog impulsa. Zbog toga ovakva kola pripadaju grupi okidnih prekidačkih kola. Radi ilustracije delovanja okidnih impulsa na sl. 7.2b dat je i grafički prikaz jednačine (7.3) za različite vrednosti okidnog impulsa: (a) pri $V_P < 0$, (b) za $V_P = 0$ i (c) kada je $V_P > 0$. Presek prave (a) i prenosne karakteristike v_i—v_u određuje radnu tačku A' regenerativnog kola, dok presek prave (c) sa pomenutom prenosnom karakteristikom određuje radnu tačku C'. Kada napon okidnog impulsa padne na nulu, radne tačke se pomeraju u položaj A, odnosno C, ali se time uspostavljeno stabilno stanje kola ne menja.

7.2.1. **Određivanje uslova bistabilnog rada kola**

Već je pokazano da kolo na sl. 7.2 ima dva ustaljena stanja, koja odgovaraju horizontalnim segmentima prenosne karakteristike. Po prestanku delovanja okidnog impulsa kolo zauzima jedno od tih ustaljenih stanja vezano za radnu tačku A ili C. Ove tačke nalaze se u preseku prenosne karakteristike v_i—v_u i prave (b), koja predstavlja jednačinu (7.3) za vrednost $V_P = 0$. Na istoj pravi nalazi se i karakteristična tačka B. Ispitujući stanja prekidača TR_1 i TR_2 u navedenim tačkama konstatuje se: radna tačka A okarakterisana je provođenjem tranzistora TR_2 i neprovođenjem tranzistora TR_1; radna tačka C definisana je neprovođenjem prekidača TR_2 i provođenjem prekidača TR_1; u ravnoj tački B, međutim, oba tranzistora vode i nalaze se u aktivnom režimu. Radne tačke A i C su, dakle, stabilne, što znači da kolo može da ostane u stanju koje karakteriše ove dve tačke neograničeno dugo. Prema tome, potreban i dovoljan uslov za bistabilan rad regenerativnog kola je da postoje dva stabilna stanja kola, pri čemu u svakom od tih stanja bar jedan tranzistor nije u aktivnom režimu[1].

Radnu tačku B karakteriše prelazni, nestabilan rad regenerativnog kola. Pošto su oba tranzistora u aktivnom režimu, kružno pojačanje sistema je veće od

jedinice. Zahvaljujući tome, neznatan poremećaj rada kola izaziva velike promene napona, tako da radna tačka izlazi iz položaja B bilo na jednu ili na drugu stranu. Prema tome, potreban i dovoljan uslov za bistabilan rad regenerativnog sistema je i taj, da sistem u bilo kojoj radnoj tački ima kružno pojačanje veće od jedinice. Istina za pouzdan bistabilan rad u ovom slučaju trebalo bi, pored iznalaženja kružnog pojačanja sistema u radnoj tački B, proveriti još i to, da li je u radnim tačkama A i C bar po jedan tranzistor u zasićenju[1]. U protivnom moglo bi se desiti da se regenerativni proces završi pre nego što bar jedan od prekidača izađe iz aktivnog režima. Stoga je u većini slučajeva provera uslova za bistabilan rad kola lakša prema ranije navedenom kriterijumu.


Bistabilan rad regenerativnog kola može se, znači, utvrditi na dva načina: iznalaženjem uslova da u stabilnim radnim tačkama bar po jedan tranzistor nije u aktivnom režimu, ili da u nestabilnoj radnoj tački kružno pojačanje kola bude veće od jedan. Po prvom načinu, na primer, potreban i dovoljan uslov za postojanje stabilnog režima je da jedan od tranzistora ne vodi. Neka to u kolu na sl. 7.2 bude tranzistor TR_1. Da bi ovaj tranzistor bio blokiran, treba tranzistor TR_2 da bude u zasićenju. Ovo je ostvareno ako je $I_{B2} > I_{CS2}/h_{FE2}$, što daje relaciju

$$\frac{V_{CC}-V_{BS2}}{R_{C1}+R_{B2}} > \frac{V_{CC}-V_{CS2}}{h_{F2}\,R_{C2}}. \tag{7.4}$$

Ako se radi o simetričnom kolu i ako je napon napajanja znatno veći od međuelektrodnih napona provodnog tranzistora, uslov bistabilnog režima rada kola može se dati u obliku

$$R_B < (h_{FE}-1)\,R_C. \tag{7.5}$$

Određivanje uslova bistabilnog rada regenerativnog kola preko kružnog pojačanja vrši se pomoću ekvivalentne šeme kola za aktivni režim rada tranzistora. Na sl. 7.3 data je π ekvivalentna šema regenerativnog kola, iz koje su ispuštene



Sl. 7.3. Ekvivalentna šema kola na sl. 7.2a

kapacitivnosti kao nepotrebne za ovu analizu. Iznalaženje kružnog pojačanja može da se izvede tako, što se mreža kola prekine na bilo kom mestu i odredi se pojačanje tako dobijenog sistema. Svakako da je najpovoljnije da se prekid u mreži napravi na onom mestu gde će izlazna impedansa dobijenog sistema biti ili vrlo velika ili vrlo mala. S tim u vezi može se u datoj ekvivalentnoj šemi poći od toga, da je strujni izvor $g_m V_2$ nezavisna promenljiva, pa ga stoga obeležimo sa $g_m V_2'$. Za naponsko kružno pojačanje ovako formirane mreže može da se napiše izraz

$$A_K = g_{m1}\,R_{C2}\,\frac{r_{\pi1}}{r_{\pi1}+r_{b'b1}+R_{B1}+R_{C2}}\cdot g_{m2}\,R_{C1}\,\frac{r_{\pi2}}{r_{\pi2}+r_{b'b2}+R_{B2}+R_{C1}}. \tag{7.6}$$

Koristeći vezu $g_m r_\pi = h_{fe}$ i imajući u vidu da je u aktivnom režimu rada tranzistora sigurno $R_B + R_C \gg r_\pi + r_{b'b}$, to se za kružno pojačanje kola u simetričnoj realizaciji nalazi vrednost

$$A_K \approx \left(h_f \frac{R_C}{R_B + R_C}\right)^2. \tag{7.7}$$

Da bi posmatrano kolo bilo bistabilno treba da je $A_K > 1$. Koristeći ovaj uslov, gornji izraz dobija isti oblik kao i onaj u jednačini (7.5).

Kružno pojačanje može da se nađe i direktno iz šeme kola na sl. 7.2a. Ako se prekine povratna veza na kolektoru tranzistora TR_2, treba, umesto otkačenog opterećenja, dodati drugu otpornost R_{B1}, koja opterećuje pomenuti tranzistor prema masi. Dovodeći napon v_S na ulaz tranzistora TR_1 nastaje struja $i_{B1} = v_S/R_{B1}$. Kolektorski napon tranzistora b će $v_{C1} = R'_{C1} i_{C1}$, pri čemu su $R'_{C1} = R_{C1} R_{B2}/(R_C + R_{B2}) = R_{C1} \| R_{B2}$, a $i_{C1} = h_f i_{B1}$. Sa ovim pojačanje prvog stepena je $A_1 = v_{C1}/v_S = -h_f R'_{C1}/R_{B1}$. Na isti način nalazi se i pojačanje drugog stepena $A_2 = v_{C2}/v_{C1} = -h_f R'_{C2}/R_{B2}$, gde je $R'_{C2} = R_{C2} \| R_{B1}$. Prema tome, za kružno pojačanje simetričnog sistema konačno se dobija raniji izraz

$$A_K = A_1 A_2 = \left(h_f \frac{R_C}{R_B + R_C}\right)^2.$$

7.2.2. **Brzina rada kola**

Brzina rada prekidačkog kola izražava se najčešće vremenom potrebnim da kolo pređe iz jednog u drugo ustaljeno stanje. Drugim rečima, brzina je određena trajanjem prelaznog režima koji, na primer, u bistabilnom kolu, započinje delovanjem okidnog impulsa. Izračunavanje vremena koje protekne od trenutka kada okidni impuls dovede regenerativni sistem u aktivni režim pa do trenutka kada jedan od prekidača izađe iz aktivnog režima je vrlo teško s obzirom da se radi o problemu koji iziskuje nelinearnu analizu. Stoga se brzina prekidačkog kola radije izražava parametrima koji se odnose na vreme uključivanja i isključivanja prekidača. Da bi se došlo do tih parametara, konkretno do vremena uspostavljanja i opadanja, potrebno je naći vremensku zavisnost struje prekidačkih elemenata.

Za kolo na sl. 7.2a mogu da se napišu sledeće jednačine kontura u kojima se nalaze tranzistori TR_1 i TR_2:

$$\begin{aligned} V_{CC} - R_{C1}(i_{C1} + i_{B2}) - R_{B2} i_{B2} - V_{BE2} &= 0 \\ V_{CC} - R_{C2}(i_{C2} + i_{B1}) - R_{B1} i_{B1} - V_{BE1} &= 0. \end{aligned} \tag{7.8}$$

Pri analizi prelaznih režima tranzistora često je pogodno primeniti metod kontrolnog tovara, prema kome je bazna struja tranzistora data jednačinom

$$i_B = \frac{Q_B}{\tau_B} + \frac{dQ_B}{dt}. \tag{7.9}$$

Koristeći veze $Q_B = \tau_B i_B = \tau_C i_C$ i $h_{FE} = \tau_B/\tau_C$ ova jednačina se može da napiše u sledećem obliku

$$i_B = \frac{i_C}{h_{FE}} + \tau_C \frac{di_C}{dt}. \tag{7.10}$$

Prema tome, bazne struje tranzistora u jedn. (7.8) mogu da se eliminišu smenom:

$$i_{B1} = \frac{i_{C1}}{h_{FE1}} + \tau_{C1} \frac{di_{C1}}{dt}$$
$$i_{B2} = \frac{i_{C2}}{h_{FE2}} + \tau_{C2} \frac{di_{C2}}{dt}. \qquad (7.11)$$

Ako se i ovde pođe od toga da je kolo simetrično, što je u praksi i inače najčešći slučaj, jednačine (7.8) mogu sada da se napišu u obliku:

$$\sqrt{A_K}\, i_{C1} + i_{C2} + \tau_B \frac{di_{C2}}{dt} = \frac{V_{CC} - V_{BE}}{R_C} \sqrt{A_K}$$
$$i_{C1} + \sqrt{A_K}\, i_{C2} + \tau_B \frac{di_{C1}}{dt} = \frac{V_{CC} - V_{BE}}{R_C} \sqrt{A_K}, \qquad (7.12)$$

gde je A_K kružno pojačanje sistema, dato izrazom (7.7). Primetimo ovde da, iako se radi o simetričnom kolu, struje tranzistora nisu iste, jer se tranzistori iz aktivnog režima udaljavaju u suprotnim smerovima, pošto jedan ide u zasićenje, a drugi u neprovodno stanje.

Određivanje vremenske zavisnosti kolektorskih struja izvešćemo pomoću karakterističnih — prirodnih učestanosti analiziranog sistema. Stoga ćemo u jednačine (7.12) uvesti kompleksnu promenljivu s, tako da one postaju[(2)]:

$$I_{C1} \sqrt{A_K} + (1 + s\tau_B) I_{C2} = h_{FE} I_B$$
$$(1 + s\tau_B) I_{C1} + I_{C2} \sqrt{A_K} = h_{FE} I_B, \qquad (7.13)$$

pri čemu je $$h_{FE} I_B = \frac{V_{CC} - V_{BE}}{R_C} \sqrt{A_K} = h_{FE} \frac{V_{CC} - V_{BE}}{R_B + R_C}.$$

Određujući partikularno rešenje sistema jednačina (7.13) za promenljivu $s = 0$ dobija se

$$I_{CC1} = I_{CC2} = \frac{h_{FE} I_B}{1 + \sqrt{A_K}}. \qquad (7.14)$$

Vrednosti kolektorskih struja I_{CC} vezane su za radnu tačku B označenu na prenosnoj karakteristici, sl. 7.2b.

Eksponencijalno promenljive komponente struje odredićemo preko prirodnih učestanosti, koje se dobijaju kao homogeno rešenje sistema jednačina (7.13). Prema tome, izjednačujući desne strane ovih jednačina sa nulom i rešavajući sistem po I_{C1} ili I_{C2} nalazi se karakteristična jednačina sistema

$$A_K - (1 + s\tau_B)^2 = 0. \qquad (7.15)$$

Tražene prirodne učestanosti su rešenja ove jednačine po promenljivoj s, naime

$$s_1=\frac{\sqrt{A_K}-1}{\tau_B}$$
$$s_2=\frac{\sqrt{A_K}+1}{\tau_B}. \qquad (7.16)$$

Imajući u vidu da je regenerativan rad kola uslovljen kružnim pojačanjem većim od jedan, to vidimo da se prirodna učestanost, odnosno pol s_1 nalazi u desnoj, a pol s_2 u levoj polovini kompleksne ravni. Uvršćujući rešenje s_2 u jednačini (7.13) nalazi se da je $I_{C1}=I_{C2}$. To fizički znači da kolektorske struje u oba tranzistora istovremeno opadaju. Stavljajući, međutim, koren s_1 u jednačinu (7.13) dobija se da je $I_{C1}=-I_{C2}$, što fizički odgovara povećanju struje u jednom a opadanju u drugom tranzistoru. U vezi sa ovim vidi se da će eksponencijalne promenljive komponente kolektorskih struja I_{C1} i I_{C2} imati uz članove sa s_2 koeficijente sa istim, a uz članove sa s_1 koeficijente sa različitim predznacima. Prema tome, vremenska zavisnost kolektorskih struja može da se napiše u sledećem obliku:

$$i_{C1}=\frac{h_{FE}I_B}{1+\sqrt{A_K}}+K_1e^{s_1t}+K_2e^{s_2t}$$
$$i_{C2}=\frac{h_{FE}I_B}{1+\sqrt{A_K}}-K_1e^{s_1t}+K_2e^{s_2t}. \qquad (7.16)$$

Konstante K_1 i K_2 određuju se iz početnih uslova. U vezi s tim može se sasvim slobodno uzeti da su u trenutku $t=0$ početne struje kolektora I_{CP1} i I_{CP2} jer se te vrednosti struja dobijaju dovođenjem odgovarajućih okidnih impulsa. Stavljajući ove vrednosti struja u jednačine (7.16) pri $t=0$ nalazi se da su

$$K_1=\frac{I_{CP1}-I_{CP2}}{2}$$
$$K_2=\frac{I_{CP1}+I_{CP2}}{2}-\frac{h_{FE}I_B}{1+\sqrt{A_K}}. \qquad (7.17)$$

Znajući stvarne promene kolektorskih struja pri odlasku tranzistora iz aktivnog režima, dolazi se do zaključka da su polovi s_1 dominantni, pa se članovi sa s_2 mogu i da zanemare. Osim toga za analizu brzine rada nije od interesa ni konstantna komponenta struje, pa se vremenska zavisnost kolektorskih struja može približno da izrazi sa

$$i_{C1}\approx\frac{I_{CP1}-I_{CP2}}{2}e^{t/\tau_P}$$
$$i_{C2}\approx-\frac{I_{CP1}-I_{CP2}}{2}e^{t/\tau_P}. \qquad (7.18)$$

gde je $\tau_P=1/s_1$ — vremenska konstanta prekidanja. Kako je obično $A_K\gg1$, to vremenska konstanta prekidanja ima vrednost $\tau_P\approx\tau_B/\sqrt{A_K}$. Prema tome, jedna-

čine (7.18) pokazuju da će se postići veća brzina rada regenerativnog kola pri većem pojačanju A_K i manjoj vrednosti parametra τ_B, odnosno pri korišćenju visokofrekventnih tranzistora.

Iz jednačine (7.18) vidi se još i to da struja i_{C1} raste, a i_{C2} opada ako su početne vrednosti $I_{CP1} > I_{CP2}$. To znači, na primer, ako je tranzistor TR_1 u kolu na sl. 7.2 neprovodan, kolo se mora tako eksitovati da se izazove struja I_{CP1} koja će biti veća od struje I_{CP2} da bi se obezbedila promena stabilnih stanja. U protivnom, iako je izvršena eksitacija kola do izmene stanja neće doći, jer se kolo vraća u prvobitno stanje. Iz ovoga se mogu izvesti i neki zaključci u pogledu veličine okidnih impulsa. Naime, pošto je prema jednačinama (2.91) i (2.92) $i_C = Q_B/\tau_C$, a $Q_B = \tau_B i_B$, vidi se da u zakočenom tranzistoru TR_1 treba ostvariti veći bazni tovar Q_B od početnog baznog tovara koji postoji u provodnom tranzistoru TR_2. To se postiže dovođenjem pozitivnog impulsa na bazu tranzistora TR_1, koji mora imati dovoljnu amplitudu i dovoljno trajanje da bi se uspostavio regenerativan proces u kolu. Isto tako, okidanje se može izvesti i negativnim impulsom na bazi tranzistora TR_2, koji u stvari treba da smanji postojeći bazni tovar da bi bio zadovoljen napred dati uslov.

Analiza brzine rada regenerativnog kola može da se izvede i direktnim posmatranjem kola kao pojačavačkog sistema sa pozitivnom povratnom spregom. Uzmimo da su oba pojačavačka stepena u sistemu potpuno identična pa je, saglasno tome, koeficijent povratne sprege jednak jedinici. Koristeći ekvivalentnu šemu na sl. 7.3 za pojačanje jednog stepena pri srednjim učestanostima propusnog opsega dobija se izraz

$$|A_s| = g_m R_C \frac{r_\pi}{r_\pi + r_{b'b} + R_B + R_C}. \tag{7.19}$$

Pri analizi brzine rada kola treba uzeti u obzir i kapacitivnosti posmatrane mreže. Neka to u ovom slučaju bude samo kapacitivnost kolektorskog spoja C_C, koja se preslikava paralelno otpornosti r_π na sl. 7.3 sa vrednošću

$$C_\pi = C_C (1 + g_m R_C). \tag{7.20}$$

Vremenska konstanta kola, koja određuje gornju graničnu učestanost pojačavačkog stepena, prema tome, je

$$\tau_v = C_\pi \frac{r_\pi (r_{b'b} + R_B + R_C)}{r_\pi + r_{b'b} + R_B + R_C}. \tag{7.21}$$

Pojačanje jednog stepena pri visokim učestanostima može sada da se napiše u obliku:

$$A_v = \frac{A_s}{1 + \dfrac{s}{\omega_v}}, \tag{7.22}$$

gde je $\omega_v = 1/\tau_v$ — gornja granična učestanost pojačavačkog stepena.

Pojačanje celog sistema sa povratnom spregom u oblasti visokih učestanosti dato je izrazom

$$A_r = \frac{A_v^2}{1 - A_v^2}. \tag{7.23}$$

Da bi ovaj sistem bio regenerativan mora bar jedan njegov pol da se nalazi u desnoj polovini kompleksne ravni. Prema tome, iz uslova $1 - A_v^2 = 0$ dobija se jednačina

$$s^2 + 2\,\omega_v v + (1 - A_s^2)\,\omega_v^2 = 0, \tag{7.24}$$

$$s_1 = \omega_v (A_s - 1)$$
$$s_2 = -\,\omega_v (A_s + 1). \tag{7.25}$$

Očigledno je da samo pol s_1 može da obezbedi regenerativan rad kola pod uslovom da je $A_S > 1$. Upoređujući ovaj pol sa polom s_1 u jednačinama (7.16) vidimo da je $A_S = \sqrt{A_K}$, a da parametru τ_B odgovara vremenska konstanta τ_v, pošto je $\omega_v = 1/\tau_v$. Prema tome, zaključci o brzini rada regenerativnog kola i u ovom slučaju bili bi isti. Pored toga, koristeći poznatu relaciju za vreme uspostavljanja $t_r = 2{,}2\tau$, gde je $\tau = 1/s_1$, pomoću jednačina (7.19), (7.20) i (7.21) nalazi se da je

$$t_r \approx 2{,}2\, C_C (R_B + R_C). \tag{7.26}$$

Ovaj izraz, pored ranijih zaključaka, ukazuje i na to da se veća brzina rada kola postiže sa manjim otpornostima[3].

7.3. TRANZISTORSKA REGENERATIVNA KOLA SA EMITORSKOM SPREGOM


U regenerativnom kolu na sl. 7.2 međusobna sprega prekidača izvedena je pomoću otpornika koji spajaju kolektor prvog sa bazom drugog tranzistora, kao i kolektor drugog sa bazom prvog tranzistora. Zbog toga se ovakva regenerativna kola nazivaju kola sa kolektorskom spregom. Ona su bila poznata još u početnom razvoju impulsne elektronike, a i danas nalaze najširu primenu u praktičnim realizacijama. Stoga se za kola ovog tipa kaže da su klasična ili još češće — konvencionalna.

Pored tranzistorskih regenerativnih kola sa kolektorskom spregom razvijena su i kola sa emitorskom spregom. I ovaj tip kola izvodi se sa dva tranzistorska stepena, koji čine pojačavački sistem sa pozitivnom povratnom spregom. Sprega od prvog do drugog stepena ostvaruje se na isti način kao i kod konvencionalnog kola. Povratna sprega, međutim, nastaje između emitorskih priključaka oba tranzistora, po čemu je ovakva konfiguracija regenerativnih kola i dobila ime.

Na sl. 7.4 ucrtana je šema tranzistorskog regenerativnog kola sa emitorskom spregom. Veza sa izlaza tranzistora TR_1 na ulaz tranzistora TR_2 ostvarena je preko razdelnika R_S—R_B. Sprega u obrnutom pravcu od TR_2 ka TR_1 izvedena je preko zajedničkog otpornika R_E, koji je postavljen u emitorski dovod oba tranzistora. Da ovakva povratna sprega ima pozitivan karakter lako će se utvrditi ako se prate nastale promene napona u zatvorenoj mreži od ulaza do izlaza i obratno pri delovanju pobudnog signala na ulazu.

Pretpostavimo, dakle, da je ulazni napon V_U toliko mali da je tranzistor TR_1 zakočen. Potencijal na izlazu ovog tranzistora a u vezi s tim i potencijal na ulazu tranzistora TR_2 je visok, te se tranzistor TR_2 nalazi u provodnom stanju. Ako se sada poveća ulazni napon tako, da tranzistor TR_1 počne da vodi, nastaje smanjenje

napona V_{C1} i V_{B2}. Zbog toga se smanjuje i struja kroz tranzistor TR_2, a u vezi s tim smanjuje se i napon na otporniku R_E. Drugi stepen date mreže može da se posmatra i kao emitor-folover sa izvesnim opterećenjem u kolektorskom dovodu.



Sl. 7.4. Regenerativno kolo sa emitorskom spregom
(a) šema kola
(b) prenosna karakteristika

U vezi s tim nastalo smanjenje napona V_{B2} izazvaće približno isto smanjenje i napona V_E. U svakom slučaju vidi se da povećanje napona na bazi tranzistora TR_1 izaziva smanjenje napona na emitoru istog tranzistora. Time se u stvari povećava efektivni pobudni napon na ulazu posmatranog sistema, što pokazuje da je u pitanju pozitivna povratna sprega. Zahvaljujući tome nastaje još jače provođenje tranzistora TR_1, a u vezi s tim napon V_{B2} se još više smanjuje. Započeti proces izmene stanja u kolu završiće se konačno time, da će tranzistor TR_2 biti zakočen a TR_1 provodan. Konstatujmo, dakle, da se i u ovoj mreži odvija samopomažući, kumulativan, odnosno regenerativan proces u toku promene stanja u prekidačkim elementima.

7.3.1. **Prenosna karakteristika kola**

Prenosna karakteristika pojačavačkog sistema na sl. 7.4a u opštem slučaju odgovara dijagramu datom ranije na sl. 7.2b. Oblik te karakteristike zavisi i od veličine kružnog pojačanja. Sa povećanjem pojačanja nagib kosog segmenta karakteristike raste tako da pri pojačanju $A_K = 1$ on postaje vertikalan. Na sl. 7.4b prikazana je prenosna karakteristika sistema u kome je kružno pojačanje veće od jedan. Srednji segment datog dijagrama pokazuje da sistem poseduje karakteristiku sa negativnom otpornošću, što samo potvrđuje postojanje regenerativnog procesa u prelaznom režimu kola. Naime, horizontalni segmenti karakteristike odgovaraju, kao što znamo, ustaljenim stanjima u kolu, dok se kosi segment odnosi na prelazni režim. Prema tome, radne tačke A i C su stabilne ,dok je tačka B nestabilna čak i u prisustvu ulaznog napona vrednosti $V_U = V_S$. U ovom slučaju, tj. pri $V_U = V_S$, kolo se mora nalaziti ili u A ili u B, zavisno od toga sa koje se strane napon V_U približava vrednosti V_S. To istovremeno ukazuje da se ovde radi o bistabilnom kolu, kod koga, kao što je poznato, formiranje novog stanja zavisi i od prethodnog stanja u kome se kolo nalazilo.

Za ucrtavanje prenosne karakteristike kola na sl. 7.4 potrebno je poznavati vrednosti napona V_U i V_I u prelomnim tačkama. Da bi se uprostilo određivanje tih vrednosti pretpostavićemo da su koeficijenti strujnog pojačanja tranzistora vrlo veliki, tako da se uticaj baznih struja tranzistora na raspodelu napona u mreži može da zanemari. Ako pođemo od toga da je ulazni napon V_U vrlo mali, tranzistor TR_1 biće zakočen, pa se za bazni napon tranzistora TR_2 dobija vrednost

$$V'_{B_2}=\frac{R_B}{R_B+R_S+R_{C_1}}\,V_{CC}. \qquad (7.27)$$

Ovaj napon obezbeđuje provođenje tranzistora TR$_2$ tako da je njegov kolektorski napon

$$v_I=V'_{C2}\approx V_{CC}-\frac{R_{C2}}{R_E}(V'_{B2}-V_{BE2}). \qquad (7.28)$$

Kada se pri povećavanju ulaznog napona dostigne vrednost

$$v_U=V'_T=V'_{B2}-V_{BE2}+V_{BET1}\approx V'_{B2}, \qquad (7.29)$$

počeće da vodi tranzistor TR_1, čime se stvaraju uslovi za nastajanje regenerativnog procesa u kolu. Jednačine (7.28) i (7.29), dakle, određuju donju prelomnu tačku prenosne karakteristike. Ako se pored naznačenih komponenata u kolu na sl. 7.4a uzme da su parametri tranzistora $V_{BET}=0{,}5\,V$ i $V_{BE}=0{,}6$ V onda donju prelomnu tačku karakteristike određuju naponi $V'_T=3{,}2$ V i $V'_{C2}=2{,}2$ V.

Gornja prelomna tačka prenosne karakteristike dobija se pri smanjivanju ulaznog napona sa vrednosti koja je bila veća od V'_T. To znači da je u posmatranom periodu tranzistor TR_1 provodan a TR_2 zakočen, te se sada za izlazni napon jednostavno dobija

$$v_I=V''_{C2}=V_{CC}. \qquad (7.30)$$

Kada se pri smanjivanju ulaznog napona dostigne vrednost

$$v_U=V''_T=V''_{B2}-V_{BET2}+V_{BE1}\approx V''_{B2}, \qquad (7.31)$$

počeće da vodi tranzistor TR_2. Sa V''_{B2} označen je napon na bazi drugog tranzistora neposredno pre početka provođenja i on iznosi

$$V''_{B2}=\frac{R_B}{R_B+R_S}\,V_{C1}. \qquad (7.32)$$

Napon na kolektoru tranzistora TR_1 nalazi se iz relacije

$$V_{C1}=V_{CC}-R_{C1}(I_{C1}+I_C), \qquad (7.33)$$

pri čemu su

$$I_{C1}=\frac{V''_{B2}-V_{BET2}}{R_E} \quad \text{i} \quad I_S=\frac{V_{C1}}{R_B+R_S}.$$

Koristeći jednačine (7.31), (7.32) i (7.33) za napon V_T'' konačno se dobija


$$V_T'' \approx \frac{R_B\left(V_{CC} - \frac{R_{C1}}{R_E} V_{BET2}\right)}{R_B + R_S + R_{C1}\left(1 + \frac{R_B}{R_F}\right)}. \tag{7.34}$$

Prema tome, jednačine (7.30) i (7.34) određuju vrednost napona u gornjoj prelomnoj tački prenosne karakteristike. Za navedeni primer regenerativnog kola te vrednosti su: $V_T'' = 1{,}3$ V i $V_{C_2}'' = 10$ V.

Prenosna karakteristika na sl. 1.4b pokazuje, dakle, da posmatrani sistem u prelaznom režimu ima kružno pojačanje veće od jedan. Smanjivanjem ovog pojačanja srednji segment prenosne karakteristike približava se vertikalnom položaju, koji predstavlja graničnu vrednost pojačanja za regenerativni rad kola. Tako, na primer, ako se smanji pojačanje na taj način što se za otpor R_{C1} umesto 3 KΩ uzme vrednost od 1 KΩ, iz jednačina (7.29) i (7.34) izračunavaju se vrednosti $V_T' = 3{,}3$ V i $V_T'' = 2{,}3$ V. Vidimo da je u ovom slučaju razlika napona $V_T' - V_T''$ smanjena skoro na polovinu u poređenju sa ranijim primerom.

7.3.2. Razmatranje stabilnosti kola

Stabilne radne tačke regenerativnog kola sa emitorskom spregom nalaze se na horizontalnim segmentima prenosne karakteristike. U tim radnim tačkama kružno pojačanje sistema je manje od jedinice. U stvari kružno pojačanje u tim tačkama jednako je nuli, jer je uvek u takvom režimu rada jedan od tranzistora neprovodan.



Sl. 7.5. Iznalaženje kružnog pojačanja za kolo na sl. 7.4a

U radnoj tački koja leži na delu karakteristike sa negativnom otpornošću oba tranzistora su u aktivnom režimu. Stoga bi se kolo na sl. 7.4a. moglo da predstavi ekvivalentnom šemom slično onoj na sl. 7.3. U cilju iznalaženja kružnog pojačanja dobijenu mrežu treba prekinuti na pogodnom mestu i na već poznati način odrediti traženo pojačanje. Umesto toga u ovom slučaju ćemo koristiti stvarnu šemu kola, s tim što je ona prekinuta između tačaka X i Y. Tako modifikovana šema kola ponovo je nacrtana na sl. 7.5. Na ulaznu tačku kola Y priključen je nezavisno promenljivi generator v_Y, a na izlaznu tačku X vezana je ekvivalentna ulazna otpornost u presečnoj tački

$$R_X = R_S + R_B', \tag{7.35}$$

pri čemu je $R'_B = R_B \| R_{U2}$. Ulazna otpornost tranzistora TR_2 ima vrednost

$$R_{u2} = r_{\pi 2} + (h_{fe2} + 1) R'_E, \tag{7.36}$$

gde je $R'_E = R_E \| R_{u1}$, a $R_{u1} = (1 - h_{fb1}) r_{\pi 1}$. Ako je $R_E \gg R_{U1}$, onda se pri istim koeficijentima pojačanja tranzistora ulazna otpornost stepena sa TR_2 svodi na vrednost $R_{U2} \approx r\pi_1 + r\pi_2$. Pored toga, ako je $R_B \gg R_{U2}$ onda je otpornost $R_X \approx R_S + r_{\pi 1} + r_{\pi 2}$, što se ponekad može da svede i na $R_X \approx R_S$.

Kružno pojačanje sistema $A_K = v_X / v_Y$ odredićemo iznalaženjem struja naznačenih u šemi kola na sl. 7.5. Pretpostavljajući da je $h_{fe} \gg 1$ za te struje mogu da se napišu izrazi:

$$I_Y = \frac{v_Y}{R_S + R'_B} = \frac{v_Y}{R_X}$$

$$I_{B2} = \frac{R_B}{R_B + R_{u2}} I_Y$$

$$I_{E2} = h_{fe2} I_{B2} \tag{7.37}$$

$$I_{E1} = \frac{R_E}{R_E + R_{u1}} I_{E2} \approx I_{E2}$$

$$I_{C1} \approx I_{E1}.$$

Pošto je napon na izlazu kola

$$V_X = R'_{C1} I_{C1}. \tag{7.38}$$

pri čemu je $R'_{C1} = R_{C1} \| R_X$, to se korišćenjem gornjih izraza jednačina za kružno pojačanje dobija u obliku

$$A_K = h_{fe2} \frac{R_{C1}}{R_{C1} + R_X} \cdot \frac{R_B}{R_B + r_{\pi 1} + r_{\pi 2}}. \tag{7.39}$$

Radi daljeg uprošćavanja dobijenog izraza opravdano je pretpostaviti da je $R_X \gg R_{C1}$. Ako su uz to $R_S \gg R'_B$ i $R_B \gg R_{u2}$ onda se za kružno pojačanje dobija sasvim prost izraz

$$A_K \approx h_{fe2} \cdot \frac{R_{C1}}{R_S}. \tag{7.40}$$

Odavde vidimo da se otporom R_{C1} može da podešava veličina kružnog pojačanja. Time se utiče i na položaj srednjeg segmenta prenosne karakteristike, na šta je već ukazano u ranijem izlaganju. Pored toga istaknimo da se na veličinu kružnog pojačanja može da utiče i promenom radne tačke bilo kog tranzistora. Tako, na primer, ako se poveća struja tranzistora, smanjuje se otpornost r_π, što doprinosi povećanju pojačanja.

Umesto prekidanja mreže i uvođenja novog pobudnog generatora često se u cilju iznalaženja kružnog pojačanja uzima neki od postojećih zavisnih generatora za nezavisnu promenljivu, kao što je to rađeno pri analizi kola na sl. 7.3. Ovakva analiza je moguća ako se time, što se postojeći generator učini nezavisnim, data

mreža potpuno prekida, a opterećenje u mreži se ne remeti. To, na žalost, nije slučaj i sa mrežom na sl. 7.5, jer se uzimanjem generatora $g_{m1}V_1$ za nezavisno promenljivu menja opterećenje na ulazu, a u slučaju generatora $g_{N2}V_2$ — mreža se ne prekida potpuno.

7.3. KLASIFIKACIJA REGENERATIVNIH KOLA

U dosadašnjem izlaganju bilo je reči samo o tipičnim regenerativnim kolima okidnog tipa, sa dva stabilna stanja. U praktičnoj primeni, međutim, susreću se mnogobrojna ovakva kola sa većim ili manjim modifikacijama, koje su uslovljene ili specifičnim zahtevima u primeni ili čisto konstruktivnim razlozima. Stoga je celishodno da se pri proučavanju tih kola prethodno izvrši neka sistematizacija, klasifikacija, odnosno svrstavanje u grupe, koje pojedinačno, pored opštih, imaju i neke posebne karakteristike.

Svako regenerativno kolo, kao što smo pokazali, je u stvari pojačavač sa pozitivnom povratnom spregom između izlaza i ulaza. U jednom radnom ciklusu takvo prekidačko kolo poseduje dva ustaljena, odnosno statička stanja i jedno prelazno, odnosno dinamičko stanje. U opisanim kolima statička stanja bila su stabilna, tj. mogu da traju neograničeno dugo, pa su takva kola i nazvana bistabilna. Klasičan primer mehaničkog bistabilnog prekidača je, recimo, običan prekidač za električno osvetlenje u stanbenim prostorijama.

Pored bistabilnog, regenerativni prekidači mogu da imaju i druge režime rada. Ako se u kolu na sl. 7.2 jedan od otpornika R_B zameni kondenzatorom, novo kolo je opet regenerativno sa dva ustaljena i jednim prelaznim stanjem. Međutim, kod ovako modifikovanog kola samo je jedno ustaljeno stanje stabilno, dok je trajanje drugog ustaljenog stanja uslovljeno komponentama kola. Za ustaljena stanja ograničenog trajanja kaže se da su kvazistabilna. Pošto napred navedeno kolo ima, znači, samo jedno stabilno stanje, ono se naziva monostabilno. Specifična osobina monostabilnih kola je, dakle, ta, da se ona, kada se izvedu iz stabilnog stanja, sama ponovo vraćaju u stabilno stanje po isteku kvazistabilnog perioda. Kao klasičan primer mehaničkog prekidača monostabilnog tipa navedimo prekidač za električno osvetljenje stepeništa u stanbenim zgradama.

Najzad, ako se oba otpornika R_B u kolu na sl. 7.2 zamene kondenzatorima, dobija se regenerativno kolo, čija su oba ustaljena stanja kvazistabilna. Drugim rečima, ovakva kola se stalno i naizmenično, po isteku određenog vremena, sama od sebe prebacuju iz jednog u drugo ustaljeno stanje i obratno. To znači da ova kola nemaju ni jedno stabilno stanje, tj. stanje neograničenog trajanja, ona su, dakle, nestabilna, samooscilujuća, pa se stoga najčešće nazivaju astabilna. Kao ilustraciju astabilnog rada prekidača navedimo, na primer, trepćuća svetla na semaforima ili žmigavce na automobilima.

Regenerativna kola, izvedena po pravilu sa dva aktivna prekidačka elementa, nazivaju se još i multivibratorska kola ili samo multivibratori. U vezi sa statičkim stanjima tih kola postoje, znači, astabilni, monostabilni i bistabilni multivibratori. Radi kraćeg izražavanja sve češće se samo astabilna multivibratorska kola nazivaju jednostavno multivibratori, dok se za monostabilna koristi naziv monovibrator ili univibrator, a za bistabilna najpopularniji je naziv flipflop.

Tranzistorska regenerativna kola, konstruisana prema šemi na sl. 7.2, nazivaju se kola, odnosno multivibratori sa kolektorskom spregom. To dolazi otuda što su obe veze između prekidača ostvarene sa kolektora jednog na bazu drugog

tranzistora. Pored ove konvencionalne sprege videli smo da postoje i tranzistorski multivibratori sa emitorskom spregom. Naime, kod ovog tipa kola, sl. 7.4, jedna od međusobnih veza prekidača ostvarena je preko otpornosti u emitorskom dovodu tranzistora. Ova kola poseduju pored konstrukcionih i neke funkcionalne razlike u poređenju sa konvencionalnim multivibratorima, što je od posebnog interesa u nekim praktičnim primenama.

Osim multivibratorskih kola realizovanih sa jednim tipom tranzistora, konstruišu se i kola sa komplementarnim tranzistorima. Kod ove klase kola za jedan prekidač se koristi tranzistor PNP a za drugi NPN tipa. Zajednička osobina komplementarnih multivibratora je ta, da se oba prekidača istovremeno nalaze u stanju provođenja ili neprovođenja, kako u prelaznom tako i u ustaljenim režimima rada.

Za izgradnju multivibratorskih kola upotrebljavaju se pored bipolarnih i unipolarni tranzistori, kao i neki poluprovodnički elementi sa karakteristikom negativne otpornosti. Na izbor prekidačkog elementa utiču mnogi faktori kako funkcionalni tako i konstruktivni, a često i ekonomski. Razumljivo je da će presudni uticaj da ima i to da li se regenerativno kolo realizuje u diskretnoj ili integrisanoj tehnici.

Regenerativna kola u većini slučajeva su dvostepena. Međutim, kola sa negativnom karakteristikom prekidača obično su jednostepena. Pored ovih postoje regenerativna kola i sa jednim klasičnim prekidačkim elementom, koji je takođe izveden kao pojačavač sa pozitivnom povratnom spregom. Od ovakvih regenerativnih kola pomenimo bloking-oscilator. Konfiguracija tog kola mnogo podseća na konvencionalni oscilator sa induktivnom spregom. Koristi se samo za astabilan i monostabilan režim rada.

Još jedan regenerativni prekidač vredan je pomena u ovom opštem pregledu. Radi se upravo o Šmitovom kolu (Schmitt). To je već poznati dvostepeni prekidač kod koga je pozitivna povratna sprega ostvarena na jednom zajedničkom elementu. Iako Šmitovo kolo ima bistabilan karakter, njegova namena je sasvim drugačija od namene bistabilnih multivibratora, te je stoga opravdano pomenuti ga kao posebnu klasu regenerativnih kola.

Na kraju napomenimo da se u poslednje vreme većina pobrojanih regenerativnih kola realizuje pomoću manje ili više složenih integrisanih komponenata. Bez obzira na složenost tih komponenata, koje ponekad sadrže desetak i više tranzistora, opšta koncepcija regenerativnog prekidačkog kola mora da bude i tu prisutna. Naime, svako takvo kolo je u stvari pojačavački sistem sa pozitivnom povratnom spregom, koji u toku prelaznog režima ima kružno pojačanje veće od jedan.

LITERATURA

1. *Harris, J. N., Gray, P. E., Searle, C. L.*: Digital Transistor Circuits, John Wiley, New York, 1966, gl. 33
2. *Gray, P. E., Searle, C. L.*: Electronic Principles, John Wiley, New York, 1969, gl. 24
3. *Strauss, L.*: Vawe Generation and Shaping, McGraw-Hill, New York, 1970, gl. 8
4. *Melray, J. A., Cahill, T. A.*: Electronic Circuit Analysis for Scientists, John Wiley, New York, 1973, gl. 11

GLAVA 8

BISTABILNA KOLA

Bistabilna kola su regenerativna kola sa dva stabilna stanja. Ona nalaze veoma veliku primenu u impulsnoj i digitalnoj elektronici. U impulsnoj elektronici ona služe za formiranje napona pravougaonog oblika, koji je često potreban u sistemima za kontrolu i upravljanje. U digitalnoj elektronici bistabilna kola se upotrebljavaju uglavnom kao memorijski element za izgradnju sekvencijalnih mreža kao što su brojačke, memorijske itd.

Opšte karakteristike konvencionalnog bistabilnog kola, bistabilnog multivibratora, odnosno flipflopa opisane su u prethodnoj glavi. Ovde će pored toga biti rasmotrena ta kola sa gledišta njihove praktične realizacije i primene. U vezi s tim biće detaljno obrađena statička stanja, dinamički režim kao i mogućnosti okidanja kola. Pored konvencionalnih biće opisana i neka bistabilna kola sa prekidačkim elementima koji poseduju karakteristiku negativne otpornosti. Posebna pažnja biće posvećena flipflopu kao memorijskom elementu u integrisanoj tehnologiji.

Na kraju, opširnije ćemo se pozabaviti još i sa bistabilnim kolima sa emitorskom spregom, odnosno sa Šmitovim kolom.


8.1. STATIČKA STANJA FILIPFLOPA

Videli smo da konvencionalno bistabilno kolo, koje ćemo dalje radije zvati flipflop, poseduje dva statička stanja. Promena tih stanja uslovljena je dovođenjem okidnih impulsa na pogodne tačke kola. Problem okidanja, odnosno upravljanja ili kontrolisanja kola biće razmotren kasnije. Za sada smatraćemo da impuls pogodne veličine, doveden na ulaz bilo kog prekidačkog elementa u kolu, može da izazove izmenu stabilnih stanja.

Pri konstrukciji flipflopa treba izvesti proračunski postupak u kome će, pored opštih kriterijuma za bistabilan rad kola, biti uzeti u obzir i postavljeni zahtevi u pogledu realizacije i primene kola. Već je rečeno da je uslov stabilnog stanja ispunjen, ako bar jedan od dva postojeća prekidačka elementa nije u aktivnom stanju. Takav sistem u celini imaće u statičkom periodu kružno pojačanje manje od jedan. Da bi se povećala sigurnost uspostavljanja stabilnog stanja u različitim uslovima rada kola, obično se proračun flipflopa izvodi tako, da jedan prekidač bude u neprovodnom, a drugi u jako provodnom režimu. Takvim proračunom statičkog stanja kola, koji se ponekad izvodi i za najnepovoljniji slučaj, dobijaju se potrebne vrednosti komponenata za realizaciju kola. Napomenimo da se u proračunu kola mogu da primene mnoge opravdane aproksimacije, kojima se često suvišna računanja čine izlišnim.

8.1.1. Flipflop sa fiksnim prednaponom

U praktičnoj primeni najčešće se upotrebljava flipflop sa bipolarnim tranzistorima. Šema takvog flipflopa sa kolektorskom spregom ucrtana je na sl. 8.1. Ako se u ovoj šemi izostave otpornici R_B i baterija V_{BB}, dobija se šema kola datog ranije na sl. 7.2a. U ovom slučaju, međutim, flipflop je nacrtan u simetričnom obliku, koji ukazuje na postojeću ukrštenu spregu. Šema na sl. 8.1 je, inače, generalnija sa gledišta primene kola, jer baterija V_{BB} obezbeđuje pouzdano fiksiranje prednapona baze neprovodnog tranzistora. Tako, na primer, ako se pretpostavi da je tranzistor TR_1 u zasićenju a TR_2 blokiran, napon na bazi neprovodnog tranzistora TR_2, pri izostavljenim komponentama R_B i V_{BB}, iznosi



Sl. 8.1. Flipflop sa fiksnim prednaponom

$$V_{BN2} = V_{CS1} + R_{S1} I_{CBO2}.$$

Da bi silicijumski tranzistor bio blokiran potrebno je da napon na njegovoj bazi bude bar jednak nuli, ako ne i negativan. Ovde, očigledno, to nije slučaj. Štaviše, pri višim temperaturama i lošijim tranzistorima dovodi se u pitanje mogućnost ostvarivanja neprovodnog stanja tranzistora. Kod prekidača sa baterijom V_{BB} ova mogućnost može da bude sigurno obezbeđena i u vrlo nepovoljnim uslovima rada.


Baterija V_{BB} ima još jednu ulogu u invertorskom kolu uopšte, pa, naravno, i ovde. Naime, ona povećava struju isključivanja tranzistorskog prekidača, čime se ubrzava njegovo rasterećenje i izlazak iz oblasti zasićenja. To znači da se pokazanom predpolarizacijom tranzistora utiče i na smanjenje prelaznog režima flipflopa, odnosno na njegovu brzinu rada.

Princip rada flipflopa opisan je ranije, te ćemo ga ovde samo ukratko ponoviti. Ako se na bazu tranzistora TR_1, čije je stanje zasićenja označeno šrafiranim simbolom, dovede negativan impuls, on će iz zasićenja preći u aktivan režim, usled čega se njegova kolektorska struja smanjuje. Kako je napon na kolektoru jednak razlici napona V_{CC} i pada napona na otporu R_C, to naponi spregnutog kolektora i baze, naime V_{C1} i V_{B2}, rastu. Kada napon V_{B2} dostigne nivo praga provođenja V_{BET}, tranzistor TR_2 ulazi takođe u aktivni režim. Zbog pojave kolektorske struje ovog tranzistora smanjuje se napon V_{C2}, a u vezi s tim i napon V_{B1}. Zbog toga se struja tranzistora TR_1 još više smanjuje, a napon V_{B2} još više raste. Prema tome, započeti proces promene struja u tranzistorima odvijaće se dalje regenerativno bez obzira na to da li okidni impuls još postoji ili ne. Završetak ovog procesa nastaje tek onda kada napon V_{B2} toliko poraste, da tranzistor TR_2 odlazi iz aktivnog režima u zasićenje. Time je ispunjen i uslov blokiranja tranzistora TR_1. Prema tome, u kolu je uspostavljeno drugo stabilno stanje, koje se manifestuje neprovođenjem tranzistora TR_1 i zasićenjem tranzistora TR_2.

Za ponovno vraćanje flipflopa u prvobitno stanje biće potrebno da se na bazu tranzistora TR_1 dovede pozitivan impuls. Okidanje se i u ovom slučaju može da izvede sa ranijim negativnim impulsom, ali ga sada treba dovesti na bazu tranzistora TR_2. Sam postupak promene stanja je, očigledno, potpuno isti kao i u prethodnom slučaju: okidni impuls dovodi kolo u regenerativni režim, koji, budući da je nestabilan, nije održiv i prestaje onog trenutka kada jedan od tranzistora izađe iz aktivnog režima.

8.1.2. Flipflop sa automatskim prednaponom

Potreba dve baterije za izgradnju tranzistorskog flipflopa sa ukrštenom spregom može negde da pričinjava posebne teškoće. Zato se u takvim slučajevima umesto baterije V_{BB} prednapon baze dobija automatski na zajedničkom otporu R_E, sl. 8.2. U toku jednog i drugog stabilnog stanja kroz ovaj otpor teče konstantna struja provodnog tranzistora stvarajući na njemu pozitivan napon V_E. Zahvaljujući tome, napon na bazi neprovodnog tranzistora može da bude negativan u odnosu na emitor, čime se povećava pouzdanost rada kola.



Sl. 8.2. Flipflop sa automatskim prednaponom

U prelaznom periodu nastaje varijacija ΔV_E napona na emitorskom otporniku usled promene struje u tranzistorima u toku aktivnog režima. Da bi se i u ovom periodu zadržala konstantnost napona V_E paralelno otporu R_E vezuje se kapacitet C_E. Pored navedene uloge, ovaj kapacitet smanjuje i negativnu povratnu spregu, koja se, zbog prisustva otpornosti R_E, ispoljava u kolu za vreme prelaznog perioda.

8.1.3. Proračunski postupak flipflopa

S obzirom na to da je flipflop sa fiksnim prednaponom, sl. 8.1, opštijeg značaja, to će u daljem izlaganju biti reči samo o njemu. Iz opisanog principa rada takvog flipflopa videli smo da jedno njegovo stabilno stanje postavlja radne uslove kola koji obezbeđuju zasićenje tranzistora TR_1 i blokiranje tranzistora TR_2. Njegovo drugo stabilno stanje, očigledno, nameće izmenjene uslove rada kola utoliko, što sada tranzistor TR_1 treba da bude blokiran, a TR_2 u zasićenju. Prema tome, razdelnici napona u sprežnim granama kola treba da budu tako proračunati, da u jednom stabilnom stanju osiguraju zasićenje, a u drugom — blokiranje jednog istog tranzistora.

Pre iznalaženja vrednosti otpora u razdelnicima napona ukažimo na kriterijume za izbor napona napajanja V_{CC} i otpora opterećenja R_C. Generalno gledano napon V_{CC} mora da bude manji od probojnog napona tranzistora BV_{CEO}, a kod nekih multivibratorskih kola treba da je manji i od probojnog napona emitorskog spoja tranzistora. Bliže objašnjenje ovog zahteva biće dato kasnije kod astabilnih multivibratora, odeljak 10.1.5. Otpor R_C poželjno je da bude što manji u cilju postizanja veće brzine rada kola, videti jedn. (7.26). Pri njegovom izboru, međutim, treba imati u vidu dozvoljenu struju tranzistora, koja u režimu zasićenja zavisi praktično samo od njegove veličine.


Primenom Tevenenove teoreme na kolektorskom priključku provodnog tranzistora TR_1 nalaze se vrednosti ekvivalentnog otpora opterećenja i napona napajanja

$$R'_{C1} = \frac{R_{C1}(R_{S1} + R_{B2})}{R_{C1} + R_{S1} + R_{B2}}$$

i

$$V'_{CC} = \frac{R_{S1} + R_{B2}}{R_{C1} + R_{S1} + R_{B2}} V_{CC} - \frac{R_{C1}}{R_{C1} + R_{S1} + R_{B2}} V_{BB}. \qquad (8.1)$$

Sa ovim vrednostima ucrtana je radna prava u sistemu karakteristika I_C—V_{CE}, sl. 8.3a. Tačke M_P i M_N na toj pravi predstavljaju položaj radnih tačaka tranzistora u provodnom i neprovodnom stanju. Bazna struja tranzistora u radnoj tački M_P treba da je veća od vrednosti I_{BS}, a u radnoj tački M_N ona je teorijski jednaka struji I_{CBO}, pošto se neprovodno stanje tranzistora definiše za vrednost emitorske struje $I_E = 0$. Najveće vrednosti napona V'_{CC} i struje I_{CS} daju se u karakteristikama tranzistora.



Sl. 8.3. Grafička analiza flipflopa
(a) određivanje otpora R_C
(b) određivanje otpora R_B

Pokazani grafički postupak predstavlja u stvari analizu već realizovanog kola. Međutim, imajući u vidu da je kod flipflopova redovno $R_C \ll R_S + R_B$, to se može smatrati da otpori u sprežnim granama i ne opterećuju izlaze tranzistora. Na taj način postaje $R'_C \approx R_C$ i $V'_{CC} \approx V_{CC}$, pa se vrednost otpornosti R_C može, ipak, približno da odredi ucrtavanjem povoljnog položaja radne prave u sistemu karakteristika I_C—V_{CE} na sl. 8.3a.

Otpori u sprežnim granama flipflopa zavise od vrednosti napona na bazama tranzistora u stabilnim stanjima kola. Ti naponi u kolu na sl. 8.1 su:

$$V_{B1} = \frac{R_{B1}}{R_{B1} + R_{S2} + R_{C2}} V_{CC} - \frac{R_{S2} + R_{C2}}{R_{B1} + R_{S2} + R_{C2}} V_{bB} - \frac{R_{B1}(R_{S2} + R_{C2})}{R_{B1} + R_{S2} + R_{C2}} I_{B1}, \quad (8.2)$$

$$V_{B2} = \frac{R_{B2}}{R_{S1} + R_{B2}} V_{CS1} - \frac{R_{S1}}{R_{S1} + R_{B2}} V_{BB} + \frac{R_{S1} R_{B2}}{R_{S1} + R_{B2}} I_{CBO2}. \quad (8.3)$$

Napomenimo da je pri izvođenju jednačine (8.2) zanemaren uticaj inverzne struje tranzistora TR_2 koja, inače, prolazi kroz relativno malu otpornost R_{C2}.

Da bi tranzistor TR_1 bio u zasićenju, mora da je

$$V_{B1} > V_{BS1}, \quad (8.4)$$

a da bi tranzistor TR_2 bio neprovodan mora da bude

$$V_{B2} < V_{BN2}. \quad (8.5)$$

Napon baze neprovodnog tranzistora V_{BEN} daje se unapred, a određen je uslovima rada kola, na primer temperaturskim opsegom. Kod silicijumskih tranzistora često je dovoljno da ovaj napon bude jednak nuli. Ako to nije slučaj, kao, na primer, kod

germanijumskih tranzistora, napon V_{BEN} mora da bude negativan. Pri tome njegova apsolutna vrednost ne sme da bude veća od probojnog napona BV_{BEO}.

Koristeći uslove (8.4) i (8.5) iz jednačina (8.2) i (8.3) nalaze se

$$\frac{R_{S2}+R_{C2}}{R_{B1}}<\frac{V_{CC}-V_{BS1}}{V_{BB}+V_{BS1}+R_{B1}I_{B1}} \tag{8.6}$$

i

$$\frac{R_{S1}}{R_{B2}}>\frac{V_{CS1}-V_{BN2}}{V_{BB}+V_{BN2}-R_{B2}I_{CBO2}}. \tag{8.7}$$

Struja baze u jednačini (8.6) može približno da se zameni vrednošću

$$I_{B1}=\frac{I_{C1}}{h_{F1}}\approx\frac{V_{CC}}{h_{F1}R_{C1}}. \tag{8.8}$$

Pošto je redovno $R_{C2}\ll R_{S2}$ i ako se zanemari inverzna struja I_{CBO2}, uslov stabilnih stanja za flipflop u simetričnom izvođenju može da se napiše u obliku

$$\frac{V_{CS}-V_{BN}}{V_{BB}+V_{BN}}<\frac{R_S}{R_B}<\frac{V_{CC}-V_{BS}}{V_{BB}+V_{BS}+\frac{R_B}{h_F R_C}V_{CC}}. \tag{8.9}$$

Postoji čitav niz parova vrednosti R_S—R_B koji zadovoljava gornju nejednakost. Da bismo izvršili pogodan izbor tih vrednosti, potrebno je još znati kako utiču napon V_{BB} i otpornost R_B na rad kola. Na sl. 8.3b pokazan je opseg eventualnih varijacija karakteristike tranzistora I_B—V_{BE} pri naponu $V_{CE}\approx 0$. U istom sistemu naznačen je i položaj radne prave ucrtane za vrednost ekvivalentnog otpora opterećenja i napona napajanja na baznom priključku tranzistora:

$$R'_B=\frac{R_B(R_S+R_C)}{R_B+R_S+R_C}$$

i

$$V'_{BB}=\frac{R_B}{R_B+R_S+R_C}V_{CC}-\frac{R_S+R_C}{R_B+R_S+R_C}V_{BB}. \tag{8.10}$$


Radne prave su ucrtane za po dve vrednosti otpora R_B i napona V_{BB}, da bi se time pokazao njihov uticaj na stabilnost bazne struje tranzistora. Iz datog grafičkog prikaza vidi se da je stabilnost struje bolja pri većim vrednostima otpora R_B i napona V_{BB}. Međutim, dodajmo da stabilnost bazne struje nije jedini kriterijum za izbor ovih komponenata. Iz imenitelja na desnoj strani jednačine (8.7) vidi se na primer, da je gornja granica otpornosti R_B, izražena uslovom

$$R_B<\frac{V_{BB}+V_{BEN}}{I_{CBO}}. \tag{8.11}$$

Skrenimo pažnju uz to, da se pri manjim otpornostima u kolu uopšte postižu veće brzine rada, zatim da napon V_{BEN}, koji je u neposrednoj vezi sa ovim komponentama, ne sme biti veći od probojnog napona emitorskog spoja tranzistora itd. Što se tiče napona V_{BB} vrlo često se iz manje-više praktičnih razloga uzima da je $|V_{BB}|\approx V_{CC}$, ali svakako treba da bude $V_{BB}>5R_B I_{CBO}$.

8.1.4. Opterećivanje flipflopa

Bistabilni multivibrator se najčešće nalazi u sklopu istih ili drugačijih prekidačkih kola. To znači da su kolektorski dovodi tranzistora u flipflopu opterećeni drugim priključenim kolima. Ova kola predaju ili primaju struju od flipflopa u zavisnosti od toga, da li je dotični kolektorski priključak na niskom ili na visokom naponskom nivou. Imajući u vidu da zasićenje tranzistora zavisi od ukupnog otpora opterećenja u njegovom kolektorskom dovodu, jasno je da se dodatnim opterećenjem može čak i da onemogući takav režim rada tranzistora. S druge strane, opterećenjem kolektorskog priključka neprovodnog tranzistora smanjuje se njegov izlazni napon, što opet može da bude kritično za režim zasićenja provodnog tranzistora u flipflopu. Sve u svemu, znači, da se pri tačnijoj analizi statičkih stanja flipflopa mora da uzme obzir i njegovo spoljašnje — pogonsko opterećenje.



Sl. 8.4. Spoljašnje opterećenje flipflopa

Na sl. 8.4. ponovo je prikazan bistabilni multivibrator, ali sada sa naznačenim spoljašnjim opterećenjima R_{P_1} i R_{P_2}. Smatrajući da su otpori u sprežnim granama flipflopa vrlo veliki, ekvivalentne otpornosti opterećenja i napona napajanja tranzistora su:

$$\overline{R}'_{C1} = \frac{\overline{R}_{C1}\,\underline{R}_{P1}}{\overline{R}_{C1} + \underline{R}_{P1}} \quad \text{i} \quad \underline{V}_{CC1} = \frac{\underline{R}_{P1}}{\overline{R}_{C1} + \underline{R}_{P1}}\,\underline{V}_{CC}, \tag{8.12}$$

odnosno

$$\underline{R}'_{C2} = \frac{\underline{R}_{C2}\,\overline{R}_{P2}}{\underline{R}_{C2} + \overline{R}_{P2}} \quad \text{i} \quad \overline{V}_{CC2} = \frac{\overline{R}_{P2}}{\underline{R}_{C2} + \overline{R}_{P2}}\,\underline{V}_{CC}. \tag{8.13}$$

Pri ispisivanju gornjih izraza primenjen je metod najnepovoljnijeg slučaja za dato kolo u kome je tranzistor TR_1 neprovodan, a TR_2 u zasićenju. Naime, zasićenje tranzistora TR_2 najteže je postići pri najmanjoj vrednosti napona $\underline{V}_{CC_1}$ i najvećoj vrednosti otpornosti $\overline{R}'_{C1}$. S druge strane, blokiranje tranzistora TR_1 najteže je ostvariti pri najvećem naponu $\overline{V}_{CC_2}$ i najmanjoj otpornosti $\underline{R}'_{C2}$. Ove vrednosti zavise, naravno, od komponenata koje se pojavljuju u odgovarajućim izrazima jednačina (8.12) i (8.13). Kako se komponente proizvode sa određenim tolerancijama, to i dobijene ekvivalentne vrednosti variraju. Zbog toga su u datim izrazima najveće, odnosno najmanje vrednosti komponenata, koje treba uneti u proračun najnepovoljnijeg slučaja, označene crticom iznad, odnosno ispod simbola.

Primera radi prikazaćemo još i postupak iznalaženja graničnih vrednosti, na primer, otpornosti R_{B2}. Pri tome treba imati u vidu da je zasićenje tranzistora TR_2 najkritičnije pri najmanjoj vrednosti otpora $\underline{R}_{B2}$. S druge strane, blokiranje ovog tranzistora biće najkritičnije pri najvećoj vrednosti otpornosti $\overline{R}_{B2}$. Prema tome, izbor otpornosti R_{B2} treba da bude negde između ova dva krajnja slučaja.

Struja baze tranzistora TR_2 u zasićenju mora da bude $I_{B2} > I_{CS2}/h_{FE2}$, odnosno

$$\frac{V_{CC1}-R_{C1}I_{CBO1}-V_{BS2}}{R'_{C1}+R_{S1}}-\frac{V_{BS2}-V_{BB}}{R_{B2}}>\frac{V_{CC2}-V_{CS2}}{h_{F2}R'_{C2}}-\frac{V_{CS2}-V_{bN1}}{h_{F2}R_{S2}}. \qquad (8.14)$$

Kako je u ovom slučaju kritična najmanja vrednost otpora R_{B2}, to ona mora da bude veća od najveće moguće vrednosti koja se za nju dobija iz gornjeg uslova, naime

$$R_{B2}(\min) > \frac{\overline{V}_{BB}+\overline{V}_{BS2}}{\dfrac{\underline{V}_{CC1}-\overline{R}_{C1}\overline{I}_{CBO1}-\overline{V}_{BS2}}{\overline{R}'_{C1}+\overline{R}_{S1}}-\dfrac{\overline{V}_{CC2}-\underline{V}_{CS2}}{\underline{h}_{F2}\underline{R}'_{C2}}-\dfrac{\underline{V}_{CS2}-V_{BN1}}{\underline{h}_{F2}\overline{R}_{S2}}}. \qquad (8.15)$$

Struja u baznom dovodu blokiranog tranzistora TR_2 treba da bude $I_2 - I_1 < I_{CBO2}$, odnosno

$$\frac{V_{BN2}-V_{BB}}{R_{B2}}-\frac{V_{CS1}-V_{BN2}}{R_{S1}}<I_{CBO2}. \qquad (8.16)$$

Kako je u ovom slučaju kritična najveća vrednost otpora R_{B2}, to ona mora da bude manja od najmanje moguće vrednosti koja se dobija iz gornjeg uslova, naime

$$\overline{R}_{B2}(\max) < \frac{|\overline{V}_{BB}|+V_{BN2}}{\dfrac{V_{CS1}-V_{BN2}}{\underline{R}_{S1}}+\overline{I}_{CBO2}}. \qquad (8.17)$$

Pri praktičnom korišćenju izraza (8.15) i (8.17) obično se ucrtaju krive R_B—R_S za oba slučaja, pa se onda odabere par vrednosti koji pada negde u sredinu površine oivičene tim krivama. Krive se, razumljivo je, ucrtavaju za najnepovoljniji slučaj, te stoga treba obratiti pažnju na vrednosti parametara i komponenata koje treba uneti u gornje izraze.

Proračun kola metodom najnepovoljnijeg slučaja obezbeđuje, kao što je poznato, najveću pouzdanost rada. Kako, međutim, u praksi postoji veoma mala verovatnoća da se rad kola odvija striktno u uslovima najnepovoljnijeg slučaja, to je takav proračun kola često neopravdan. Zbog toga iskusni konstruktori kola ublažavaju kriterijum najnepovoljnijeg slučaja na taj način, što u samom proračunu uzimaju nešto blaže zahteve od stvarnih, na primer u pogledu temperaturnih varijacija ambijenta i slično. Na taj način se izgrađuju kola sa nešto manjom, ali još uvek dovoljnom pouzdanošću rada u postavljenim uslovima.

8.2. DINAMIČKI REŽIM FLIPFLOPA


Dinamički režim flipflopa okarakterisan je time da se oba tranzistora nalaze istovremeno u aktivnom stanju. Kako je kružno pojačanje takvog sistema veće od jedan, u njemu se, kao što smo videli, odvija regenerativan proces, koji je po prirodi nestabilan. Zahvaljujući svemu tome dinamički režim flipflopa je nepostojan. S obzirom na to da on nastaje samo pri prelazu kola iz jednog u drugo statičko stanje, to se ovaj režim rada kola i naziva prelazni.

Obično se pri konstrukciji regenerativnog kola teži da postigne što veća brzina prekidanja, odnosno što veća brzina izmene stabilnih stanja. Radi toga je potrebno da se trajanje prelaznog režima kola što više smanji, jer pouzdano uspostavljanje statičkog stanja može da nastane tek onda, kada je prelazni režim potpuno okončan. Brzina rada flipflopa izražava se frekvencijom ponavljanja okidnih impulsa. Kako ova frekvencija zavisi od vremenskog intervala između dva uzastopna impulsa, to se brzina rada flipflopa još češće izražava vremenom koje se naziva rezolucija ili moć razdvajanja flipflopa. Rezolucija je, dakle, najmanji vremenski interval između dva uzastopna okidna impulsa, na koje flipflop može još ispravno da reaguje. Prema tome, maksimalna učestanost flipflopa je recipročna vrednost rezolucije.

Rezolucija flipflopa ne zavisi samo od komponenata, već i od konfiguracije kola, kao i načina okidanja. Već je istaknuto da je za brzi rad flipflopa neophodno koristiti brze, odnosno visokofrekventne tranzistore, kao i manje vrednosti otpornika u kolu, videti jednačine (7.18) i (7.26). Pored toga, skoro redovno se vrši frekventna kompenzacija razdelnika napona u sprežnim granama flipflopa. Kod naročito brzih kola podešavaju se još i uslovi rada tranzistora tako da ne idu u zasićenje. Time se, kao što znamo, skraćuje vreme isključivanja tranzistora, a u vezi s tim i prelazni period flipflopa.

8.2.1. **Komutacioni kondenzatori**

Razdelnik napona u sprežnim granama bistabilnog multivibratora čini integratorsko kolo prema sl. 3.5. Frekventna kompenzacija ovog razdelnika vrši se pomoću komutacionih kondenzatora C_S, ucrtanih na sl. 8.5. Zamislimo za trenutak da je radelnik K_1—B_2—V_{BB} izdvojen iz kola, s tim što je na tačku B_2 priključena kapacitivnost C_B, a napon baterije V_{BB} je smanjen na nulu. Ako ne postoji komutacioni kondenzator C_S brza promena napona na ulazu razdelnika K_1 izazvaće relativno sporu promenu napona u izlaznoj tački B_2, što je posledica integracionog delovanja kapacitivnosti C_B. Međutim, priključivanjem kondenzatora C_S pogodne vrednosti, može se postići isti oblik napona u tački B_2 kao što je u tački K_1, što znači da je razdelnik frekventno kompenzovan.



Sl. 8.5. Flipflop sa komutacionim kondenzatorom

Vrednost kondenzatora C_S određuje se iz uslova da napon u tački B_2, kao odgovor na odskočnu funkciju napona u tački K_1, ima istu vrednost u vremenu $t=0$ i $t=\infty$, naime

$$V_B(0)=v_B(\infty). \tag{8.18}$$

Nalazeći ove vrednosti prema jednačinama (3.21) i (3.22) dobija se uslov kompenzacije razdelnika za spregu u već poznatom obliku

$$R_S C_S = R_B C_B. \tag{8.19}$$

Pri iznalaženju potrebne vrednosti sprežnog kondenzatora C_S pomoću jednačine (8.19), teškoće nastaju zbog nepoznavanja tačne vrednosti ulazne kapacitivnosti prekidačkog stepena u flipflopu. Napomenimo da pored kapaciteta emitorskog spoja tranzistora tu treba uzeti u obzir i preslikanu kapacitivnost sa izlaza, koja, kao što je poznato, zavisi i od pojačanja stepena. Stoga se kod tranzistorskih flipflopova kapacitet C_S radije određuje tako, da on smanji vreme isključivanja tranzistora, koje je zbog zasićenja redovno duže od vremena uključivanja.

Poznato je, naime, da se vreme isključivanja tranzistora smanjuje sa povećanjem struje isključivanja u baznom dovodu. Tome doprinosi, kao što smo napomenuli, i baterija V_{BB}. Istu ulogu, međutim, ima i komutacioni kondenzator C_S. Ako je, na primer u kolu na sl. 8.5, tranzistor TR_1 zakočen a TR_2 u zasićenju, onda će se komutacioni kondenzator vezan između tačaka K_1 i B_2 napuniti tako, da napon na njemu približno iznosi V_{CC} sa pozitivnim polom u tački K_1. Za vreme provođenja tranzistora TR_2 u njegovoj bazi se nagomilava ukupni električni tovar Q_{BT} kao zbir graničnog tovara Q_{BS} i viška tovara Q'_{BS}, čija veličina zavisi od faktora zasićenja tranzistora. Naglim dovođenjem tranzistora TR_1 u zasićenje, napon na K_1 pada skoro na nulu, pa se emitorski spoj tranzistora TR_2 inverzno polarizuje postojećim naponom komutacionog kondenzatora. Na taj način se obezbeđuje velika struja isključivanja tranzistora, čak i u slučaju da nema baterije V_{BB}. Zahvaljujući tome nastaje brzo rasterećenje tranzistora, a usled toga i smanjenje vremena isključivanja.


U vezi napred opisane uloge komutacionog kondenzatora, njegova najpogodnija vrednost nalazi se iz uslova, da on može da primi celokupno bazno opterećenje tranzistora, naime

$$C_S V_K = Q_{BT}. \tag{8.20}$$

gde je $V_K \approx V_{CC}$ — napon na komutacionom kondenzatoru C_S. U podacima za neke tranzistore može se naći i parametar Q_{BT} za specificirane uslove rada. Ako dati podatak i specifirani uslovi merenja nisu dovoljni za izračunavanje vrednosti komutacionog kondenzatora prema jednačini (8.20), ona se određuje eksperimentalnim postupkom. U tom cilju se umesto fiksnog postavlja promenljivi kondenzator C_S između tačaka K_1 i B_2 na sl. 8.5, a na tačku K_2 se priključuje oscilograf radi praćenja brzine promene napona na izlazu flipflopa. Ako se pozitivnim okidnim impulsom tranzistor TR_1 dovede naglo u zasićenje, na njegovom kolektoru nastaje nagli pad napona $\Delta V_C \approx V_{CC}$. Pri tom se tranzistor TR_1 ponaša kao naponski izvor, jer mu je u posmatranom trenutku izlazna otpornost vrlo mala. Menjajući vrednost kondenzatora C_S, na oscilografu se iznalazi onaj vremenski dijagram, koji pokazuje najbrži i monotoni porast napona na kolektoru tranzistora TR_2 pri ponovljenom okidnom impulsu na ulazu tranzistora TR_1. Očigledno je da je tada odabrana najpogodnija vrednost komutacionog kondenzatora. Kako ona zadovoljava i jednačinu (8.20), to se ovim eksperimentom određuje i bazni tovar tranzistora Q_{BT} u radnim uslovima posmatranog flipflopa.

Komutacioni kondenzatori smanjuju prelazni period bistabilnog kola na taj način što ubrzavaju prekidački proces tranzistora. Zbog toga se oni nazivaju još i ubrzavajući kondenzatori. S druge strane, međutim, ovi kondenzatori povećavaju vremensku konstantu kola, a u vezi s tim povećava se i rezoluciono vreme flipflopa. Naime, ovo vreme sadrži dve komponente: vreme prelaska i vreme smirivanja. Vreme prelaska odnosi se samo na period promene statičkih stanja u prekidačkim elementima, a vreme smirivanja obuhvata period promene statičkih stanja u komutacionim kondenzatorima. Očigledno je da je u jednom stabilnom stanju flipflopa

električni tovar kondenzatora, vezanog na kolektor neprovodnog tranzistora, veći nego onog koji je priključen na kolektor provodnog tranzistora. Kako je vreme prelaska obično vrlo kratko, to konačno novo stabilno stanje u kolu ne nastaje izmenom stanja u prekidačima, već tek pošto se u komutacionim kondenzatorima uspostave nova električna opterećenja. To znači da se vreme smirivanja odnosi na period punjenja ili pražnjenja komutacionih kondenzatora.



Sl. 8.6. Ekvivalentne šeme
(a) pri punjenju Cs
(b) pri pražnjenju Cs

Na sl. 8.6. ucrtane su ekvivalentne šeme flipflopa u cilju iznalaženja vremenskih konstanti kola pri punjenju, odnosno pri pražnjenju komutacionog kondenzatora. Za vremensku konstantu kola punjenja komutacionog kondenzatora C_S na sl. 8.6a nalazi se

$$\tau_P = C_S[R_S \,||\, (R_C + R_B \,||\, R_{US})] \approx C_S R_C, \tag{8.21}$$

jer je $R_B \,||\, R_{US} \ll R_C \ll R_S$. Pomoću sl. 8.6b za vremensku konstantu kola pražnjenja kondenzatora C_S dobija se

$$\tau_{PR} = C_S[R_S \,||\, (R_B + R_C \,||\, R_{IS})] \approx C_S \frac{R_S R_B}{R_S + R_B}, \tag{8.22}$$

jer je $R_B \gg R_C \,||\, R_{IS}$. Iz gornjih izraza vidi se da pražnjenje komutacionog kondenzatora traje duže od punjenja, pa je stoga vremenska konstanta τ_{PR} merodavna za iznalaženje vremena smirivanja. Kod brzih prekidačkih tranzistora ovo vreme praktično određuje i rezoluciju flipflopa. Pošto se napon na kondenzatoru promeni za oko 95% u toku vremena $t = 3\tau$, to se često kao rezoluciono vreme flipflopa uzima vrednost od $3\tau_{PR}$. Maksimalna učestanost okidanja bistabilnog multivibratora, prema tome, može orijentaciono da se izračuna pomoću izraza


$$f_{\max} = \frac{1}{3\tau_{PR}} = \frac{R_S + R_B}{3 C_S R_S R_B}. \tag{8.23}$$

Konstatujmo na kraju, dakle, da komutacioni kondenzatori smanjuju vreme prelaska, ali povećavaju vreme smirivanja flipflopa. Konačni bilans svodi se ipak na to, da se sa pogodno odabranim vrednostima ovih kondenzatora skraćuje prelazni režim kola. Te vrednosti se najčešće kreću od nekoliko desetina pa do nekoliko stotina pikofarada.

8.2.2. **Povećanje brzine flipflopa**

Bistabilan rad regenerativnog kola, kao što je već više puta naglašeno, uslovljen je time, da u oba stabilna stanja bar jedan prekidački tranzistor ne bude u aktivnom režimu. Režim zasićenja tranzistora, pored mnogih dobrih strana, pokazuje i nedostatke u pogledu brzine rada. Stoga se vrlo brza bistabilna kola izgrađuju tako, da u stabilnom stanju imaju jedan tranzistor zakočen, a drugi u aktivnom režimu.

Konvencionalni bistabilni multivibratori sa kolektorskom spregom mogu da poseduju napred navedena stabilna stanja, ako se pogodnim elementima spreči odlazak tranzistora u zasićenje. Jedno takvo kolo dato je na sl. 8.7. Ono se razlikuje od konvencionalnog flipflopa samo po tome, što su između baze i kolektora oba tranzistora redno priključene po jedna obična i jedna Cenerova dioda. Ako je tranzistor TR_1 provodan, a TR_2 zakočen, diode D_1 i DZ_1 su provodne, jer je $V_{A1} \approx V_{CC}$, pa je $V_{A1} < V_C \gg V_{BB1}$. Prema tome, napon između kolektora i baze provodnog tranzistora je



Sl. 8.7. Nezasićeni flipflop sa običnim i cener diodama

$$V_{CB1} = V_{Z1} - V_{D1}. \tag{8.24}$$

Pošto je $V_Z > V_D$ jasno je da kolektorski spoj tranzistora ne može da bude direktno polarizovan. Na taj način je sprečen odlazak provodnog tranzistora u zasićenje.

Naponi na kolektorima tranzistora TR_1 i TR_2 u datom flipflopu su

$$V_{C1} = V_{BE1} + V_{Z1} - V_{D1} \approx V_{Z1}$$

i

$$V_{C2} \approx V_{CC}. \tag{8.25}$$

Promena napona na izlazima flipflopa biće, dakle, prilično mala

$$\Delta V_C = V_{CM} \approx V_{CC} - V_Z. \tag{8.26}$$

Ovaj izraz, pored ostalog, pokazuje da radni napon Cener-diode mora da bude manji od napona napajanja, kako bi se osigurao pouzdan rad flipflopa. Imajući u vidu i jednačinu (8.24) izlazi da napon Cener-diode mora da bude u granicama

$$V_D < V_Z < V_{CC}. \tag{8.27}$$


Polazeći od toga da su diode D_1, DZ_1 i DZ_2 provodne, izlazi da je $V_{A2} \approx V_{C1}$. Stoga je u slučaju simetričnog kola napon na bazi neprovodnog tranzistora

$$V_{BN} = -\frac{R_S}{R_S + R_B} V_{BB}. \tag{8.28}$$

Zahvaljujući tome da tranzistori u opisanom flipflopu ne idu u zasićenje, skraćeno je vreme isključivanja prekidačkih elemenata, a time i prelazni period kola. Na taj način povećana je maksimalna učestanost okidanja, odnosno poboljšana je rezolucija flipflopa. S druge strane, međutim, pored veće složenosti kola, povećana je i disipacija tranzistora, jer kolektorski napon provodnog tranzistora više nije tako mali. Stoga je primena nezasićenog flipflopa opravdana samo u izuzetnim slučajevima.

Na sl. 8.8 pokazana je još jedna varijanta nezasićenog flipflopa. U njemu su kao dodatni elementi upotrebljene samo Cener-diode. Naime, diode DZ_1 i DZ_2 zamenjuju ranije otpornike za spregu pa zbog toga moraju da budu stalno provodne. Diode DZ_3 i DZ_4 su takođe stalno provodne, ali jedna od njih, zavisno od stabilnih stanja flipflopa, radi kao obična dioda. Tako, na primer, ako je tranzistor TR_1 provodan a TR_2 neprovodan, dioda DZ_3 je direktno polarizovana i ponaša se kao obična dioda. Napon između kolektora i baze provodnog tranzistora u ovom slučaju je

$$V_{CB1} = V_{Z2} - V_{Z4} - V_{D3}. \qquad (8.29)$$



Sl. 8.8. Nezasićeni flipflop sa cener diodama


Da bi se sprečila direktna polarizacija kolektorskog spoja tranzistora, očigledno je da mora biti $V_{Z2} > (V_{Z4} + V_{D3})$. To znači da se u pokazanom kolu ne mogu da koriste iste Cener-diode, jer radni naponi dioda DZ_1 i DZ_2 moraju da budu veći od napona dioda DZ_3 i DZ_4.

Režim zasićenja u flipflopovima može da bude onemogućen i jednostavnim vezivanjem Cener-dioda paralelno otpornicima R_C u kolektorskim dovodima tranzistora. Kada pad napona na tom otporniku dostigne vrednost radnog napona Cener--diode, kolektorski napon tranzistora biće vezan — klempovan na nivo napona $V_{CC} - V_Z$. Prema tome, da tranzistor ne bi bio u zasićenju, radni napon Cener-diode treba da bude

$$V_Z < (V_{CC} - V_{CES}). \qquad (8.30)$$

Obratimo pažnju da priključena Cenerova dioda smanjuje radni otpor tranzistora, te lako može da dođe do njegovog preopterećenja.

Brzina rada bistabilnih multivibratora može da se poveća i ograničavanjem opsega promene napona kako na kolektorima tako i na bazama tranzistora. Primer takvog kola dat je na sl. 8.9. Referentni napon V_R je manji od napona napajanja V_{CC}. U vezi s tim napon neprovodnog tranzistora ne može biti veći od vrednosti $V_R + V_D$. Vidimo, dakle, da se pomoću referentnog napona i ograničavačkih dioda može da podešava opseg promene napona na kolektorima, što posredno utiče na rezoluciju kola. Naime, s obzirom da je $V_R < V_{CC}$, napon na kolektoru neprovodnog tranzistora ranije dostiže svoju konačnu vrednost nego u slučaju kada ograničavačkih dioda nema. Pored toga, ograničenjem gornjeg nivoa napona eliminiše se i eventualni uticaj inverzne struje zasićenja tranzistora ne veličinu amplitude kolektorskog napona. Napomenimo, dalje, da flipflop sa stabilisanim gornjim



Sl. 8.9. Flipflop sa ograničenjem naponskih nivoa

naponskim nivoom nalazi veću primenu tamo, gde se očekuju promenljiva opterećenja kola.

Na kraju istaknimo i ovom prilikom da se veća brzina rada flipflopa postiže pri manjim vrednostima otpora u kolu, što se naročito odnosi na otpor R_C. Time se u stvari povećavaju struje u kolu, što se, pored ostalog, povoljno odražava na brzinu punjenja i pražnjenja odgovarajućih kapacitivnosti. Kako se time povećava disipacija flipflopa, može se izvući kao opšte pravilo, da se povećanje brzine rada bistabilnih multivibratora može da postigne na račun povećane potrošnje električne energije.

8.3. OKIDANJE FLIPFLOPA

Flipflop kao bistabilno kolo generiše na svojim izlazima pravougaone napone samo posredstvom okidnih ili upravljačkih impulsa. O okidanju flipflopa bilo je malo reči i u prethodnoj glavi, kada je konstatovano da se on može eksitovati negativnim impuslom na bazi provodnog ili pozitivnim impulsom na bazi neprovodnog tranzistora.

Okidanje bistabilnih multivibratora vrši se simetrično i nesimetrično. Kod simetričnog okidanja upravljački impulsi iz jednog pobudnog generatora dovode se istovremeno na ulaze oba tranzistora. Osnovna karakteristika ovakvog okidanja je ta, da se stanje flipflopa menja pri svakom okidnom impulsu. Pošto se flipflop posle svakog parnog impulsa ponovo vraća u prvobitno stanje, to znači da jedan radni ciklus iziskuje dva upravljačka impulsa. Drugim rečima, na svaka dva ulazna impulsa pojavljuje se samo jedan izlazni impuls, pa se za takvo kolo kaže da deli sa dva.

Kod nesimetričnog okidanja dovodi se upravljački impuls iz jednog pobudnog generatora na ulaz samo jednog tranzistora, a iz drugog pobudnog generatora na ulaz drugog tranzistora. Prema tome, svaki pobudni impuls u ovom slučaju ne mora da dovede do izmene stanja flipflopa, jer efektivna eksitacija kola ne zavisi samo od okidnog impulsa već i od stanja u kome se ono nalazi.


Okidni impulsi mogu da budu strujni ili naponski. U praksi se za eksitaciju flipflopva češće primenjuju naponski generatori. Ako se iz bilo kojih razloga zahtevaju strujni impulsi, onda se na izlaz naponskog generatora može da doda veća otpornost, koja će učiniti eksitacionu struju nezavisnom od ulazne otpornosti tranzistora.

Što se tiče oblika okidnih impulsa, najčešće se radi o kratkotrajnim pravougaonim ili šiljastim impulsima. Pobudni generatori obično daju pravougaone impulse, koji se, po potrebi, diferenciraju tako, da se uobliče u šiljaste. Takvi uzani impulsi mogu da se dovedu na ulaz tranzistora i preko kapaciteta, pa se za flipflopove koji se eksituju isključivo impulsima, kaže da su dinamički. Pored ovih postoje i statički flipflopovi, koji mogu da budu eksitovani ne samo impulsima već i jednosmernim naponima, odnosno, tačnije rečeno, određenim nivoima jednosmernog napona. Razumljivo je da se pobudni generatori u ovom slučaju ne mogu kapacitivno da sprežu na ulazne priključke bistabilnog kola.

U daljem izlaganju biće detaljnije objašnjeni nesimetričan i simetričan način okidanja dinamičkih i statičkih flipflopova.

8.3.1. Nesimetrično okidanje

Najjednostavniji način okidanja bistabilnog multivibratora može da se ostvari preko kapaciteta, koji vezuje generator impulsa sa ulazom tranzistora. Multivibrator sa takvim okidanjem dat je na sl. 8.10. Izlazi multivibratora označeni su sa Q i $\overline{Q}$. Ovakvo označavanje ukazuje na to, da su u tim tačkama naponi različitih nivoa, odnosno da je u jednoj tački visok a u drugoj nizak napon. Pošto se u digitalnoj elektronici redovno radi o dve standardne vrednosti napona, na primer V_{CC} i V_{CES}, to se kaže da su izlazni naponi flipflopa komplementarni, a izlaz $\overline{Q}$ da je komplement izlaza Q. Pored toga i nivoi napona izražavaju se skraćeno i to visoki kao logička jedinica $V(1)$ ili samo 1, a niski — kao logička nula $V(0)$ ili samo 0. Najzad i stabilna stanja flipflopa imaju svoje posebne nazive. Uobičajeno je da se za flipflop sa logičkom jedinicom na izlazu Q kaže da je setovan, a sa logičkom nulom na istom izlazu — da je resetovan.



Sl. 8.10. Okidanje flipflopa preko kapaciteta

Pretpostavimo da se flipflop na sl. 8.10 nalazi u resetovanom stanju, što znači da je tranzistor TR_2 u zasićenju, a tranzistor TR_1 je zakočen. Setovanje flipflopa može da se izvede dovođenjem pozitivnog okidnog impulsa na priključak S. Ovaj impuls preko dovoda $R-C$ deluje na bazu tranzistora TR_1 tako da on počinje da vodi. Usled toga, na već poznati način, tranzistora TR_2 izlazi iz zasićenja. Pošto su sada oba tranzistora u aktivnom režimu, nastaje regenerativni proces, koji dovršava započeto setovanje kola. Ponovno resetovanje flipflopa izvešće se dovođenjem drugog pozitivnog impulsa na ulaz R. Otuda se bistabilno kolo sa R i S ulazom naziva RS flipflop. Vidimo da će flipflop biti setovan dovođenjem okidnog impulsa na ulaz S, ali pod uslovom da je kolo pre toga bilo resetovano. U protivnom, ako se flipflop već nalazi u setovanom stanju, okidni impuls na ulazu S nema efektivnog dejstva na postojeće stanje u kolu. Najzad, ako bi istovremeno bili dovedeni impulsi na oba ulaza R i S, u kolu bi se ispoljile dve suprotne tendencije, tako da se ne može predvideti kakvo će stanje konačno da nastane. Zbog neodređenosti, odnosno nedefinisanosti stanja koje će se formirati u takvom slučaju, istovremeno okidanje RS flipflopa na oba ulaza nije dozvoljeno.


Okidno kolo sa RC mrežom odgovara već poznatom uobličavačkom kolu na sl. 3.6, ili još bolje kolu na sl. 3.27. Da bi amplituda okidnog impulsa na bazi tranzistora, uzmimo TR_1, bila što veća, otpor R u okidnoj mreži treba da je što manji. Međutim, pored toga što bi se time povećalo opterećenje flipflopa od strane pobudnog generatora, struja impulsa kroz kondenzator C bila bi dovoljno velika da ga napuni na vrednost amplitude impulsa. Stoga pri negativnoj promeni napona na zadnjoj ivici okidnog impulsa nastaje ista takva promena napona i na bazi tranzistora. Ako je uz to vremenska konstanta kola $C-R_B$ mala, ovo kolo bi radilo kao pasivni diferencijator, pa će se pri prednjoj ivici okidnog impulsa pojaviti na bazi tranzistora pozitivan, a pri zadnjoj ivici — negativan šiljasti impuls skoro iste amplitude kao i

okidni. Otuda će tranzistor TR_1 biti najpre resetovan, pa zatim ponovo setovan, te konačno stanje flipflopa ostaje nepromenjeno.

Ako se pozitivni okidni impuls dovede na bazu provodnog tranzistora, nastaće još efikasnije diferenciranje, jer je vremenska konstanta diferencijatora u ovom slučaju još manja. Prvi diferencirani impuls, koji odgovara prednjoj ivici okidnog impulsa, biće ograničen na vrednost V_{BES} i neće imati nikakvog efekta na rad tranzistora. Drugi diferencirani impuls, koji odgovara zadnjoj ivici, biće negativniji od prednjeg za iznos amplitude okidnog impulsa. Stoga će on biti u stanju da blokira provodni tranzistor i time izazove neželjenu promenu stanja u flipflopu. Prema tome, okidanje flipflopa preko kapaciteta nije uvek pouzdano. Da bi se ta pouzdanost povećala, treba koristiti impulsni generator veće izlazne otpornosti, povećati redni otpor R i kapacitet C, ili što više smanjiti trajanje okidnih impusla.

Sigurnije upravljanje flipflopom postiže se dovođenjem okidnih impulsa preko unilateralnih elemenata. Takvo okidanje pomoću dioda pokazano je na sl. 8.11. Okidni impuls doveden na ulaz S diferencira se u kolu $R-C$ tako da se na anodi diode D_1 pojavljuje prvo pozitivan a zatim negativan šiljasti impuls. Ako je tranzistor TR_1 neprovodan, na njegovoj bazi je napon $V_{BEN} \approx 0$, pa je dioda D_1 direktno ili skoro direktno polarizovana. Zato pozitivni diferencirani impuls lako prolazi kroz nju i dovodi tranzistor TR_1 u provodni režim. Negativan impuls, koji se javlja na završetku pobudnog signala, polarizuje diodu D_1 inverzno, tim pre što se sada njena katoda nalazi na pozitivnom potencijali V_{BE}. Zahvaljujući tome ovaj impuls je bez uticaja na rad flipflopa. U slučaju da se tranzistor TR_1 nalazi u zasićenju, upravljački impuls doveden na ulaz S ostaje potpuno bez efekta, jer će prednja njegova ivica biti ograničena na vrednost V_{BES}, a zadnja će polarizovati diodu inverzno.

Otpornost R u diferencijatoru treba da ima veliku vrednost da bi se dobila veća amplituda diferenciranog impulsa. Kako se pre nailaska novog okidnog impulasa kondenzator C mora potpuno da isprazni, to bi — u interesu veće brzine rada — otpornost R trebalo da bude što manja. Stoga se kod brzih flipflopova otpornik R zamenjuje diodom, koja se postavlja tako, da joj je anoda na masi. Za vreme trajanja okidnog impulsa ova dioda je neprovodna i predstavlja veliku otpornost u kolu. Po završetku okidnog impulsa, međutim, napon električnog tovara u kondenzatoru C polarizuje diodu direktno, te se kondenzator kroz nju brzo prazni.




Sl. 8.11. Okidanje flipflopa preko dioda

Flipflop na sl. 8.11 može da se okida i negativnim impulsima. Tada će na kolu za diferenciranje prvo da se formira negativan, pa onda pozitivan šiljasti impuls. Očigledno je da će samo drugi impuls moći da prođe kroz dicdu D_1 i da izvrši eksitovanje tranzistora TR_1. Vidimo, dakle, da se u ovom slučaju upravljanje flipflopom vrši zadnjom umesto prednjom ivicom okidnog impulsa. Drugim rečima, izmena stanja u flipflopu nastaje sa kašnjenjem, koje je jednako trajanju okidnog impulsa. Ovo kašnjenje može da se ostvari i na druge načine, pa se stoga bistabilna kola sa predviđenjim kašnjenjem okidanja uopšte nazivaju flipflopovi sa zadrškom.

Ako kolo na sl. 8.11 treba da se okida negativnim impulsima na prednjoj ivici, moraju se izokrenuti diode D_1 i D_2. U ovom slučaju pogodno je da se otpor R u diferencijatoru, umesto na masu, priključi na kolektor tranzistora koji se preko tog diferencijatora eksituje. Time se postiže da dioda, vezana na bazu zasićenog tranzistora, bude u slabom provođenju, dok je dioda. vezana na bazu neprovodnog tranzistora, jako inverzno polarizovana. Prema tome, negativni diferencirani impuls lako dolazi na bazu provodnog tranzistora, a uopšte ne stiže na bazu neprovodnog, ukoliko njegova amplituda nije veća od napona napajanja.

Upravljanje flipflopom se dosta često vrši i preko izlaznih priključaka. To se u prvom redu radi zato što je impedansa u tim tačkama kola veća. Na sl. 8.12 ucrtan je




Sl. 8.12. Okidanje flipflopa na kolektorima

flipflop koji se okida negativnim impuslima preko kolektorskih priključaka prekidačkih tranzistora. Ako je flipflop resetovan, tj. TR_2 vodi a TR_1 ne, onda je dioda D_1 neznatno, a D_2 jako inverzno polarizovana. Okidni impuls V_U doveden na ulaz R neće imati nikakvog efekta na stanje flipflopa, pogotovo ako je amplituda impulsa manja od napona napajanja. Međutim, negativan impuls V_U, doveden na ulaz S, lako polarizuje diodu D_1 direktno tako da se uspostavlja strujno kolo kroz R_C. Negativan pad napona na ovoj otpornosti prenosi se preko sprežne impedanse Z_1 na bazu tranzistora TR_2, koji zbog toga prelazi iz zasićenja u aktivni režim. Zahvaljujući tome negativna promena baznog napona ovog tranzistora se pojačava i preko impedanse Z_2 prenosi se na bazu tranzistora TR_1 kao uvećan pozitivan impuls. Zbog nastalog pojačanja okidnog impulsa njegova amplituda na ulazu S može da bude manja, nego kad se pozitivni upravljački impuls dovodi direktno na bazu neprovodnog tranzistora. To znači da je flipflop osetljiviji na negativne okidne impulse, bilo da se oni dovode na kolektor neprovodnog ili na bazu provodnog tranzistora. U ovom drugom slučaju, međutim, treba imati u vidu da je ulazna otpornost tranzistora mala. Dodajmo još da se i u slučaju okidanja flipflopa preko izlaznih priključaka otpornost R može da zameni diodom, čiju katodu treba vezati na napon V_{CC}.

U svim posmatranim slučajevima dovođenje okidnih impulsa na multivibratorsko kolo vrši se preko kapaciteta C. Kako se u ovakvim slučajevima mogu da koriste samo uzani okidni impulsi za upravljanje kolom, to se, znači, radi o dinamičkim flipflopovima. Binarno kolo na sl. 8.12, međutim, predviđeno je da radi i kao statički flipflop ako se umesto ulaza R i S koriste ulazi sa direktnom spregom R_D S_D. Preko ovih ulaza može da se upravlja flipflopom pomoću kratkotrajnih pozitiv-

nih impulsa, ali isto tako i pomoću odgovarajućih nivoa jednosmernog napona, kao što je to naznačeno na slici.

Ako su okidni impulsi nedovoljne amplitude, okidanje bistabilnog multivibratora vrši se preko pojačavačkog stepena. Na sl. 8.13 multivibratorsko kolo




Sl. 8.13. Okidanje flipflopa pomoću tranzistora

čine tranzistori TR_1 i TR_2. Tranzistori TR_3 i TR_4 su pojačavački stepeni, odnosno invertori, koji su u mirnom stanju, kao i u slučaju negativnih okidnih impulsa blokirani. To znači da samo pozitivni okidni impulsi mogu da aktiviraju ove stepene tako da se uspostavlja strujno kolo kroz odgovarajuću otpornost R_C. Na taj način se na kolektorskom priključku direktno spregnutog multivibratorskog tranzistora generiše pojačani negativni impuls, koji eksituje flipflop na isti način kao i u prethodnom slučaju.

8.3.2. Simetrično okidanje

Simetrično okidanje razlikuje se od nesimetričnog samo po tome, što se upravljački impulsi iz jednog generatora dovode istovremeno na oba tranzistora u flipflopu. Kako se pri tome efektivno delovanje okidnog impulsa ispoljava naizmenično čas na jednom čas na drugom tranzistoru, to svaki impuls okida, ili kako se još kaže — trigeruje flipflop. Stoga se flipflop sa simetričnim okidanjem naziva trigerski, odnosno T flipflop.



Sl. 8.14. Flipflop sa simetričnim okidanjem

U principu sva ranija kola sa nesimetričnim okidanjem mogu se jednostavno podesiti za simetrično eksitovanje ako se ulazi R i S spoje u jedan priključak T. Očigledno je da pri takvoj adaptaciji kola komponente R i C mogu da budu zajedničke u oba diferencijatora. U vezi s tim na sl. 8.14 pokazano je rekonstruisano kolo sa sl. 8.12, koje sada radi kao trigerski flipflop.

Flipflop ima samo jedan ulazni priključak T, na koji se dovodi povorka trigerskih, odnosno okidnih impulsa. Na diferencijatorskom kolu RC ovi impulsi se deformišu tako, da na katodama dioda D_1 i D_2 nastaju negativni i pozitivni šijasti

impusli. Ti impulsi predstavljeni su vremenskim dijagramom V_K na sl. 8.15.Ako su bočne ivice okidnih impulsa V_U vrlo brze, onda će napon u tački K imati vrednost $V_{K\min}=V_{CC}-V_U$ pri negativnim, odnosno $V_{K\max}=V_{CC}+V_U$ pri pozitivnim diferenciranim impulsima. Pri formiranju negativnih impulsa vremenska konstanta diferecijatorskog kola iznosi $\tau'\approx CR'$, gde je $R'=RR_C/(R+R_C)$. Pri formiranju pozitivnih impulsa, međutim, njena vrednost je $\tau''=CR$. Ako je $\tau'\ll T_P$, gde je T_P širina okidnog impulsa, onda će negativni impuls da iščezne pre pojave pozitivnog. Širina negativnog impulsa, međutim, treba da bude dovoljno velika da bi on prinudno zadržao jedan od tranzistora u oblasti aktivnog režima sve dotle, dok ne započne regenerativni proces u kolu. S druge strane vidimo da je $\tau''>\tau'$ pa se proširenjem negativnog impulsa još više proširuje i pozitivni impuls, što se nepovoljno odražava na rezoluciju kola. Prema tome, izbor otpornosti R nije tako jednostavan. Stoga se preporučuje vrednost $R=(5—10)\ R_C$, ili da se i ovde otpor R zameni diodom, koja je na slici označena sa D_3.

Imajući u vidu da kroz diode D_1 i D_2 mogu da prolaze samo negativni impulsi, to jedino oni efektivno utiču na rad flipflopa. Ako se pretpostavi da je flipflop resetovan, tj. izlaz Q je u stanju logičke nule, onda je dioda D_2 jako inverzno polarizovana, a D_1 je u blizini režima provođenja. Stoga će prvi negativni impuls dovesti diodu D_1 u provodno stanje, a njena struja izazvaće odgovarajući pad napona na kolektoru tranzistora TR_1. Ovaj pad napona preneće se na bazu provodnog tranzistora TR_2 tako da se konačno on blokira, a TR_1 odlazi u zasićenje. Na taj način izvršeno je setovanje flipflopa.


U setovanom flipflopu dioda D_1 je jako inverzno polarizovana, dok je dioda D_2 na ivici provođenja. Stoga sledeći negativni impuls prolazi kroz diodu D_2 i odlazi na bazu tranzistora TR_1 da bi ga konačno zakočio. Prema tome, flipflop je ponovo resetovan, pa će sledeći okidni impuls da prođe kroz diodu D_1 itd. Diode D_1 i D_2 imaju, znači, selektorsku ulogu, koja se sastoji u tome, da impulse određenog polariteta upućuju na pravo mesto u kolu. Ovo je, istina, tačno sve dotle dok je amplituda negativnog impulsa manja od napona napajanja V_{CC}. U protivnom, taj će impuls uspostaviti strujno kolo kroz obe diode, ali će struja kroz jače provodnu diodu imati dominantan uticaj na formiranje stanja u flipflopu.

Na sl. 8.15 ilustrovan je rad opisanog flipflopa vremenskim dijagramima. Zahvaljujući tome da je flipflop trigerovan periodičnom povorkom impulsa, njegovi izlazni naponi V_{C1} i V_{C2} imaju kvadratni oblik. Naponi na izlazima su komplementni sa nivoima $V(0)=V_{CES}$ i $V(1)\approx V_{CC}$. Naponi na bazama tranzistora su takođe komplementni sa vrednostima V_{BES} i V_{BEN}. Prelazni režim flipflopa je kratkotrajan i u ovakvim dijagramima praktično ne može da se prikaže.

Upoređujući broj okidnih impulsa V_U sa brojem impulsa na izlazu flipflopa, odnosno sa naponom V_{C2}, vidi se da je broj izlaznih impulsa dva puta manji od broja ulaznih. Ova osobina flipflopa da deli broj impulsa sa dva vrlo često se koristi u raznim deliteljskim mrežama.

Na kraju navedimo i orijentacione brojne vrednosti komponenata, koje se najčešće ugrađuju u opisana bistabilna kola. O izboru većine tih komponenata bilo je reči ranije kada se govorilo o stabilnim stanjima i prelaznom periodu flipflopa. U vezi s tim za otpornost R_C uzimaju se što manje vrednosti, recimo od 100 Ω pa do nekoliko kilooma. Otpor R_S je reda nekoliko kilooma, a R_B je najčešće za red veličine veći. Za komutacione kapacitete uzimaju se vrednosti od nekoliko desetina pa do nekoliko stotina pikofarada. Naponi napajanja flipflopova u diskretnoj tehnici iznose od 6—12 V, a u integrisanoj obično oko 5 V. Najzad, kod flipflopova


sa automatskim prednaponom, otpor u emitorskom dovodu tranzistora iznosi nekoliko stotina oma i on je obično premošćen kapacitetom od nekoliko nanofarada.



Sl. 8.15. Vremenski dijagrami T flipflopa

8.4. FLIPFLOP SA DIREKTNOM SPREGOM

U nekim primenama može da zadovolji i jednostavnija konstrukcija flipflopa sa kolektorskom spregom od onih koje smo do sada upoznali. Podsetimo se da je u prethodnoj glavi bio opisan flipflop bez baterije V_{BB} i otpornika R_B. Uprošćavanje ovog kola može da ide i dalje, pa da se otpornici R_S u sprežnim granama zamene kratkom vezom. Na taj način se dolazi do konstrukcije bistabilnog multivibratora sa direktnom spregom, sl. 8.16(2). Ovo kolo je veoma jednostavno, jer pored dva tranzistora za njegovu izgradnju su potrebna još samo dva otpornika i izvor napajanja.



Sl. 8.16. Flipflop sa direktnom spregom

Pretpostavimo da je kolo resetovano. Na kolektoru tranzistora TR_2 postoji niski napon $V_{C2}=V_{CS2}$. Isti ovaj napon nalazi se i na bazi prvog tranzistora. Pošto je $V_{CES}<$ $<V_{BET}$ može se smatrati da je tranzistor TR_1 zakočen iako je njegova kolektorska struja veća od vrednosti I_{CBO}. Kako je napon na kolektoru tranzistora TR_1 ograničen na vrednost $V_{CN1}=V_{BS2}$, to i nije neophodno da struja neprovodnog tranzistora bude manja. Uostalom za postojanje stabilnog stanja flipflopa dovoljno je da jedan tranzistor ne bude u aktivnom režimu. Radi toga proverimo stanje provodnog tranzistora TR_2. Bazna i kolektorska struja ovog tranzistora su:

$$I_{B2}=\frac{V_{CC}-V_{B2}}{R_C} \quad \text{i} \quad I_{C2}=\frac{V_{CC}-V_{C2}}{R_C}. \tag{8.31}$$

Bez obzira na to da li je tranzistor TR_1 u zasićenju ili ne, njegova struja baze je $I_{B2} \approx V_{CC}/R_C$. Kolektorska struja je najveća kada je tranzistor u zasićenju i tada ima vrednost $I_{CS2} \approx V_{CC}/R_C$. Ove dve vrednosti struje ubedljivo pokazuju da je provodni tranzistor flipflopa sa direktnom spregom u dubokom zasićenju.

Amplituda izlaznog napona flipflopa sa direktnom spregom je

$$V_{CM} = \Delta V_C = V_{BES} - V_{CES}. \tag{8.32}$$


Pored toga što je ova amplituda dosta mala, ona je i nestabilna, jer je određena prekidačkim parametrima tranzistora. U vezi s tim istaknimo, da je zbog tako male promene izlaznog napona ovo kolo osetljivo na razne šumove i smetnje. S druge strane, međutim, zahvaljujući maloj promeni izlaznog napona, napon napajanja može da bude vrlo mali, pa je i disipacija u kolu takođe mala. Osim toga, zbog malog napona napajanja mogu da se koriste i tranzistori sa malim probojnim naponima.

Na kraju ukažimo na teškoće koje se pojavljuju pri okidanju flipflopa sa direktnom spregom. Te teškoće su posledica dubokog zasićenja tranzistora, pa se najčešće primenjuje okidanje pomoću tranzistora[8], kako je to pokazano ranije na sl. 8.13. Budući da tranzistori zalaze duboko u oblast zasićenja, brzina rada ovih kola je mala, pošto je potrebno duže vreme za oporavljanje njegovih prekidača. Osim toga inverzna struja zasićenja neprovodnog tranzistora može da smanji pouzdanost rada ovog kola pri višim temperaturama. Prema tome, flipflop sa direktnom spregom odlikuje se velikom jednostavnošću, što je pogodno naročito za integrisanu proizvodnju, ali mu je oblast primene dosta ograničena.

8.5. FLIPFLOP SA KOMPLEMENTARNIM TRANZISTORIMA

Kolektorska otpornost R_C u flipflopu sa spoljnim opterećenjem, sl. 8.4, treba da bude što manja kako struja opterećenja ne bi previše snizila napon na izlazu neprovodnog tranzistora. Međutim, kada je taj tranzistor u zasićenju, kroz njega će u tom slučaju da teče velika kolektorska struja, koja, kao što znamo, praktično zavisi samo od otpora R_C. Tako velika kolektorska struja ne koristi ovde ničemu, a uz to još povećava i dispaciju u kolu. Ovaj nedostatak konvencionalnog flipflopa može da bude otklonjen ako se pasivna otpornost R_C zameni tranzistorom, koji će u jednom stanju flipflopa da se ispoljava kao velika, a u drugom stanju kao mala otpornost[4].

Na sl. 8.17 ucrtana je šema flipflopa sa aktivnim opteretnim otpornostima. Osnovni prekidači bistabilnog kola su tranzistori TR_1 i TR_2, koji su NPN tipa. Opteretni tranzistori su TR_3 i TR_4, koji su, pak, PNP tipa. Vidimo, dakle, da je ova mreža složenija od ranijih i da iziskuje komplementarne tranzistore.



Sl. 8.17. Flipflop sa okidnim opteretnim otpornostima


Da bi pokazali da ovakav flipflop nema napred navedeni nedostatak, pretpostavićemo da se on nalazi u resetovanom stanju. Drugim rečima, to znači da je tranzistor TR_2 u zasićenju, a TR_1 u neprovodnom stanju. Međutim, nizak napon na izlazu Q flipflopa ne obezbeđuje samo neprovodni režim tranzistora TR_1 već i

režim provođenja tranzistora TR_3. Usled toga je izlaz Q na visokom naponskom nivou, koji, pak, obezbeđuje provodni režim tranzistora TR_2, ali istovremeno i režim neprovođenja tranzistora TR_4. Prema tome, u resetovanom stanju flipflopa vode tranzistori TR_2 i TR_3, a ne vode TR_1 i TR_4. U setovanom stanju biće, naravno, obrnuto, ali uvek tako, da dva dijagonalno postavljena tranzistora vode, a druga dva ne.


Posmatrajući visokonaponski izlaz Q, lako se zaključuje da neprovodni tranzistor TR_1 ima mali opteretni otpor u kolektoru, jer ga čini tranzistor TR_3, koji je u zasićenju. Na taj način sa izlaza Q može da se uzme velika struja za spoljašnje opterećenje bez bojazni da će visokonaponski nivo biti doveden u pitanje. Na drugoj strani, pak, zasićeni tranzistor TR_2 ima u kolektorskom dovodu veliku otpornost, koju čini neprovodni tranzistor TR_4. Zbog toga je kolektorska struja tranzistora TR_2 vrlo mala i uglavnom je čini struja baze tranzistora TR_3. Zahvaljujući tome i niskonaponski izlaz ovog flipflopa može da bude jače opterećen.

Iako su u prethodnom flipflopu upotrebljeni komplementarni tranzistori, on ipak pripada klasi konvencionalnih regenerativnih kola. Za razliku od ovih postoji i klasa komplementarnih regenerativnih kola, koja se odlikuje time, da su oba prekidačka elementa istovremeno ili u provodnom ili u neprovodnom stanju. Kod bistabilnih kola ovoga tipa to može da ima posebne prednosti u pogledu potrošnje električne energije, ukoliko se podesi da stanje neprovođenja odgovara dužim vremenskim intervalima(3).

Osnovno kolo komplementarnog flipflopa pokazano je na sl. 8.18(9). Tranzistori NPN i PNP tipa spregnuti su preko otpornosti R_B tako, da ceo sistem predstavlja pojačavač sa pozitivnom povratnom spregom. Zahvaljujući tome što se može ostvariti vrlo veliko kružno pojačanje, u sistemu nastaje izraziti regenerativni proces, te je prelazni režim ovakvih kola veoma kratak.



Sl. 8.18. Komplementarni flipflop



Sl. 8.19. Nezasićeni komplementarni flipflop

U resetovanom stanju flipflopa oba tranzistora su neprovodna. Naime, niski nivo napona na izlazu Q uslovljava neprovođenje tranzistora TR_1. Ako je to tako, onda je napon u tački $\bar{Q}$ jednak naponu napajanja V_{CC}, pa je i tranzistor TR_2 neprovodan. Prema tome, napon u tački Q jednak je nuli, pa je TR_1 sigurno zakočen.

U setovanom stanju flipflopa na izlazu Q postoji visoki napon, koji obezbeđuje zasićenje tranzistora TR_1. Zbog toga je napon u tački $\bar{Q}$ mali, tako da i tranzistor TR_2 odlazi u zasićenje. Prema tome, napon u tački Q je približno jednak naponu napajanja, što je sigurno dovoljno da tranzistor TR_1 bude u zasićenju.

Kod mnogih komplementarnih regenerativnih kola otpornici R_E zamenjeni su kratkom vezom, tako da je ostvarena potpuna međusobna sprega komplementarnih tranzistora. Na taj način postiže se najveći regenerativni efekat između dva spregnuta tranzistora. Osnovno bistabilno kolo tog tipa bilo bi ono na sl. 8.19, ako se izostavi dioda D, a otpornosti R_1 i R_2 svedu na nulu[12, 13]. Za okidanje flipflopa obično se predviđaju dva pobudna generatora, tako da se setovanje vrši na bazi tranzistora TR_1 a resetovanje na bazi tranzistora TR_2. Baterija V_{BB} obezbeđuje pouzdano blokiranje tranzistora TR_2 i u težim uslovima rada. Otpornost R_{E1} povećava pad napona na kolektorskom otporu R_{C2}, koji bi, inače, bio ograničen naponom emitor — baza tranzistora TR_1.

Otpornici R_1 i R_2 kao i dioda D na sl. 8.19 imaju za cilj da spreče odlazak tranzistora u zasićenje, čime se brzina rada kola još više povećava. Da bi se to postiglo potrebno je da budu zadovoljeni uslovi:

$$V_{BC1} = R_2 I_{C2} - V_D > 0$$

i


$$V_{CB2} = R_1 I_{C1} - V_D > 0. \qquad (8.33)$$

Očigledno je da će u simetričnom kolu, ili još tačnije, u kolu sa identičnim prekidačkim elementima otpornici R_1 i R_2 imati iste vrednosti.

8.6. FLIPFLOP SA UNIPOLARNIM TRANZISTORIMA

Konfiguracija flipflopa sa unipolarnim tranzistorima je u principu ista kao i sa bipolarnim. Prema tome, ranije pokazana analiza važi i u ovom slučaju, s tom razlikom što se ovde radi o prekidačkim elementima velike ulazne otpornosti, pa su ulazne struje prekidača jednake nuli[7,8].

Na sl. 8.20 data je konvencionalna šema flipflopa sa fetovima. Pošto je napon praga provođenja V_{GST} kod feta negativan to u sprežnim granama moraju da postoje elementi, koji će sniziti pozitivni napon drejna u područje negativnih napona gejta. Zbog toga flipflopovi sa fetovima moraju imati izvor negativnog napona $-V_{GG}$, bilo da se za pomeranje pomenutog naponskog nivoa koristi Cener-dioda ili otporni razdelnik, kao što je to učinjeno u datoj šemi.



Sl. 8.20. Flipflop sa fetovima

Da bi fet bio u jakom provođenju, odnosno u zasićenju, napon gejta treba da je $V_{GS} > 0$, naime

$$V_G = \frac{R_G}{R_G + R_S + R_D} V_{DD} - \frac{R_S + R_D}{R_G + R_S + R_D} V_{GG} > 0. \qquad (8.34)$$

S druge strane, fet će da bude blokiran ako je $V_{GS}<V_{GST}$, odnosno kada je napon gejta neprovodnog feta

$$V_{GN}=\frac{R_G}{R_G+R_S}V_{DO}-\frac{R_S}{R_G+R_S}V_{GG}<V_{GST}, \qquad (8.35)$$

gde je V_{DO} izlazni napon feta u zasićenju. U ovoj jednačini obično se prvi član može da zanemari pošto je napon V_{DO} vrlo mali. Jednačina (8.34) može takođe da se uprosti jer je najčešće $R_D \ll R_S$. Dodajmo još i to da će napon gejta provodnog feta da bude limitovan na vrednost napona obične diode bez obzira na rezultat koji daje jednačina (8.34).

Što se tiče brzine rada, poznato je da su unipolarni tranzistori sporiji od bipolarnih. U tom pogledu komutacioni kapaciteti C_S mogu dosta da doprinesu kompenzirajući uticaj ulazne kapacitivnosti feta C_{GS} na naponski razdelnik R_S—R_G. Prema jednačini (8.35) kapacitet C_{GS} neprovodnog feta može da bude napunjen na prilično veliki negativan napon. U slučaju da komutacioni kondenzator nije postavljen, dejstvom pozitivnog okidnog impulsa na tom gejtu, napon kondenzatora C_{GS} se menja brzinom koju određuje vremenska konstanta

$$\tau=C_{GS}\frac{R_G(R_S+R_D)}{R_G+R_S+R_D}. \qquad (8.36)$$

Ako, međutim, komutacioni kondenzator postoji, ova vremenska konstanta postaje

$$\tau'\approx R_D\frac{C_S C_{GS}}{C_S+C_{GS}}. \qquad (8.37)$$

Vidimo, dakle, da komutacioni kondenzatori i u ovom slučaju ubrzavaju prelazni režim flipflopa, čime se omogućava i primena okidnih impulsa kraćeg trajanja.

Na kraju obratimo pažnju i na to, da se u flipflopove sa fetovima ugrađuju otpornici čije su vrednosti za oko red veličine veći od odgovarajućih otpornika u kolima sa bipolarnim tranzistorima. S druge strane, komutacioni kondenzatori su, međutim, manji i to takođe za oko red veličine. Što se tiče napona napajanja i predpolarizacije, oni najčešće imaju vrednosti od 10—30 V. Najzad, očigledno je da se pored fiksne može da ostvari i automatska predpolarizacija flipflopa sa fetovima na način koji je pokazan u kolu sa bipolarnim tranzistorima, sl. 8.2.

Od unipolarnih elemenata u novije vreme sve više se upotrebljavaju mosfetovi naročito u integrisanoj tehnologiji[7, 11]. Konfiguracija bistabilnog kola sa mosfetovima je u principu identična sa već poznatim šemama za konvencionalne prekidačke elemente. S obzirom na to da se u integrisanoj proizvodnji dobijaju povoljnija rešenja pri što manjem broju otpornika u kolu, to se konstrukcija flipflopa menja utoliko, što se sve pasivne otpornosti zamenjuju aktivnim. Istina u ovakvoj konstrukciji flipflopa redovno se izostavljaju otpornici i baterija za predpolarizaciju upravljačke elektrode, odnosno gejta. To je, za razliku od flipflopova sa fetovima, ovde moguće jer su naponi na drejnu i gejtu istog polariteta, kao što je, na primer, slučaj i kod bipolarnih tranzistora. Štaviše, i otpornici u granama sprege često se zamenjuju kratkim vezama, kao što je to bio slučaj i sa flipflopom na sl. 8.16. Prema tome, šema flipflopa u kome su upotrebljeni mosfetovi sa indukovanim N kanalom pokazana je na sl. 8.12.

Aktivni prekidači MF_1 i MF_2 u ovoj šemi imaju u izlaznim dovodima aktivne otpornosti koje čine mosfetovi MF_3 i MF_4. Za setovan flipflop izlazni napon u tački Q iznosi $v_I = V_{DS2}$, dok je na komplementnom izlazu napon $v_I = V_{DD} - V_{GST3}$. Da bi se ovo stanje održalo mora da budu


$$V_{DS2} < V_{GST1}$$

i


$$V_{DD} - V_{GST3} > V_{GST2}. \tag{2.38}$$

Gornji uslovi su sigurno ispunjeni, pošto je $V_{DS} \approx 0$, a $|V_{GST}|$ iznosi nekoliko volti.

Setovanje flipflopa vrši se negativnim impulsom na gejtu ili pozitivnim na drejnu neprovodnog mosfeta, ili impulsom obrnutog polariteta na odgovarajućoj elektrodi provodnog mosfeta. Pri tome se menjaju ne samo stanja prekidača MF_1 i MF_2 već i vrednosti aktivnih opterećenja MF_3 i MF_4. Krajnje vrednosti tih opterećenja određene su otporom mosfetova u oblasti zasićenja i praktičnog neprovođenja. Između ovih dveju vrednosti otpor opterećenja se menja nelinearno, tako da se opteretni tranzistori u većem delu prelaznog režima ispoljavaju kao velike otpornosti. Zbog toga se ionako mala brzina prekidanja mosfetova još više pogoršava, te je rezolucija ovih flipflopova relativno loša. Ovo se unekoliko može da popravi ako se predvidi da opteretni tranzistori rade, ne u režimu zasićenja, već i triodnoj oblasti. U tom slučaju potrebno je da se gejtovi opteretnih tranzistora priključe na napon $|V_{GG}| > |V_{DD}|$, o čemu je bilo više reči u poglavlju 4.3.



Sl. 8.21. Flipflop sa mosfetovima




Sl. 8.22. Flipflop sa komplementarnim mosfetovima

Mali otpor opterećenja mosfeta u provodnoj grani flipflopa a veliki u neprovodnoj nepovoljno se odražava na disipaciju u kolu kao i na visokonaponski nivo izlaza pri većem spoljašnjem opterećenju. U vezi s tim povoljnija je konstrukcija flipflopova sa komplementarnim mosfetovima, sl. 8.22. U resetovanom stanju ovog flipflopa vode mosfetovi MF_2 i MF_3, a MF_1 i MF_4 ne vode. Prema tome, napon na izlazu Q je $v_I = V_{DS2}$, a na komplementarnom izlazu je $v_I = V_{DD} - V_{DS3}$. Setovanjem flipflopa menjaju se stanja svih mosfetova tako da opet samo dva dijagonalno postavljena mosfeta vode. Zahvaljujući tome struje u obe grane flipflopa svode se na vrednost struje neprovodnog mosfeta, tako da je potrošnja električne energije u ovakvim flipflopovima veoma mala. Uprkos toga brzina rada ovih kola je velika. S druge strane, međutim, integrisana proizvodnja kola sa komplemetarnim mosfetovima uopšte je složenija.

8.7. FLIPFLOP SA NEGATIVNOM KARAKTERISTIKOM PREKIDAČA

Regenerativno bistabilno kolo može da se ostvari i sa jednim prekidačkim elementom pod uslovom da ovaj poseduje karakteristiku negativne otpornosti. Takvu karakteristiku pre svega poseduju tranzistori u lavinskoj oblasti rada. Mada se ovakav prekidač odlikuje velikom brzinom rada, on se retko koristi za izgradnju bistabilnih kola zbog velike disipacije u stanju provođenja. U tom pogledu su, međutim, pogodniji jednospojni tranzistori i tunelske diode. Pored male disipacije, koja karakteriše oba ova prekidačka elementa, tunelska dioda se odlikuje i veoma velikom brzinom rada. No, i pored toga, njena primena u regenerativnim kolima je dosta ograničena, s obzirom na to da se radi o dvopolu i uz to sa mogućnošću male promene napona.



Sl. 8.23. Bistabilno kolo sa jednospojnim tranzistorom
(a) šema kola
(b) radni režim

Šema flipflopa sa odgovarajućim radnim režimom jednospojnog tranzistora JTR prikazana je na sl. 8.23[8]. Na ulaznoj karakteristici tranzistora $v_E - i_E$ ucrtana je radna prava za vrednosti:

$$R_E = \frac{R_1 R_2}{R_1 + R_2} \quad \text{i} \quad V_{EE} = \frac{R_1}{R_1 + R_2} V_{BB}. \tag{8.39}$$

Ova prava preseca karakteristiku u tri tačke A, B i C, od kojih su A i C stabilne. Tačka B, međutim, nalazi se na delu dijagrama između vrha i dna, koga karakteriše pojava negativne otpornosti. U ovoj radnoj oblasti prikazani stepen radi kao pojačavač. Prema tome, taj deo dijagrama određuje prelazni režim rada flipflopa, dok su stabilna stanja neprovođenja i zasićenja prekidačkog elementa vezana za delove dijagrama levo, odnosno desno od ove oblasti.

Neprovodno stanje tranzistora obezbeđuje se uslovom $V_{EE} < V_{ET}$. Tada je izlazni napon na bazi B_2 jednak $V_{B2} \approx V_{BB}$. Ako se na ulaz E dovede pozitivni impuls $V_U > V_{ET} - V_{EE}$, radna prava R_E biće pomerena u desno tako da pada izvan vrha karakteristike. Stoga će tranzistor ne samo da provede, već regenerativnim procesom da ode u zasićenje tako da radni uslovi kola ne odgovaraju više tački A već tački C. Po uklanjanju okidnog impulsa uspostavlja se konačno stabilno stanje, koje odgovara radnoj tački C. Tada će na izlazu B_2 biti niski nivo napona $V_{B2} = V_{BB} - R_{B2} I_{B2}$.

Isključivanje prekidača vrši se takođe na ulazu E, ali sada negativnim okidnim impulsom, čija amplituda treba da bude $|V_U| > V_{ES} - V_{EST}$, gde je V_{ES} napon na emitoru jednospojnog tranzistora u zasićenju, a V_{EST} je granični napon zasićenja, odnosno napon dna karakteristike. Tada će napon na ulazu tranzistora da padne ispod granične vrednosti V_{EST}, pa se u kolu regenerativno formiraju radni uslovi koji odgovaraju tački A'. Po ukidanju okidnog impulsa uspostavlja se ponovo konačno stabilno stanje kola, koje odgovara radnoj tački A.

Iz prethodnog izlaganja vidi se da amplituda okidnih impulsa u oba smera zavisi od položaja stabilnih radnih tačaka A i C, odnosno od položaja radne prave R_E. Da bi se smanjila amplituda okidnih impulsa treba, znači, da se radne tačke A i C postave što bliže pragu provođenja, odnosno zasićenja, čime se istovremeno smanjuje i dispacija u prekidačkom elementu. Ovakav režim rada, međutim, može da dovede u pitanje pouzdanost stabilnih stanja kola pri eventualno izmenjenim uslovima rada ili većoj toleranciji komponenata.

Upravljanje flipflopom sa jednospojnim tranzistorom može da se vrši i preko izlaznih priključaka, odnosno baza B_1 i B_2. Ako je tranzistor blokiran potrebno je delovati negativnim impulsom u jednoj od ovih tačaka tako, da se napon praga provođenja V_{ET} spusti ispod vrednosti V_{EE}. Za blokiranje tranzistora, međutim, potreban je pozitivan impuls, koji će podići prag zasićenja tako, da radna prava preseca karakteristiku $v_E - i_E$ samo u levoj stabilnoj oblasti.


Flipflopovi sa jednospojnim tranzistorima imaju više dobrih strana kao što su: stabilan prag provođenja, mala struja praga provođenja, podnosi veliku struju u impulsu itd. Međutim, ovi flipflopovi nisu pogodni za brzi rad[14]. Njihov prelazni režim traje obično nekoliko mikrosekunada. Što se tiče brojnih podataka za parametrre jednospojnih tranzistora i komponente flipflopova izgrađenih sa njima, možemo navesti sledeće: parametri tranzistora V_{ET} i I_{ET} iznose oko 10 V i oko 10 μA, dok se V_{EST} i I_{ST} kreću oko tri volta, odnosno desetak miliampera; otpornici R_1 i R_2 imaju vrednosti od nekoliko kilooma, dok se otpornici R_B kreću od nekoliko stotina oma pa do nekoliko kilooma; najzad, naponi napajanja su reda nekoliko desetina volti.

Osnovna prednost tunelske diode kao prekidača nad ostalim prekidačkim elementima ogleda se u velikoj brzini rada[7]. Učestanost okidanja bistabilnih kola sa ovim aktivnim elementom dostiže vrednost od nekoliko stotina megaherca. No, i pored toga, već smo rekli da je primena flipflopova sa tunelskim diodama dosta retka zbog teškoća na koje se nailazi pri izgradnji složenije mreže.

Za razliku od jednospojnog tranzistora, koji je u suštini strujno kontrolisani element, tunelska dioda je naponski kontrolisana aktivna komponenta. Na sl. 8.24 prikazano je osnovno regenerativno kolo sa tunelskom diodom i ilustrovan je uslov bistabilnog rada tog kola. Ako je kolo u niskonaponskom stanju koje odgovara radnoj tački A, pozitivnim okidnim impulsom V_P povećava se struja diode iznad vrednosti I_P, te se kolo prebacuje u visokonaponsko stanje, određeno radnom tačkom C', odnosno C. Za ponovno uspostavljanje niskonaponskog stanja potrebno je izvršiti okidanje kola negativnim impulsom. Imajući u vidu da se napon vrha karakteristike tunelske diode nalazi između 50 i 100 mV, a napon dna negde od 150—500 mV, jasno je da razlika naponskih nivoa flipflopa može da iznosi najviše nekoliko stotina milivolti.

Tačnija analiza prelaznog stanja bistabilnog kola sa tunelskim diodama iziskuje poznavanje okidnih impulsa, karakteristike i parametara diode, kao i opterećenja kola. U aproksimativnoj analizi karakteristika diode se linearizuje sa tri a još bolje


sa pet segmenata. Osim toga pretpostavlja se da su otpori R i R_S dovoljno veliki da se može smatrati, da se dioda napaja i pobuđuje iz izvora konstantne struje. Trajanje prelaznog stanja kola dobija se u ovakvom slučaju kao zbir svih vremena



Sl. 8.24. Osnovna šema bistabilnog kola sa tunelskom diodom
(a) šema kola
(b) radni režim

potrebnih da se radna tačka pomeri duž svakog segmenta krećući se, na primer, od A prema C. Iz pokazane analize prelaznog režima nalazi se da pobudna struja mora da bude malo veća od vrednosti I_P, a može se ukinuti čim napon na diodi dostigne vrednost napona u radnoj tački B[10].

Modifikacijom osnovnog bistabilnog kola prema šemi na sl. 8.25 dobija se trigerski flipflop[15]. Kada je tunelska dioda TD u niskonaponskom stanju, izlazni napon kola je visok, te je dioda D inverzno polarizovana. S toga okidni impuls deluje samo preko otpora R_S, prebacujući tunelsku diodu u visokonaponsko stanje. U ovom slučaju je, međutim, izlazni napon kola nizak, pa se dioda D nalazi u blizini provodnog režima. Zahvaljujući tome sledeći okidni impuls deluje preko diode D na katodu tunelske diode, koja se zbog toga prebacuje ponovo u niskonaponsko stanje. Otpor R_S u ovom slučaju ograničava struju u kolu koje premošćava tunelsku diodu, te zbog toga on treba da ima veću vrednost.




Sl. 8.25. Trigerski flipflop sa tunelskom diodom

Složenije bistabilno kolo sa dve tunelske diode pokazano je na sl. 8.26[2, 16]. Očigledno je da će napon vrha i napon dna zajedničke karakteristike dve redno vezane tunelske diode da bude dva puta veći nego jedne. Ako se na ove dve diode dovede napon napajanja veći od napona vrha, a manji od napona dna pomenute karakteristike, ne može se uspostaviti stabilan režim rada u kome bi obe diode bile istovremeno u niskonaponskom ili u visokonaponskom stanju. Stabilno stanje može da nastane jedino tako, da jedna dioda bude u niskonaponskom a druga u visokonaponskom stanju i obrnuto.

Jednostavna redna veza dioda bila bi moguća da su njihove struje iste vrednosti. Pošto se diode nalaze u različitim stanjima, to su im i struje različite. Zbog toga su paralelno diodama vezani otpori R_1 i R_2, koji omogućavaju da zbir struja kroz R_1 i TD_1 bude jednak zbiru struja kroz R_2 i TD_2.

Pretpostavimo da je kolo resetovano. Izlazni napon je, dakle, nizak, jer je dioda TD_2 u niskonaponskom a TD_1 u visokonaponskom režimu rada, sl. 8.26b. Kako je struja $I_2 > I_1$ to kroz kalem L teče struja $I_L = I_2 - I_1$. Dovođenjem okidnog



Sl. 8.26. Trigerski flipflop sa dve tunelske diode
(a) šema kola
(b) radni režim diode

impulsa V_U na anodu diode TD_1 povećava se struja I_1. Ako je induktivnost L dovoljno velika struja I_L ostaje u početku nepromenjena, pa stoga mora da poraste struja I_2. Na taj način okidni impuls prevodi radnu tačku diode TD_2 preko vrha karakteristike, a nastali regenerativni proces prebacuje je na deo karakteristike gde se nalazi i radna tačka diode TD_1. Po ukidanju okidnog impulsa ovakav režim rada dioda je neodrživ, te nastaje smanjenje struja u obe diode. Kako je struja diode TD_1 manja nego diode TD_2, očigledno je da će njena radna tačka prva da dostigne dno karakteristike i da se regenerativno prebaci na levi stabilni segment. Na taj način uspostavlja se stabilno stanje u kome se dioda TD_1 nalazi u niskonaponskom, a TD_2 u visokonaponskom stanju.

Napomenimo da izmena stabilnih stanja u diodama izaziva i promene struje u namotaju L. Stoga se u prelaznom režimu ovakvih binarnih kola takođe pojavljuju već poznati parametri: vreme prelaska i vreme smirivanja. Vreme prelaska tunelskih dioda je veoma kratko, te rezolucija posmatranog kola zavisi uglavnom od vremena smirivanja. Smatrajući da je otpor tunelske diode u niskonaponskom stanju vrlo mali a u visokonaponskom vrlo veliki, to brzina promene struje u kalemu L pri uspostavljanju stanja naznačenog na sl. 8.26b određuje vremenska konstanta.

$$\tau \approx L \frac{R_2 (R_1 + R_B)}{R_1 + R_2 + R_B}. \tag{8.40}$$

Prema tome, maksimalna učestanost okidanja flipflopa može da se proceni na vrednost $f_{max} \approx 1/3\,\tau$. Iz ovoga vidimo da induktivnost treba da bude što manja, ali ipak dovoljno velika da praktično zadrži konstantnost struje na početku prelaznog perioda.

Upravljanje flipflopom sa dve tunelske diode može da se vrši kako pozitivnim tako i negativnim impulsima. Stoga se za diskriminaciju polariteta okidnih impulsa moraju da upotrebe još i obične diode, kao što je to već ranije pokazano na drugim

šemama flipflopa. Istina, diskriminacija polariteta okidnih impulsa u ovom slučaju može da se ostvari i bez dodatih dioda. Naime, pretpostavimo da je, na primer, radna tačka niskonaponskog stanja tunelskih dioda postavljena sasvim blizu vrha, a visokonaponskog stanja — dalje od dna karakteristike. Ovakvo kolo biće osetljivije na pozitivne nego na negativne okidne impulse, te stoga samo pozitivni impulsi efektivno deluju na izmenu stanja u prekidačkim elementima, pod uslovom da njihove amplitude nisu nepotrebno velike.

Na kraju napomenimo da se bistabilna kola sa dve redno spregnute tunelske diode prema sl. 8.26 mogu da kontrolišu i na način pokazan kod kola na sl. 8.25. U ovom slučaju otpada potreba za kalemom L, ali se u kolu pojavljuju još dve obične diode preko kojih se, na primer, pozitivni okidni impulsi dovode na anode tunelskih dioda[10].

8.8. FLIPFLOP KAO MEMORIJSKI ELEMENT


U digitalnoj elektronici postoje dve vrste osnovnih prekidačkih kola: logička i memorijska. Logička kola odlikuju se time da njihovo stanje zavisi samo od postojanja trenutne kombinacije ulaznih signala. Stoga se ovakva kola sve češće nazivaju kombinaciona. Memorijska kola, međutim, okarakterisana su time, da njhovo stanje ne zavisi samo od ulaznih signala već i od prethodnog stanja kola. To znači da se kod ovih kola uspostavljeno stanje održava i po prestanku delovanja ulaznih signala. Drugim rečima, ova kola pamte, odnosno memorišu formirano stanje, te se stoga i nazivaju memorijska. S obzirom da sva regenerativna bistabilna kola poseduju ove osobine, to se opisani flipflopovi često primenjuju kao memorijski elementi u izgradnji takozvanih sekvencijalnih mreža.

Dva stabilna stanja memorijskih elemenata označavaju se, videli smo, logičkom nulom i logičkom jedinicom, zavisno od toga da li se radi o niskom ili o visokom naponskom nivou na izlazu. S obzirom da Bulova algebra operiše samo sa dve vrednosti, koje se obično označavaju binarnim ciframa 0 i 1, to se ova algebra često koristi za analizu i sintezu prekidačkih mreža. Zbog toga se ova algebra u poslednje vreme naziva i prekidačka. Poznavajući osnovne stavove prekidačke algebre moguće je prikazati logičku funkciju flipflopa i u matematičkom obliku. Pri izvođenju te funkcije najčešće se polazi od kombinacione, odnosno funkcionalne tabele kola. Ova tabela pokazuje izlazna stanja kola pri svakoj mogućoj kombinaciji nezavisno promenljivih veličina. Broj takvih kombinacija može da bude 2^n, gde je n broj nezavisno promenljivih. U daljem izlaganju biće na ovaj način prikazane logičke funkcije nekih flipflopova kao memorijskih elemenata.

8.8.1. RS flipflop

Kombinacioni elementi imaju samo jedno stabilno stanje koje odgovara slučaju neeksitovanih ulaza. Drugo stanje, međutim, nije postojano, jer je njegovo trajanje vezano za trajanje pobudnih signala. Stoga se kombinacioni elementi u osnovnom obliku ne mogu da upotrebe i kao memorijski. Međutim, pomoću dva osnovna kombinaciona elementa sa invertorima moguće je realizovati memorijski element, ukoliko se njihova međusobna veza izvede tako, da se ostvari pozitivna povratna sprega.

Posmatrajući raniji RS flipflop kao digitalno kolo vidi se da on sadrži pomenuta dva kombinaciona elementa sa invertorima. Na sl. 8.27 prikazana je na razne načine šema jednog takvog flipflopa sa NILI kolima u RTL tehnici. Jedan par ulaza NILI kola iskorišćen je za spregu između invertora, dok je drugi par rezervisan za ulazne priključke, označene sa R i S.



Sl. 8.27. RS flipflop
(a) grafički simbol
(b) logička šema sa NILI kolima
(c) šema veza u RTL tehnici

Rad ovog flipflopa kao memorijskog elementa prikazaćemo kombinacionom tabelom kao i odgovarajućim jednačinama prekidačke algebre. Nezavisno promenljive u ovom slučaju su ulazni signali R i S, kao i prethodno stanje flipflopa na izlazu Q. Pošto se ovde operiše sa logičkim vrednostima izlaza Q u dva vremenska intervala koji sleduju jedan za drugim, mora se uvesti i dopunska oznaka, koja pokazuje na koji se vremenski interval odnosi navedeno stanje kola. U sinhronizovanim, odnosno taktovanim digitalnim sistemima, za jednu logičku operaciju predviđa se određeni vremenski kvant, koji se naziva bit-vreme ili taktni interval. Prema tome, stanje flipflopa vezuje se za jedan takav taktni interval trajanja T, pa se izlaz Q u dva susedna taktna intervala može da označi sa $Q(t_0)$ i $Q(t_0+T)$, ili kraće sa Q i $Q(T)$. Napomenimo da se vremenska stanja flipflopa često obeležavaju i na drugi način kao, na primer, sa Q_n i Q_{n+1}, odnosno sa Q_n i Q^{n+1}, gde se indeksi n i $n+1$ odnose na dva uzastopna vremenska intervala T_n i T_{n+1}. Da bi se način pisanja što više pojednostavio u daljem tekstu ćemo uglavnom da izostavljamo indekse uz vrednosti nezavisno promenljivih dok ćemo izlaznoj funkciji, koja nastaje u sledećem takt-intervalu, dodavati simbol T ili indeks $n+1$.

Način rada RS flipflopa izražen je kombinacionim vrednostima navedenim u tabeli 8.1a. Nezavisno promenljive R, S i Q odnose se na vreme t_0, a izlazna funkcija Q kasni za taktni period T. Uočimo da je izlazna funkcija flipflopa nedefinisana (ND) za slučaj da su pobudni signali dovedeni istovremeno na oba ulaza.

Prekidačka funkcija RS flipflopa opisanog pomoću kombinacione tabele 8.1a nalazi se kao zbir logičkih proizvoda vrednosti jedan, naime

$$Q(T) = \bar{R}\bar{S}Q + \bar{R}S\bar{Q} + \bar{R}SQ$$

$$= \bar{R}\bar{S}Q + \bar{R}S. \qquad (8.41)$$

Ulazne promenljive			Izlazna promenljiva
$R(t_0)$	$S(t_0)$	$Q(t_0)$	$Q(t_0+T)$
0	0	0	0
0	0	1	1
0	1	0	1
0	1	1	1
1	0	0	0
1	0	1	0
1	1	0	ND
1	1	1	ND

(a)

T_n		T_{n+1}
R	S	Q_{n+1}
0	0	Q_n
0	1	1
1	0	0
1	1	ND

(b)

Tabela 8.1. Kombinaciona tabela RS flipflopa
(a) u potpunom obliku
(b) u sažetom obliku

Nedefinisana stanja kola mogu da se uzmu u obzir na taj način, što se usvaja da u posmatranom takt-intervalu bilo R ili S mora da ima vrednost logičke nule. Prema tome njihov proizvod je

$$RS=0. \tag{8.42}$$

Koristeći jednačinu (8.42) i identitet $A+\bar{A}B=A+B$, za izlaznu funkciju RS flipflopa nalazi se

$$\begin{aligned} Q(T) &= \bar{R}\bar{S}Q+\bar{R}S+RS \\ &= S+\bar{S}\bar{R}Q \\ &= S+\bar{R}Q. \end{aligned} \tag{8.43}$$


Prema tome, RS flipflop imaće stanje logičke jedinice jedino ako se setuje, ili ako se ne resetuje, ali pod uslovom da je pre toga već bio u setovanom stanju. Podsetimo da su simboli na desnoj strani jednačine (8.43) vezani za vremenski period t_0, a na levoj za t_0+T.

Jednačine (8.42) i (8.43) potpuno definišu logički karakter RS flipflopa. Funkcija $Q(T)$ određuje izlazna stanja memorijskog elementa, te se stoga ona naziva izlazna odnosno karakteristična funkcija ili jednačina stanja flipflopa.

Kombinaciona tabela 8.1a može da se napiše i u sažetom obliku, kao što je to učinjeno u tabeli 8.1b. Ova tabela pokazuje da izlazna funkcija Q_{n+1} ostaje nenepromenjena, tj. zadržava raniju vrednost Q_n ako na ulaze kola nije dovedena ni R ni S pobuda. Dalje, kolo će biti setovano ako je eksitovan samo ulaz S, odnosno resetovano ako je eksitovan samo R ulaz, bez obzira koje je logičko stanje kola bilo zatečeno. Najzad, ako se istovremeno eksituju oba ulaza, izlazno stanje Q_{n+1} je nedefinisano. Pri ispisivanju karakteristične funkcije flipflopa u ovom slučaju, treba voditi računa da je vrednost Q_n u koloni Q_{n+1} nezavisno promenljiva, pa se za jednočinu (8.41) odmah dobija

$$Q_{n+1}=\bar{R}\bar{S}Q_n+\bar{R}S.$$

Za realizaciju flipflopova, naročito u integrisanoj tehnologiji, umesto RTL radije se koriste DTL, TTL pa i ECL sistemi logičkih kola. Na sl. 8.28a data je šema flipflopa sa NILI kolima u DTL tehnici. Iako se i ovde radi o binarnom RS kolu,



Sl. 8.28. RS flipflopovi u DTL tehnici
(a) sa NILI kolima
(b) sa NI kolima

njegova logička funkcija na prvi pogled ne odgovara u potpunosti ranijem, da kažemo, standardnom tipu RS flipflopa. Naime, treba uočiti da je stanje ovog kola određeno i za koincidentne ulaze $R=1$ i $S=1$, ali tako da su oba izlaza Q_1 i Q_2 identična i jednaka nuli. To je posledica toga što se istovremenom eksitacijom ulaza R i S oba tranzistora dovode u zasićenje, tako da su diode u sprežnim granama inverzno polarizovane. Prema tome, ovakav memorijski element reklo bi se da nema uvek komplementarne izlaze. Uzimajući i to u obzir rad ovog kola prikazan je kombinacionom tabelom 8.2.

Logika memorijskog RS elementa unekoliko se menja i u slučaju da je flipflop izveden sa NI kolima u DTL sistemu, sl. 8.28b. U ovom binarnom kolu oba izlaza se postavljaju u stanje logičke jedinice u slučaju da su ulazi R i S istovremeno dovedeni na niski napon. Komplementarnost izlaza i ovde, znači, nije uvek zastupljena. Kompletan rad ovog memorijskog elementa dat je takođe u tabeli 8.2.


Primetimo da važenje tabele 8.2 ima i jedno ograničenje. Naime, u flipflopu sa NILI kolima zadržava se prethodno stanje pri $R=0$ i $S=0$. Ovo je, međutim, neodrživo kada je prethodno stanje ostvareno istovremenom eksitacijom ulaza sa $R=1$ i $S=1$. Slično važi i za flipflop sa NI kolima, samo što je u ovom slučaju prethodno stanje neodrživo, ako su oba logička elementa bila u stanju logičke jedinice. Najzad napomenimo i to da se stanje flipflopa okarakterisano sa $Q_1^T=Q_2^T$ održava

samo dotle, dok postoje odgovarajuće pobude na ulazima R i S. Prema tome, opisana kola u ovom slučaju funkcionalno prestaju da budu flipflopovi, što je posledica prekidanja sprege između upotrebljenih logičkih elemenata.

		Za NILI		Za NI	
R	S	Q_1^T	Q_2^T	Q_1^T	Q_2^T
0	0	Q_1	Q_2	1	1
0	1	0	1	0	1
1	0	1	0	1	0
1	1	0	0	Q_1	Q_2

Tabela 8.2.
Logika RS flipflopa u DTL tehnici

Za setovanje RS flipflopa sa NILI kolima, sl. 8.2a, neophodno je da se dovede visoki napon na ulaz S. Istaknimo, dakle, da će pri $S=1$ biti $Q_2=1$. Analogno tome, za setovanje RS flipflopa sa *NI* kolima, sl. 8.28b, neophodno je da se dovede niski napon na ulaz R. Zbog toga se češće ovaj ulaz označava kao priključak za setovanje, ali sa invertovanom pobudom. S obzirom da se takva pobuda dovodi direktno na ulaz tranzistora koji se setuje, RS flipflop sa NI kolima izvodi se, znači, prema logičkoj šemi na sl. 8. 29a. Rad ovakvog kola prikazan je kombinacionim vrednostima u tabeli 8.3a. Primetimo da u ovom slučaju važi ista logika kao i za RS flipflop sa NILI kolima, jer se, na primer, i ovde za $R=S=0$ stanje flipflopa ne menja.



Sl. 8.29. Logičke šeme RS flipflopova sa NI elementima
(a) sa direktnom pobudom
(b) sa taktovanom pobudom

Na sl. 8.29b ucrtana je šema taktovanog RS flipflopa sa NI kolima. Taktni impulsi P_T dovode se na binarno kolo preko upravljačkih NI elemenata sa izlazima $\bar{S}$, odnosno $\bar{R}$. Ako je na ulazu S prisutan napon logičke jedinice, sinhronizovano sa taktnim impulsom P_T, nastaje na ulazu binarnog kola $\bar{S}$ nivo logičke nule. Zahvaljujući tome na izlazu flipflopa uspostavlja se konačno setovano stanje. Kompletna logika taktovanog flipflopa sa NI kolima prikazana je odgovarajućim logičkim vrednostima u tabeli 8.3b. Primetimo da se date vrednosti u potpunosti slažu sa onima za standardni RS flipflop u tabeli 8.1b.

Kao što vidimo, tehnika izvođenja memorijskog elementa može na prvi pogled da izmeni njegovu logičku karakteristiku. Međutim, u našem daljem izlaganju pridržavaćemo se redovno logike standardnog memorijskog RS elementa, izraženo kombinacionom tabelom 8.1, odnosno jednačinom (8.43). Prema tome, smatraćemo

(a) direktna pobuda			Taktovana pobuda		
$\bar{R}$	$\bar{S}$	Q_{n+1}	R	S	Q_{n+1}
0	0	ND	0	0	Q_n
0	1	0	0	1	1
1	0	1	1	0	0
1	1	Q_n	1	1	ND

Tabela 8.3.
Logika RS flipflopa sa NI elementima

da pri niskim ulazima R i S izlazna stanja kola ostaju nepromenjena, dok su pri visokim ulazima R i S ta stanja nedefinisana. Pored toga naglasimo još i to, da izlazi memorijskog elementa moraju uvek da poseduju komplementne vrednosti.

8.8.2. T flipflop

Videli smo ranije da trigerski ili kraće T flipflop ima samo jedan ulaz za dovođenje pobudnog signala. To znači da se u ovom slučaju vrši simetrično okidanje — trigerovanje bistabilnog kola. U principu to može da se ostvari jednostavnim spajanjem ulaza R i S u jedan priključak T na već pokazanim šemama RS flipflopa. U tom slučaju pobudni signal se preko T dovodi simetrično na baze oba tranzistora, ali će efektivno da deluje samo na bazi neprovodnog tranzistora, prisiljavajući ga da pređe u provodno stanje. Prema tome, način rada memorijskog T flipflopa je vrlo jednostavan, što se vidi i iz kombinacione tabele 8.4. Izlazna funkcija ovog kola može direktno da se napiše u obliku


$$Q_{n+1} = \bar{T}Q + T\bar{Q} = T \oplus Q. \tag{8.44}$$

T	Q	Q_{n+1}
0	0	0
0	1	1
1	0	1
1	1	0

Tabela 8.4.
Kombinacione vrednosti T flipflopa

Gornja jednačina pokazuje da je stanje logičke jedinice na izlazu memorijskog T elementa uslovljeno isključivim postojanjem ili trigerskog pobudnog impulsa ili već setovanog stanja flipflopa. Istaknimo još jedanput, dakle, da trigerski flipflop vrši promenu logičkih stanja pri svakoj pojavi visokog napona na ulazu.

Transfiguracija RS u T flipflop jednostavnim spajanjem R i S ulaza može ponekad nepovoljno da se odrazi na sam rad kola, kao i na trigerske impulse. U svakom slučaju, što nam je uostalom već poznato, bolje je da se trigerski impulsi dovode preko odgovarajućih dioda direktno na baze ili na kolektore prekidačkih tranzistora. Ako se, međutim, raspolaže integrisanim logičkim komponentama, na sl. 8.30



Sl. 8.30. T i RST flipflop
(a) logička šema T flipflopa
(b) grafički simbol T flipflopa
(c) grafički simbol RST flipflopa

je pokazan jedan od načina kako se može RS flipflop bez prepravke da upotrebi kao trigersko kolo. Način rada date logičke mreže vrlo je jednostavan. Pošto su izlazi RS flipflopa komplementarni, uvek će samo jedno od I kola biti pripremljeno da propusti trigerski impuls. Na primer, pri $Q=0$ trigerski impuls može samo da setuje flipflop, tako da će biti $Q(T)=1$. Sledeći trigerski impuls, međutim, moćiće samo da resetuje kolo, tako da ponovo postaje $Q(2T)=Q=0$, itd.

8.8.3. RST flipflop

RST flipflop je u stvari binarno kolo sa tri ulaza, čiji je grafički simbol pokazan na sl. 8.30c. Ovaj memorijski element sadrži karakteristike oba prethodna RS i T elementa. Prema tome, u principu ovde nema ništa novo izuzev što se kombinacione mogućnosti kola proširuju. To se najbolje vidi iz tabele 8.5, koja prikazuje lo-

R	S	T	Q	Q_{n+1}
0	0	0	0	0
0	0	0	1	1
0	1	0	0	1
0	1	0	1	1
1	0	0	0	0
1	0	0	1	0
0	0	1	0	1
0	0	1	1	0

Tabela 8.5.
Kombinacione vrednosti RST flipflopa

gičko funkcionisanje RST flipflopa. Zapazimo da je u tabeli uzet u obzir rad memorijskog kola za slučajeve kada se eksituje samo jedan od postojeća tri ulaza. Prema

tome, pretpostavlja se da nikada ne smeju istovremeno da postoje dva ulaza, te stoga pri određivanju izlazne funkcije treba iskoristiti uslov

$$RS = RT = ST = 0. \tag{8.45}$$

Pošto RST flipflop ima četiri nezavisno promenljive, to će izlaznu funkciju da sačinjavaju logički zbirovi četvoročlanih logičkih proizvoda:

$$\begin{aligned} Q_{n+1} &= \bar{R}\bar{S}\bar{T}Q + \bar{R}S\bar{T}\bar{Q} + \bar{R}S\bar{T}Q + \bar{R}\bar{S}T\bar{Q} \\ &= \bar{R}[S\bar{T} + \bar{S}(\bar{T}Q + T\bar{Q})]. \end{aligned} \tag{8.46}$$

Primenjujući identitet $(A+B)(\bar{A}+C)=\bar{A}B+AC$ gornja jednačina postaje:

$$Q_{n+1} = \bar{R}[(\bar{S}+\bar{T})(S+\bar{T}Q+T\bar{Q})].$$

Pošto je prema jednačini (2.45) $\bar{S}+\bar{T}=\overline{ST}=1$, to je

$$Q_{n+1} = \bar{R}S + \bar{R}\bar{T}Q + \bar{R}T\bar{Q} + S\bar{S} + RT\bar{Q},$$

jer dodata dva člana imaju nulte vrednosti. Odavde se dalje lako iznalazi konačni oblik karakteristične jednačine RST elementa


$$Q_{N+1} = S + T\bar{Q} + \bar{R}\bar{T}Q. \tag{8.47}$$

Ova jednačina, dakle, pokazuje da će memorijski RST element biti u stanju logičke jedinice kadgod se setuje, ili kad se trigeruje a pre toga je bio resetovan, ili kada je već setovan a nema pobude na ulazima R i T.

8.8.4. JK flipflop

JK flipflop, sl. 8.31, je prvenstveno namenjen za proizvodnju u integrisanoj tehnologiji. Međutim, to ne znači da se ovaj flipflop ne može izvesti u diskretnoj tehnici. U svakom slučaju praktična realizacija JK flipflopa iziskuje upotrebu četiri logička elementa, od kojih dva služe za izgradnju već poznatog RS kola, a druga dva su kontrolni elementi.

Logička šema JK flipflopa predstavljena je na sl. 8.31b. Vidimo da ovaj flipflop ima tri ulaza J, K i P_T. Kako je kolo namenjeno da radi u taktovanom digitalnom sistemu, na ulazu P_T je u svakom taktnom intervalu prisutan po jedan takt-impuls. Očigledno je da se ovakav ulazni signal ne tretira kao nezavisno promenljiva veličina, pa stoga sa logičke tačke gledišta ovaj memorijski element ima samo dva ulaza J i K. Ovi ulazi omogućavaju izvođenje raznovrsnije logike kola. Naime, setovanje



Sl. 8.31. JK flipflop
(a) grafički simboli
(b) logička šema

i resetovanje postojećeg RS flipflopa vrši se preko kontrolnih I kola. Na jedan ulaz I kola dovode se taktni impulsi, koji treba da izvrše okidanje flipflopa. Da li će pojedini impulsi efektivno da deluju na R ili S priključak RS flipflopa zavisiće od toga, koje je I kolo prethodno bilo pripremljeno za otvaranje. Drugim rečima, to će da zavisi od vrednosti napona na druga dva ulaza pomenutih I kola. Jedan od tih napona se dovodi sa izlaza flipflopa preko linija za kašnjenje LK, koje za logiku kola nisu od značaja. Pošto RS flipflop ima komplementarne izlaze, povratna sprega sa izlaza obezbeđuje visoki napon na po jednom I kolu u svakom taktnom intervalu. Ako je flipflop setovan, visoki napon sa izlaza Q dolazi na donje I kolo i obrnuto, ako je flipflop resetovan visoki napon sa izlaza Q pojavljuje se na gornjem I kolu. Konačnu odluku o otvaranju jednog ili drugog I kola donose J i K ulazi zavisno od toga koja je vrednost napona dovedena na njih. Tako, na primer, ako je flipflop resetovan, a ulaz J se nalazi na visokom naponu, prvi taktni impuls koji naiđe izvršiće setovanje flipflopa. Razmatrajući detaljnije logičke mogućnosti ovog flipflopa vidi se da on može da radi kao RS i kao T memorijski element, a osim toga može da bude i blokiran u toku neograničenog broja taktnih intervala pri bilo kom logičkom stanju.

Kompletan način rada JK flipflopa prikazan je u tabeli 8.6, koja pokazuje vrednosti izlazne funkcije u zavisnosti od nezavisno promenljivih veličina. U prva

J	K	Q	$Q(T)$
0	0	0	0
0	0	1	1
0	1	0	0
0	1	1	0
1	0	0	1
1	0	1	1
1	1	0	1
1	1	1	0

Tabela 8.6.
Kombinacione vrednosti JK flipflopa

dva reda ove tabele stanje flipflopa ostaje nepromenjeno pošto su oba ulaza J i K na niskom naponu. Sledeća četiri reda prikazuju mogućnost setovanja i resetovanja kola, što zajedno sa prva dva reda ilustruje logiku RS flipflopa. Najzad, poslednja dva reda odgovaraju logici T flipflopa. U ovom slučaju su ulazi J i K stalno na visokom naponu, a izmena stanja u flipflopu uslovljava naizmenično otvaranje I kola za prolaz okidnih impulsa na R, odnosno na S priključak.

Tabela 8.6 može da se napiše u sažetoj formi, kao što je to ranije pokazano kod RS flipflopa. Međutim, ovakva potpuna tabela pogodnija je za ispisivanje karakteristične jednačine memorijskog elementa, koja za JK flipflop glasi

$$Q(T) = \bar{J}\bar{K}Q + J\bar{K}\bar{Q} + J\bar{K}Q + JK\bar{Q} = \bar{K}Q + J\bar{Q} \cdot \qquad (8.48)$$

Prema ovome na izlazu JK flipflopa uspostaviće se stanje logičke jedinice samo ako je flipflop bio setovan a ulaz K je na niskom naponu, ili ako je kolo resetovano a ulaz J je na visokom naponu.


Pri formiranju JK flipflopa prema sl. 8.31 sprega između izlaza kola izvedena je preko linija za kašnjenje *LK*. Očigledno je da u ovom kolu mora da postoji izvesno kašnjenje izlaznog signala u poređenju sa okidnim impulsima na ulazu P_T. Međutim, ako je ovo kašnjenje manje od trajanja okidnog impulsa može doći do nepravilnog rada kola, jer će se napon na ulazu kontrolnog I elementa, koji je spregnut sa izlazom flipflopa, promeniti još dok traje okidni impuls. Uzmimo konkretan slučaj da taktni interval, odnosno bit-vreme iznosi T, pri čemu je širina impulsa T_P, a pauza $T—T_P$. Neka su vrednosti ulaza $J=1$ i $K=1$, a flipflop je u resetovanom stanju, znači $Q=0$. Dovođenjem okidnog impulsa na ulaz P_T on će biti prisutan na oba I kola, ali ga samo gornje kolo propušta, te tako nastaje setovanje flipflopa. Na izlazu flipflopa to se manifestuje izmenom stanja tako da je sada $Q=1$. Time se, znači, blokira gornje a otvara donje I kolo. Ako je kašnjenje u kolu bilo kraće od trajanja okidnog impulsa, onda će isti impuls koji je izvršio setovanje sada da izvrši i resetovanje flipflopa, pošto je on još uvek prisutan na oba I kola. Prema tome, da bi se to izbeglo mora da se poveća kašnjenje signala između izlaza i ulaza flipflopa tako da bude

$$T_P < t_k < T, \tag{8.49}$$

gde je t_k logičko kašnjenje memorijskog elementa. Ukoliko je kašnjenje u kolima, dakle, manje od trajanja okidnog impulsa, očigledno je da se mora dodati i veštačko kašnjenje, kao što je to pokazano na sl.8.31.

8.8.5. MS flipflop


Pojava prelaznog impulsa pri promeni stanja prekidača može da dovede do nepravilnog rada logičkih mreža. U vezi s tim dolazi i do pogrešnih rezultata u



Sl. 8.32. Ilustracija rada digitalne mreže
(a) blok-šema digitalne mreže
(b) sa običnim flipflopom
(c) sa flipflopom sa zadrškom

digitalnoj obradi podataka, što je naročito slučaj u brojačkoj tehnici. Primera radi na sl.8.32 dati su vremenski dijagrami izlaznog napona I kola kao rezultat ulaznih

signala iz taktnog generatora i iz memorijskog JK elementa. Sistem je sinhronizovan taktnim impulsima P_T, ali zbog prirodnog kašnjenja signala u memorijskom elementu njegov izlazni napon Q nešto kasni. Posledica toga je očigledna: konačni izlaz Y pored ispravnih impulsa 1 i 3, koji pokazuju da flipflop deli sa dva, sadrži i pogrešne — prelazne impulse 2 i 4, nastale zbog kašnjenja signala u flipflopu, sl.8.32b. Pogrešan rad flipflopa biće izbegnut ako promene njegovog izlaznog napona kasne bar za period trajanja okidnih impulsa, kao što pokazuje sl. 8.32c. To znači da promene izlaznog napona flipflopa treba da budu ne na prednjoj već na zadnjoj ivici okidnog impulsa. Drugačije rečeno, pravilan rad biće obezbeđen ako se upotrebi flipflop sa zadrškom, koji je ranije pomenut pri opisivanju načina okidanja kola na sl.8.11. Isti rezultat se postiže i primenom dvostrukog flipflopa, poznatog pod imenom MS (master-slave) flipflop, sl.8.33. Pretpostavimo da je MS flip-



Sl. 8.33. MS flipflop sa JK logikom
(a) simbolična šema
(b) logička šema
(c) simbolična šema sa specijalnim priključcima


flop resetovan, znači da je $Q_1=Q_2=0$. Dalje neka kolo radi kao trigerski flipflop, što znači da su $J=K=1$. Taktni impulsi imaju oblik pokazan na sl.8.32. Dovođenjem taktnog impulsa na ulaz P_T njegova prednja ivica izaziva setovanje prvog RS elementa tako da postaje $Q_1=1$. Ovaj impuls nema uticaja na drugi RS element, pošto se na njegovim ulaznim I kolima pojavljuje invertovan, znači sa vrednošću logičke nule. Prema tome, stanje na izlazu MS flipflopa za sada ostaje nepromenjeno, $Q_2=0$.

Zadnja ivica impulsa okončava vrednost logičke jedinice na ulazu kola, tako da je u preostalom delu taktnog intervala ulazni napon nizak i kao takav nema više uticaja na prvi RS element. Međutim, invertovana vrednost tog napona setuje sada drugi RS element tako da se konačno na izlazu MS flipflopa dobija vrednost $Q_2=$ $=Q=1$. Promena napona na izlazu MS flipflopa dešava se, dakle, po završetku pozitivnog dela taktnog impulsa, odnosno u pauzi između impulsa. Zahvaljujući tome ovakva konfiguracija flipflopa onemogućava formiranje pogrešnih impulsa,

koji nastaju kao posedica prirodnog — logičkog kašnjenja u memorijskim elementima. Osim toga, više nema potrebe da se unosi veštačko kašnjenje u vodove povratne sprege, na primer JK flipflopa, jer ne postoji mogućnost vremenske koincidencije između okidnog impulsa na ulazu i promenjene vrednosti povratnog napona sa izlaza kola.

Što se tiče izlazne funkcije MS flipflopa napomenimo da ona može da odgovara bilo kojoj opisanoj logici ranije prikazanih memorijskih kola. Prema tome, MS flipflop je samo specijalna konfiguracija JK, RS ili recimo T flipflopa. Ovakva konfiguracija kola često poseduje i neke druge specifične priiključke, koji su primera radi naznačeni na sl.8.33c. Ako se u ovom kolu spoje T_1 sa Q i S_1 sa $\bar{Q}$, dobija se JK flipflop, pri čemu S_2 odgovara ulazu J a R_2 — ulazu K. Ako se, međutim, spoje R_1 i R_2 kao i S_1 i S_2 dati sklop se ponaša kao RS flipflop. Razume se, dalje, da se mogu koristiti samo priključci R_1 i S_1 kao ulazi R i S, dok preostala dva priključka R_2 i S_2 vrše neku naknadnu kontrolu ulaza R_1 i S_1. Najzad, ovakav sklop obično ima i priključke za direktno setovanje i resetovanje kola — S_D odnosno R_D, koji, naravno, mogu da budu korišćeni i za prijem bilo kakvih drugih, najčešće asinhronih ,tj. netaktovanih signala.

Pored MS konfiguracije u integrisanoj tehnologiji javljaju se i drugi vidovi realizacije flipflopova sa zadrškom. Na sl.8.34 pokazana je delimična šema RS




Sl. 8.34. Flipflop sa zadrškom

flipflopa u kome je kao element kašnjenja iskorišćen efekat nagomilavanja u inverzno polarizovanoj diodi D. Naime, u toku pozitivnog dela taktnog impulsa P_T tranzistor TR_1 provodi dok je TR_2 blokiran istim tim impulsom na emitorskom priključku. Prema tome, stanje flipflopa za to vreme ostaje nepromenjeno. Međutim, na kraju pozitivnog dela okidnog impulsa tranzistor TR_2 će da provede, jer je njegov emitorski spoj direktno polarizovan elektiričnim tovarom ranije nagomilanim u inverzno polarizovanoj diodi D. Na taj način okidni impuls, doveden preko baze tranzistora TR_1, vrši resetovanje flipflopa na zadnjoj ivici. Time se, znači, postiže isti efekt kao i sa gore opisanim MS flipflopom.

Na kraju izlaganja o flipflopovima pokažimo i detaljnu šemu jednog savremenog bistabilnog multivibratora sa zadrškom, koji je prikazan na sl.8.35. Flipflop je realizovan u integrisanoj tehnologiji sa logičkim elementima DTL sistema. Njegovi priključci odgovaraju onima, koji su naznačeni u simboličnoj šemi flip-

flopa na sl.833c. Prema tome, ovo integrisano kolo može da ima različite logičke funkcije, zavisno od toga kako se povezuju i koriste odgovarajući priključci.



Sl. 8.35. Šema savremenog flipflopa u integrisanoj tehnologiji


8.9. ŠMITOVO KOLO

Najrasprostranjenija regenerativna kola sa dva stabilna stanja su nesumljivo flipflopovi. Većina tih kola realizuje se u tranzistorskoj tehnici, a šematska koncepcija kola na primeni kolektorske sprege. U prethodnoj glavi videli smo, međutim, da pored ovih postoje i bistabilna kola sa emitorskom spregom. U praktičnoj primeni takva kola su poznatija kao Šmitova (Schmitt), te ćemo ih stoga i mi tako zvati. Iako je o ovom kolu nešto rečeno i u prethodnoj glavi, ovde će ono biti svestranije prikazano sa gledišta proračuna, realizacije i praktične primene. Napomenimo na samom početku da je namena Šmitovog kola, iako ima bistabilan karakter, sasvim drugačija od one koju smo upoznali kod konvencionalnih bistabilnih multivibratora. Sa tog stanovišta Šmitovo kolo može da se uvrsti i u neka druga elektronska kola kao što su uobličavači, komparatori, amplitudski diskriminatori itd.


8.9.1. Šema kola i način rada

Šmitovo kolo u svom osnovnom vidu prikazuje se sa diskretnim komponentama. Što se tiče prekidača koji se u njemu primenjuju, najčešće su to bipolarni tranzistori. Takvo kolo je razmatrano i u prethodnoj glavi, a njegova šema je ponovo ucrtana na sl.8.36. Kolo je, kao što je više puta naglašeno, izvedeno sa emitorskom spregom. Dobra strana ovakve konfiguracije kola je ta, da imaju slobodan priključak kako za ulaz tako i za izlaz. Drugim rečima ulaz i izlaz kod ovakvih kola nije direktno spregnut sa nekim drugim tačkama u kolu, koje su bitne za njegov rad, kao što je to slučaj kod kola sa kolektorskom spregom. Zbog toga je uticaj pobudnog generatora na rad kola u ovom slučaju daleko manji. Što se tiče slobodnog izlaznog priključka prednosti su višestruke. Pre svega ne postoji integracioni efekat, koji potiče od sprežnih kondenzatora, pa je i brzina rada kola veća. Zbog vrlo velike brzine promene bočnih ivica impulsa, generisani pravougaoni napon približava se idealnom obliku. Pored toga sloboda odabiranja veličine otpornika R_{C2} s obzirom na eventualna spoljašnja opterećenja kola je ovde daleko veća.

U kolima sa emitorskom spregom neophodno je postojanje otpornika R_E na kome se ostvaruje povratna sprega. Međutim, taj otpornik prouzrokuje i neke loše strane ovih kola. Pre svega amplituda izlaznog napona je znatno snanjena, te je često potrebno da se predvidi veći napon napajanja. Isto tako i pobudni napon na ulazu mora da bude veći ukoliko nije predviđeno odgovarajuće pomeranje jednosmernog nivoa na ulazu. Najzad podsetimo da otpornik R_E smanjuje pojačanje oba stepena.



Sl. 8.36. Šmitovo kolo



Sl. 8.37. Vremenski dijagrami napona na Šmitovom kolu

Razdelnik napona R_S — R_B ima kod kola sa emitorskom spregom istu ulogu kao i u konvencionalnim bistabilnim multivibratorima. Prema tome, kriterijumi za određivanja veličine otpornika u razdelniku, kao i uloga komutacionog kondenzatora u njemu smatramo da su dovoljno poznati. Dodajmo samo još to da se u nekim konstrukcijama Šmitovog kola na red sa otpornikom R_B stavlja Cener-dioda koja omogućava dobijanje potrebnog napona na bazi trazistora i pri manjoj vrednosti otpora.

Ponovimo ukratko način rada Šmitovog kola uzimajući u obzir i pobudni signal. Na sl.8.37 prikazan je vremenski dijagram ulaznog i izlaznog napona. Ulazni napon je sinusoidnog oblika, mada u principu može da bude i bilo kakav drugi. Jedini zahtev koji pri tom treba da bude ispunjen je taj, da varijacije pobudnog signala moraju da budu veće od razlike graničnih napona u prelomnim tačkama prenosne karakteristike. Osim toga, razumljivo je da brzina tih varijacija ne sme da bude veća od maksimalne brzine rada kola.

Dok je ulazni napon $v_U < V'_T$ tranzistor TR_1 je zakočen a TR_2 vodi. Stoga je izlazni napon kola nizak. U trenutku t_1 ulazni napon dostiže vrednost prvog okidnog praga V'_T i tarnzistor TR_1 počinje da vodi. Usled nastalog pada napona na otporniku R_{C1} dolazi do smanjenja napona na bazi tranzistora TR_2. U vezi s tim smanjuje se struja ovog tranzistora, a sa njim i napon na otporniku R_E. Na taj način se još više povećava napon između baze i emitora prvog tranzistora čak i kad se ulazni napon ne bi dalje povećavao. Zbog toga struja tranzistora TR_1 ima tendenciju daljeg porasta, a tranzistora TR_2 — daljeg smanjivanja, što je posedica nastalog regenerativnog procesa u kolu. Ovaj proces konačno prestaje blokiranjem tranzistora TR_2 zbog čega se na izlazu kola uspostavlja visoki naponski nivo. Ovakvo stanje zadržava se sve do trenutka t_2, kada ulazni napon opadne na nivo drugog okidnog praga V''_T. Naime, kad ulazni napon počne da se smanjuje istovremeno se sa njim smanjuje i struja tranzistora TR_1, koji inače radi u aktivnom režimu. U vezi s tim nastaje porast napona na kolektoru TR_1 i bazi TR_2, dok se istovremeno napon na otporniku R_E smanjuje. Prema tome, efektivna promena napona V_{bE} je veća kod drugog nego kod prvog tranzistora tako da tranzistor TR_2 počinje da vodi pre nego što se zakoči TR_1. Sada, međutim, zbog dodate struje tranzistora TR_2 nastaje porast napona na otporu R_E. Usled toga se efektivni porast napona između baze i emitora tranzistora TR_1 naglo smanjuje tako da se konačno ovaj tranzistor zakoči, a TR_2 ostaje i dalje u aktivnom režimu. Prema tome, i pri ovoj promeni stanja u kolu postoji kraći period u toku koga su oba tranzistora u aktivnom režimu, što je neophodno za nastajanje regenerativnog procesa. Zahvaljujući tome oba prelazna perioda su kratka, što omogućava generisanje pravougaonog napona sa vrlo strmim bočnim ivicama.

8.9.2. Naponi okidnih pragova

U svakom stabilnom stanju Šmitovog kola jedan od tranzistora nalazi se u provodnom a drugi u neprovodnom stanju. Za razliku od konvencionalnih bistabilnih kola, ovde se podešava da provodno stanje tranzistora radije odgovara aktivnom režimu nego zasićenju, što je — podrazumeva se — diktirano zahtevima primene kola. Režim provođenja je naročito bitan za izlazni tranzistor TR_2, sl.8.36. Ovaj tranzistor biće u zasićenju ako je napon na njegovoj bazi

$$V_{B2} > V_E + V_{BES2}, \qquad (8.50)$$

gde je V_E napon na otporu R_E. Gornji uslov može da se napiše detaljnije kao

$$K[V_{CC} - (R_B + R_{C1}) I_{B2}] > \frac{R_E}{R_E + R_{C2}} (V_{CC} - V_{CES2}) + V_{BES2}, \qquad (9.51)$$

gde je $K = \dfrac{R_B}{R_B + R_S + R_{C1}}$ — konstanta razdelnika napona.

Da provodni tranzistor TR_2 ne bi zalazio u režim zasićenja očigledno je, dakle, da gornji uslov ne sme da bude ispunjen. To se može da spreči, recimo, smanjivanjem otpornosti R_{C2}, čija vrednost inače ne utiče bitno na sam rad kola. Pri tome ne treba gubiti iz vida ni odnos R_{C2}/R_E, koji bitno utiče na amplitudu izlaznog napona.

Polazeći od toga da se tranzistori u ustaljenim stanjima nalaze u neprovodnom i aktivnom režimu, odredićemo napone okidanja kola, odnosno okidne pragove pri promeni stanja u oba smera. Ako se tranzistor TR_1 nalazi u neprovodnom a TR_2 u provodnom stanju, izmena tih stanja započinje tek onda kad ulazni napon dostigne vrednost prvog praga V_T', sl.8.37 U tom trenutku, zapravo, počinje da vodi tranzistor TR_1 pa je

$$V_T' = V_{E2} + V_{BET1}, \tag{8.52}$$

gde je $V_{E2}=R_E I_{E2}$. Vrednost okidnog napona V_T' može lako da se odredi pomoću ekvivalentne šeme kola u posmatranom ustaljenom stanju, sl.8.38a. U ovom slučaju je ekvivalentno opterećenje baze provodnog tranzistora predstavljeno Tevenenovim ekvivalentom napona V_B i otpora R_B', naime

$$V_B = \frac{R_B}{R_B + R_S + R_{C1}} V_{CC} = KV_{CC}$$

i (8.53)


$$R_B' = \frac{R_B(R_S + R_{C1})}{R_B + R_S + R_{C1}} = K(R_S + R_{C1}).$$

Iz konturne jednačine baznog kola

$$V_B - R_B' I_{B2} - V_{BE2} - R_E I_{E2} = 0 \tag{8.54}$$

nalazi se vrednost struje koja prolazi kroz otpornik R_E

$$I_{E2} = \frac{KV_{CC} - V_{BE2}}{R_E + \dfrac{K(R_S + R_{C1})}{1 + h_{FE2}}}, \tag{8.54}$$



Sl. 8.38. Ekvivalentne šeme Šmitovog kola
(a) TR_1 ne vodi, TR_2 vodi
(b) TR_1 vodi, TR_2 ne vodi

pri čemu je iskorišćena i veza $I_E=(1+h_{FE})I_B$. Prema tome, za napon prvog praga okidanja, jednačina (8.52), može sada da se napiše izraz

$$V_T' = \frac{(1 + h_{FE2}) R_E}{(1 + h_{FE2}) R_E + K(R_S + R_{C1})} (KV_{CC} - V_{BE2}) + V_{BET1}. \tag{8.55}$$

Ako su komponente kola odabrane tako da je $h_{FE}R_E \gg R_B'$ onda se posle smenjivanja vrednosti za konstantu razdelnika K gornja jednačina dobija u konačnom obliku:

$$V_T' \approx \frac{R_B}{R_B + R_S + R_{C1}} V_{CC} - V_{BE2} + V_{BET1}. \tag{8.56}$$

Vidimo, dakle, da prvi prag okidanja Šmitovog kola praktično ne zavisi od parametara tranzistora pošto je $V_{BET} \approx V_{BE}$. Zbog toga je taj napon stabilan, što je od posebnog interesa u nekim primenama kola. Očigledno je, dalje, da se ovaj napon može da podešava promenom otpora u sprežnoj grani kola. S druge strane, među-

tim, skrenimo pažnju na činjenicu da je on osetljiv na varijacije napona napajanja. Najzad, konstatujmo još i to da je napon prvog praga približno jednak, ali ipak malo manji od napona na bazi tranzistora TR_2 u posmatranom ustaljenom stanju, jer je u stvari $V'_T = V'_{B_2} - V_{BE2} + V_{BET1}$, gde je vrednost V'_{B_2} data na levoj strani jednačine (8.51).

Drugi prag okidanja nalazi se pomoću ekvivalentne šeme na sl.8.38b. Ova šema odnosi se na drugo ustaljeno stanje kola u kome je tranzistor TR_1 provodan a TR_2 neprovodan. Ovakvo stanje u kolu zadržava se sve dotle dok je ulazni napon veći od vrednosti drugog okidnog praga

$$V''_T = V_{E1} + V_{BE1}, \tag{8.57}$$

gde je $V_{E1} = R_E I_{E1}$. Struja I_{E1} u ovom slučaju odnosi se na onu vrednost pri kojoj tranzistor TR_2 počinje da vodi, tj. kada je

$$V_{B2} = R_E I_{E1} + V_{BET2}. \tag{8.58}$$

S druge strane, pak, dobija se da je

$$V_{B2} = K' V_{C1}, \tag{8.59}$$

gde je $K' = R_B/(R_B + R_S)$ — modifikovana konstanta razdelnika. Kolektorski napon V_{C1} u gornjoj jednačini takođe se odnosi na trenutak započinjanja provodnjenja tranzistora TR_2. Da bi se lakše odredio taj napon ekvivalentno opterećenje na kolektorskom priključku provodnog tranzistora u šemi na sl.8.38b predstavljeno je Tevenenovim vrednostima napona V'_{CC} i otpora R'_{C_1}, naime

$$V'_{CC} = \frac{R_B + R_S}{R_B + R_S + R_{C1}} V_{CC}$$
$$R'_{C1} = \frac{R_{C1}(R_B + R_S)}{R_B + R_S + R_{C1}}. \tag{8.60}$$

Prema tome, napon na kolektoru tranzistora TR_1 je

$$V_{C1} = V'_{CC} - R'_{C1} I_{C1}. \tag{8.61}$$

Koristeći vezu $I_C = h_{FB} I_E$ iz jednačina (8.58), (8.59) i (8.61) nalazi se vrednost struje koja protiče kroz otpornik R_E u trenutku započinjanja provođenja tranzistora TR_2

$$I_E = \frac{K' V'_{CC} - V_{BET2}}{R_E + h_{FB1} K' R'_{C1}} = \frac{K V_{CC} - V_{BET2}}{R_E + h_{FB1} K R_{C1}}. \tag{8.62}$$

Sa ovim se sada jednačina (8.57) može da napiše u obliku

$$V''_T = \frac{R_E}{R_E + h_{FB1} K R_{C1}} (K V_{CC} - V_{BET2}) + V_{BE1}. \tag{8.63}$$

Zanemarujući vrednost konstante K i uzimajući da je $h_{FB} \approx 1$, gornja jednačina se transformiše u konačan izraz

$$V''_T = \frac{R_E}{R_E + \dfrac{R_B R_{C1}}{R_B + R_S + R_{C1}}} \left(\frac{R_B}{R_B + R_S + R_{C1}} V_{CC} - V_{BET2} \right) + V_{BE1}. \tag{8.64}$$

Upoređujući ovaj izraz sa onim u jednačini (8.56) vidi se da je napon drugog praga okidanja manji od napona prvog praga. Da bi se povećao nivo drugog praga, može se smanjiti otpornost R_{C1} ili povećati R_E, što se i u jednom i u drugom slučaju odražava na smanjenje pojačanja u kolu. Polazeći od toga da je $V_T''=V_{B_2}''-V_{BET2}+$ $+V_{BE1}$, gde je vrednost V_{B_2}'' data u jednačini (8.59), vidimo da je napon drugog praga približno jednak, ali — suprotno pragu V_T' — ovog puta je nešto malo veći od napona na bazi tranzistora TR_2 u posmatranom periodu. U vezi s tim podvucimo, dakle, da promena stanja Šmitovog kola u oba smera započinje pre nego što ulazni napon dostigne vrednost V_{B2}, koji se, prema tome, može da smatra kao neki referentni nivo.

U slučaju da je zadovoljen uslov dat jednačinom (8.51), provodno stanje izlaznog tranzistora u Šmitovom kolu biće okarakterisano režimom zasićenja. U ovom slučaju regenerativni proces u kolu ne nastaje onog trenutka kad počne da vodi tranzistor TR_1, već nešto kasnije kad se struja baze tranzistora TR_2 toliko smanji da TR_2 pređe u aktivni režim. Drugim rečima, napon prvog praga vezan je za granični napon zasićenja drugog tranzistora, te je stoga funkcija ne samo faktora zasićenja tranzistora TR_2 već i brzine porasta ulaznog napona. Osim toga, napomenimo, da se u ovakvim okolnostima rada kola ulazna otpornost prvog tranzistora znatno smanjuje i pre nego što ulazni napon dostigne nivo prvog praga. Zbog toga se režim zasićenja tranzistora u Šmitovom kolu najčešće izbegava.


8.9.3. Histerezis Šmitovog kola

Pod histerezisom Šmitovog kola podrazumeva se razlika naponskih nivoa njegovih okidnih pragova. Prema tome, histerezis se izražava veličinom napona

$$\Delta V_T = V_T' - V_T''. \tag{8.65}$$

Imajući u vidu da su $V_T'<V_{B_2}'$ i $V_T''>V_{B_2}''$ može se odmah konstatovati da je histerezis manji od razlike napona na bazi tranzistora TR_2 u njegovom provodnom i neprovodnom režimu.

Da bi se bolje uočilo postojanje histerezisa ponovo je ucrtana prenosna karakteristika Šmitovog kola na sl. 8.39 i to u obliku koji bolje ilustruje ovu pojavu. Strelice na dijagramu pokazuju smer kretanja duž prenosne karakteristike pri izmeni stanja u kolu. Naime, pri povećanju ulaznog napona izmena stanja u kolu nastaje prema karakteristici označenoj sa *a* — *b* — *c* — *d* — *e*. Pri smanjivanju ulaznog napona važi karakteristika označena sa *e* — *d* — *f* — *b* — *a*. Kompletna prenosna karakteristika očigledno ilustruje vrednost histerezisa datu jednačinom (8.65).




Sl. 8.39. Histerezisna karakteristika Šmitovog kola

Postojanje histerezisa u Šmitovom kolu retko je kad korisno sa gledišta njegove primene. Međutim, ako kolo treba da bude regenerativno, pojava histerezisa ne može da se izbegne. To upravo znači da Šmitovo kolo sa kružnim pojačanjem manjim od jedan nema histerezisa, ali zato ono nema ni one osobine koje odlikuju regenerativna kola. U prvom redu brzina rada takvog kola bila bi mala i za-

visna od brzine promene ulaznog signala. Zbog toga se Šmitovo kolo redovno projektuje tako, da poseduje određenu vrednost histerezisa. Zato je potrebno poznavati razne mogućnosti podešavanja veličine histerezisa, kako bi se on mogao da svede u određene granice, a da se pri tom zadrže regenerativna svojstva kola.

Kontrolisanje histerezisa u suštini se svodi na podešavanje naponskih nivoa V'_T i V''_T, koji su dati jednačinama (8.56) i (8.64). U vezi sa ovim jednačinama već je ukazano na komponente sa kojima se odgovarajući naponi mogu najlakše da kontrolišu. Tako, na primer, ako se poveća otpor R_{C1}, smanjuje se V'_T i V''_T, ali se histerezis ipak povećava jer se time povećalo pojačanje prvog stepena. Smanjenje histerezisa postiže se povećanjem otpora R_E, jer time nastaje znatnije povećanje nivoa V''_T. Najzad, izvesna promena histerezisa postiže se i promenom vrednosti otpora u razdelniku R_S — R_B, odnosno promenom konstante $K'=R_B/(R_B+R_S)$.



Sl. 8.40. Šmitovo kolo sa smanjenim histerezisom

Efikasna promena nivoa samo jednog praga okidanja postiže se ubacivanjem otpornika u emitorski dovod jednog ili drugog tranzistora. Na sl. 8.40 dat je primer takvog Šmitovog kola sa dodatim otporom R'_E u emitorskom dovodu tranzistora TR_2. Ovaj otpor smanjuje struju I_{E2}, pa će, prema jednačini (8.52), i napon V'_T da bude niži. Iz jednačine (8.57), međutim, vidi se da dodati otpor ne utiče na vrednost napona V''_T, pošto je u posmatranom periodu tranzistor TR_2 zakočen. Prema tome, dodati otpor R'_E smanjuje histerezis kola. Ne treba gubiti iz vida da se time smanjuje i pojačanje tranzistora TR_2, pa će stoga možda biti potrebno da se taj otpor premosti odgovarajućim kapacitetom. Jasno je da se histerezis kola može da smanji ubacivanjem otpora R'_E u emitorski dovod tranzistora TR_1 umesto TR_2. U ovom slučaju dolazi do povišenja napona V''_T, dok napon V'_T ostaje nepromenjen.

Povećanjem otpora R'_E smanjuje se histerezis kola, ali isto tako i kružno pojačanje sistema. Ako je R'_E veće od vrednosti pri kojoj se histerezis smanjuje na nulu, kolo će i dalje da bude regenerativno, ukoliko je otpor R'_E premošten odgovarajućim kapacitetom koji sprečava smanjenje pojačanja. Na taj način se ostvaruje Šmitovo kolo koje ima negativan histerezis, jer je $|V''_T|>|V'_T|$. Takvo kolo je istina nestabilno i može da radi kao visokofrekventni oscilator, ako mu se na ulaz dovede napon čija vrednost pada između nivoa V'_T i V''_T[2].

U šemi Šmitovog kola na sl. 8.40 dodat je i otpor R_G, koji uostalom može da predstavlja izlaznu otpornost pobudnog generatora. Ova otpornost je bez uticaja na nivo V'_T, jer je tada tranzistor TR_1 zakočen. Međutim, u periodu njegovog provođenja na otporu R_G se stvara pad napona koji efektivno povećava nivo drugog praga V''_T. U svakom slučaju ako je $R_G \ll h_{FE1} R_E$, njegov uticaj na histerezis kola je zanemarljivo mali. Istina, pri maloj otpornosti R_G postoji veća opasnost od zasićenja tranzistora TR_1 pri velikom ulaznom naponu. U vezi s tim smanjuje se brzina rada kola zbog vremena rasterećenja tog tranzistora. Zbog toga odlučujući faktor za izbor

otpora R_G treba da bude što manji histerezis, odnosno kružno pojačanje nešto malo veće od jedinice. U svakom slučaju pri određivanju konačne vrednosti histerezisa treba imati u vidu i eventualne varijacije komponenata i parametara, da se ne bi desilo da u nekim uslovima rada kolo gubi regenerativno svojstvo.

8.9.4. Modifikacije Šmitovog kola

Opisano bistabilno kolo sa emitorskom spregom bilo je izvedeno u diskretnoj tehnici sa bipolarnim tranzistorima. U nekim primenama može da zadovolji i jednostavnije kolo tog tipa, kao što je, na primer, Šmitovo kolo sa direktnom spregom, sl. 8.41[7]. Ovakva konfiguracija kola pogodna je i za integrisanu tehnologiju, jer su izostali otpornici R_B i R_S, koji često treba da imaju prilično velike vrednosti. Pored toga vremenska konstanta sprežne grane u ovom slučaju je vrlo mala, pa se kolo odlikuje većom brzinom rada. Istina, modifikovano Šmitovo kolo iziskuje dve vrednosti napona napajanja V_{CC1} i V_{CC2}, ali se one mogu da dobiju iz jednog izvora preko odgovarajućeg razdelnika. Napon V_{CC1} treba da bude manji od V_{CC2}, da bi se pre svega olakšalo uspostavljanje aktivnog režima za tranzistor TR_2 pri uobičajenim vrednostima otpora u kolu. Pored pomenutih napona napajanja u kolu na sl. 8.41 predviđen je i izvor napona V_{EE}, koji se inače često koristi zbog podešavanja jednosmernog nivoa Šmitovog kola uopšte.

Naponi okidnih pragova Šmitovog kola sa direktnom spregom mogu da se neposredno dobiju iz odgovarajućih izraza za konvencionalno kolo, odnosno iz jednačina (8.55) i (8.63). Imajući u vidu da je $R_S=0$, $R_B=\infty$, a saglasno tome je $K=1$, i vodeći računa o naponima V_{CC1} i V_{EE}, iz jednačine (8.55) se dobija

$$V_T' = \frac{(1+h_{FE2})\,R_E}{(1+h_{FE2})\,R_E+R_{C1}}\,(V_{CC1}-V_{BE2}-V_{EE})+V_{EE}+V_{BET1}$$

$$\approx V_{CC1}-V_{BE2}+V_{BET1}-\frac{R_{C1}}{h_{FE2}\,R_E}\,|V_{EE}|. \qquad (8.66)$$


Vidimo, dakle, da je napon prvog praga približno jednak naponu napajanja V_{CC1}, pa je to razlog više da on bude manji. Pored toga, uočimo da je uticaj napona V_{EE} na ovaj prag neznatan, jer je $R_{C1} \ll h_{FE2}\,R_E$. Sa istim postavkama iz jednačine (8.63) dobija se napon drugog praga

$$V_T'' = \frac{R_E}{R_E+h_{FB1}\,R_{C1}}\,(V_{CC1}-V_{BET2})+V_{BE1}-\frac{R_{C1}}{R_E+h_{FB1}\,R_{C1}}\,|V_{EE}|. \qquad (8.67)$$


Zapazimo da je uticaj napona V_{EE} veći na drugi nego na prvi prag Šmitovog kola. Napomenimo na ovom mestu da se ponekad u cilju podešavanja jednosmernog nivoa kola oba otpornika R_E i R_B mogu da postave na negativni napon V_{EE}[20].

Ulazna otpornost Šmitovog kola se jako menja u toku porasta ulaznog napona. Dok je ovaj napon mali ulazna otpornost je velika, jer je čini inverzno polarizovani emitorski spoj tranzistora TR_1. Kada ulazni napon dostigne vrednost V_T', ta otpornost postaje vrlo mala pošto su oba tranzistora u aktivnom režimu. Ova otpornost će zatim opet da se poveća kada se blokira tranzistor TR_1. Vrednost ulazne otpornosti zavisiće očigledno i od toga, da li tranzistor TR_1 odlazi u zasićenje ili ne.

Promena ulazne otpornosti Šmitovog kola povlači za sobom nedovoljnu preciznost napona praga s jedne strane, a i neravnomerno opterećivanje pobudnog generatora s druge strane. Kako se to nepovòljno odražava na neke primene kola, ponekad se umesto konvencionalnog konstruiše hibridno Šmitovo kolo, kod koga je ulazni tranzistor zamenjen fetom ili mosfetom. U ovom slučaju ulazna otpornost kola je uvek velika bez obzira na veličinu pobudnog signala[7, 9].



Sl. 8.41. Šmitovo kolo sa direktom spregom



Sl . 8.42. Hibrično Šmitovo kolo

Na sl. 8.42 data je šema hibridnog Šmitovog kola u kome je konvencionalni tranzistor TR_1 zamenjen fetom FT. U baznom dovodu tranzistora TR na red sa otporom R_B stavljena je Cener-dioda DZ sa ciljem da se potrebni napon na bazi izlaznog tranzistora obezbedi pri manjoj vrednosti otpornika R_B.

Način rada hibridnog Šmitovog kola je potpuno isti kao i konvencionalnog. Prema tome, pri iznalaženju napona njegovih pragova može da se koristi ranije pokazani postupak. Pri tome treba da se uzme još u obzir napon Cener-diode V_Z i treba imati u vidu promenjene simbole za neke komponente kola. Tako će, na primer, Tevenenovi ekvivalenti u jednačini (8.53) sada da budu:

$$V_B = KV_{DD} + (1-K)\, V_Z$$

i

$$R'_B = K(R_S + R_D), \qquad (8.68)$$

pri čemu je konstanta $K = R_D/(R_B + R_S + R_D)$. Pošto struja, koja protiče kroz otpor R_E kada vodi tranzistor TR, ima vrednost

$$I_E = \frac{KV_{CC} + (1-K)\, V_Z - V_{BE}}{R_E + \dfrac{K(R_S + R_D)}{1 + h_{FE}}}, \qquad (8.69)$$

to se za napon prvog praga dobija izraz

$$V'_T = \frac{(1+h_{FE})\, R_E}{(1+h_{FE})\, R_E + K(R_S + R_D)} [KV_{DD} + (1-K)\, V_Z - V_{BE}] + V_{GST}. \qquad (8.70)$$

Na sličan način dolazi se i do izraza za napon drugog praga posmatranog kola. U ovom slučaju treba prethodno da se odredi struja feta *FT*

$$I_D = \frac{KV_{DD} + (1-K)\,V_Z - V_{BET}}{R_E + KR_D}, \tag{8.71}$$

pa se onda lako ispisuje izraz za napon drugog praga

$$V_T'' = \frac{R_E}{R_E + KR_D}\left[KV_{DD} + (1-K)\,V_Z - V_{BET}\right] + V_{GS}. \tag{8.72}$$

Razume se da i u hibridnom Šmitovom kolu otpornik R_E može da bude vezan na negativan pol dodate baterije, ako se time želi postići da naponi pragova budu na nekom određenom jednosmernom nivou.

8.9.5. **Primena Šmitovog kola**

Šmitovo kolo je bistabilnog karaktera kao i ranije opisani flipflopovi. Međutim, sa stanovišta primene ova kola se sasvim razlikuju. Već smo istakli, na primer, da se flipflopovi koriste u memorijskim sistemima, u upravljačkim i kontrolnim kolima, u deliteljskim mrežama itd. Istina, Šmitovo kolo može da se upotrebi i kao flipflop, ako se njegov ulaz postavi na fiksni napon, koji je manji od prvog a veći od drugog praga. Ovako aranžirano kolo može se okidati pozitivnim i negativnim impulsima preko baze prvog tranzistora, kao što je to bio slučaj i kod nekih opisanih flipflopova. Očigledno je da Šmitovo kolo u ovom slučaju mora da ima veći histerezis, a okidni impulsi, koji se superponiraju predpolarizacionom naponu, moraju biti u stanju da kolo svaki put izvedu van histerezisne oblasti.

Glavnu primenu Šmitovo kolo nalazi u uobličavačkoj i komparatorskoj tehnici. Uloga Šmitovog kola kao uobličavača ilustrovana je na sl. 8.37. Tu je pokazana promena sinusoidnog oblika napona u pravougaoni, drugim rečima pokazana je konverzija naponskog oblika ulaznog signala. U ovakvoj primeni Šmitovog kola treba naročito istaći, da formiranje bočnih i ravnih ivica izlaznog napona praktično ne zavisi od oblika i brzine promene ulaznog signala. To znači da se i potpuno proizvoljan oblik ulaznog signala može da uobliči u pravougaoni, pri čemu će se vršiti generisanje pozitivnih impulsa kadgod je ulazni napon veći od pragova kola.


Specifična uloga Šmitovog kola kao uobličavača bila bi pri transformaciji sinusoidnog napona u kvadratni, odnosno u pravougaoni sa podjednakim trajanjem pozitivnih i negativnih impulsa, ili tačnije rečeno sa odnosom impuls/pauza jednakim jedinici. Dati vremenski dijagrami na sl. 8.37 jasno ukazuju da pragovi kola u ovom slučaju treba da budu što bliži nultom nivou, a to znači da i histerezis kola treba da bude što manji. Zbog toga će biti potrebno da se pored uobičajenog izvora napajanja V_{CC} doda još i izvor negativnog napona za podešavanje nivoa kao, na primer, napon V_{EE} na sl. 8. 41.

Dok su u primeni Šmitovog kola kao uobličavača od značaja i prvi i drugi prag, dotle je za Šmitovo kolo u ulozi komparatora bitan samo prvi prag okidanja. Naime, primena Šmitovog kola kao komparatora bazira na činjenici da ono poseduje jedan određeni naponski nivo, pri kome se vrši izmena stabilnih stanja. Taj naponski nivo je prag komparacije. Od dobrog komparatora zahteva se da što preciznije registruje trenutak kada se ulazni signal izjednači sa pragom komparacije. Kod Šmi-

tovog kola za prag komparacije uzima se napon prvog praga V'_T iz razloga, što je ulazna otpornost kola do trenutka komparacije vrlo velika. Trenutak komparacije registruje se porastom napona na izlazu kola. Aktivni režim rada tranzistora i regenerativni proces u kolu obezbeđuju veliku preciznost registrovanja trenutka komparacije. Tačnost komparacije, međutim, zavisi u prvom redu od stabilnosti praga komparacije kao i od osetljivosti komparatora. Što se tiče stabilnosti, već smo istakli da napon V'_T skoro i ne zavisi od parametara aktivnih komponenata, jednačina (8.56). Prema tome, stabilnost praga komparacije može da bude zadovoljavajuća u mnogim primenama. Osetljivost Šmitovog komparatora, međutim, nije tako velika, pa se njihova tačnost procenjuje na nekoliko stotina milivolta.

U poslednje vreme Šmitov komparator se često realizuje pomoću diferencijalnog pojačavača u integrisanoj tehnologiji, sl. 8.43[4,17]. Diferencijalni pojačavač sa invertorskim i neinvertorskim ulazom V_U i V_T predstavljen je blokom A. Da bi ovo kolo bilo regenerativno na pojačavaču je izvedena pozitivna povratna sprega sa izlaza V_I na neinvertorski ulaz V_T, koji su, prema tome, u fazi. Ta sprega je ostvarena preko razdelnika $R_S - R_B$ tako da je faktor povratne sprege

$$K' = \frac{R_B}{R_B + R_S}. \tag{8.73}$$



Sl. 8.43. Šmitovo kolo sa diferencijalnim pojačavačom
(a) blok-šema Šmitovog kola
(b) prenosna karakteristika

Da bi kolo bilo regenerativno, pojačanje sistema sa povratnom spregom mora da bude veće od jedan. Iz opšteg izraza za ukupno pojačanje sa reakcijom

$$A_r = \frac{A}{1 - KA} \tag{8.74}$$

nalazi se da faktor povratne sprege mora da bude

$$K > \frac{1}{A}, \tag{8.75}$$

gde je A pojačanje osnovnog pojačavača

$$A = \frac{v_I}{v_U - v_T}. \tag{8.76}$$

Na ulaz V_T komparatora postavlja se referentni napon odnosno napon praga komparacije. Na ulaz V_U dovodi se ulazni napon, odnosno signal koji se upoređuje sa naponom na priključku V_T. S obzirom da se ovde radi o invertorskom ulazu, pri malim naponima v_U izlazni napon v_I biće visok i obratno, sl. 8.43b. Promena izlaznog napona odigrava se samo kada ulazni napon dostigne nivo V'_T pri porastu, odnosno V''_T pri opadanju. Prema tome, i ovo kolo poseduje histerezisnu prenosnu karakteristiku, zbog čega se ovakav sklop i naziva Šmitovo kolo.

Napon prvog praga određuje baterija V_{BB} i izlazni napon visokog nivoa V_{IV}. Prema tome, njegova vrednost je

$$V'_T = K' V_{IV} + (1 - K') V_{BB}. \qquad (8.77)$$

Napon drugog praga određuje takođe baterija V_{BB} i izlazni napon, ali sada niskog nivoa V_{IN}, jer je

$$V''_T = K' V_{IN} + (1 - K') V_{BB}. \qquad (8.78)$$

Razlika naponskih nivoa pragova, kao što znamo, daje vrednost histerezisa

$$\Delta V_T = V'_T - V''_T = K' (V_{IV} - V_{IN}). \qquad (8.79)$$

Vidimo, dakle, da je histerezis ovog Šmitovog kola direktno proporcionalan faktoru povratne sprege K'.

Na kraju pomenimo da se Šmitovo kolo često primenjuje i kao amplitudski diskriminator. To je u stvari samo složeniji sistem sa komparatorima, koji služi za analizu amplitudske raspodele signala. Takva potreba nastaje, na primer, pri analizi šumova u aktivnim komponentama ili veličine impulsa pri detekciji nuklearnog zračenja.

LITERATURA

1. *Neeteson, P. A.*: Transistor à jonctions dans les montages à impulsions, Biblioteque technique Philips, Dunod, Paris, 1961, gl. 5
2. *Millman, J., Taub, H.*: Pulse, Digital and Switching Waveforms, McGraw-Hill, New York, 1965, gl. 10 i pgl. 18.9
3. *Harris, J. N., Gray, P. E., Searle, C. L.*: Digital Transitor Circuits, John Wiley, New York, 1966, gl. 3
4. *Delhom, L. A.*: Design and Application of Transistor Switching Circuts, McGraw-Hill, New York, 1968, gl. 12
5. *Доронкин, Е. Ф., Воскрêнский, В. В.*: Транзисторные генератоы импульсов, Связь, Москва, 1968, гл. 3
6. *Sparkes, J. J.*: Transistor Swiching and Sequential Circuits, Pergamon Press, Oxford, 1969, gl. 5 i str. 73—81
7. *Strauss, L.*: Wave Generation and Shaping, McGraw-Hill, New York, 1970, gl. 8, 13 i pgl. 10.3, 10.5 i 11.8
8. *Doyle, J. M.*: Pulse Fundamentals, Prentice-Hall, Englewood Cliffs, 1973, gl. 13
9. *Casasent, D.*: Digital Electronics, Quantum Publishers, New York, 1974, gl. 5
10. *Chow, W. F.*: Principles of Tunnel Diode Circuits, John Wiley, New York, 1967, gl. 7 i 10
11. *Tešić, S.*: Digitalna elektronika, Naučna Knjiga, Beograd, 1974, gl. 7, pgl. 5.6 i 8.6
12. *Hekimian, N. C.*: PNP — NPN Circuits: New Look at a Familiar Conection, Electronics, Vol. 35, No 47, Nov. 23, 1962, str. 42—6
13. *Rakovich, B. D., Tesic, S. L.*: A Wide Range Linear Time Delay Circuit, Electronic Engng., Vol. 42, No 506, April 1970, str. 59

14. *Suraan, J. J., Eriksen, B. K.*: Transient Response Characteristics of Unijunction Transistors, IRE Trans. Circuit Theory, Vol CT-4, No 3, Sept. 1957, str. 267
15. *Uzunoglu, V.*: A Bistable Flip-Flop Circuit Using Tunnel Diode, Proc. IRE, Vol. 49, No 9, Sept. 1961, str. 1441
16. *Chow, W. F.*: Tunnel-Diode Digital Circuitry, IRE Trans. Electron. Computers, Vol. EC-9, No 3, Sept. 1960, str. 295—301
17. *Sifferlen, T. P., Vartanian, V.*: Digital Electronics, Prentice-Hall, Englewood Cliffs, 1970, gl. 3 i pgl. 5.3
18. *Barna, A., Porat, D. I.*: Integrated Circuits in Digital Electronics, John Wiley, New York, 1973, gl. 6
19. *Jovanović, D. T.*: Komponente digitalnih sistema, Građevinska knjiga, Beograd, 1974, gl. 3
20. *Tesic, S. L.*: Simple Time-Delay Circuit With Very High Duty Cycle, IEEE Trans. Instrumentation and Measurement, vol. IM-19, no 3, August 1970, str. 154
21. *Millman, J., Halkias, C. C.*: Integrated Electronics: Analog and Digital Circuits and Systems. McGraw-Hill, New York, 1972, pgl. 16.16 17.9 i 17.10
22. Hibleiter-Schaltbeispiele, Publ. firme Siemens, München, 1971/1972, pgl. 3.4

GLAVA 9

ASTABILNA KOLA

Videli smo da pojačavački sistem sa termogenom spregom i pozitivnom reakcijom može pod određenim uslovima da radi kao regenerativno bistabilno kolo. Ako se umesto termogene upotrebi reaktivna sprega između pojačavačkih stepena, sistem postaje nestabilan. Ovakav sistem pod određenim uslovima radi kao regenerativno astabilno kolo, kao astabilni multivibrator, odnosno samo multivibrator.

Prvi multivibrator, a isto tako i flip-flop, izrađen je 1919. godine[1,2]. Tek dvadesetak godina kasnije pojavio se veći interes za ovim kolima kao osnovnim elementima u impulsnoj elektronici. Taj interes se stalno povećavao tako da je u međuvremenu došlo do mnogih poboljšavanja u realizaciji multivibratora, čemu je, uostalom, mnogo doprineo i razvoj novih aktivnih komponenata. No i pored toga prvobitna koncepcija kola zaslužuje i danas najveću pažnju kako sa teorijske strane tako i sa stanovišta praktične primene.

Astabilna kola služe za generisanje napona pravougaonog ili još češće kvadratnog oblika. To su u stvari oscilatori diskontinualno promenljivog napona. Potreba za ovakvim naponom javlja se kako u impulsnoj tako i u digitalnoj elektrodici. U impulsnoj elektronici takvi naponi se koriste za ispitivanje drugih elektronskih kola, za konverziju nekih veličina u frekvenciju, zatim u sistemima za impulsnu modulaciju itd. U digitalnoj elektronici pomenimo samo da se astabilna kola pojavljuju kao taktni generatori u sinhronizovanim digitalnim sistemima.

U ovoj glavi posvetićemo pažnju pre svega konvencionalnom tipu multivibratora sa ciljem da upoznamo način rada astabilnih kola kao i njihove osnovne karakteristike. Pored toga prikazaćemo po neki primer multivibratorskih kola sa emitorskom spregom, zatim sa komplementarnim tranzistorima, kao i sa unipolarnim tranzistorima. U daljem izlaganju osvrnućemo se i na multivibratore koji koriste aktivne komponente sa karakteristikom negativne otpornosti. Imajući u vidu integrisanu tehnologiju, pokazaćemo najzad i konstrukciju astabilnog kola sa diferencijalnim pojačavačom. Na kraju, biće nekoliko reči i o primeni astabilnih kola.


9.1. KONVENCIONALNI MULTIVIBRATOR

Pod konvencionalnim multivibratorom podrazumevaćemo dvostepeni pojačavač sa pozitivnom reakcijom, kod koga je sprega izvedena sa izlaza prvog na ulaz drugog, kao i sa izlaza drugog na ulaz prvog stepena. Ovakav tip kola često se naziva multivibrator sa ukrštenom spregom. U tranzistorskoj tehnici to je dakle multivi-

brator sa kolektorskom spregom. Pored toga što je on predstavnik osnove konfiguracije astabilnog kola, njegova primena je najrasprostranjenija u savremenim elektronskim sistemima. Stoga ćemo pri proučavanju konvencionalnog multivibratora obratiti pažnju ne samo na njegov način rada, već takođe na učestanost oscilovanja, stabilnost, pouzdanost i oblik generisanog napona.

9.1.1. Konfiguracija kola i način rada

Osnovna šema konvencionalnog multivibratora data je na sl. 9.1. Kolo je realizovano sa dva tranzistorska pojačavačka stepena, koji rade kao invertori. Stepeni su međusobom povezani ukrštenom spregom kolektor-baza, tako da celokupna zatvorena mreža čini pojačavački sistem sa pozitivnom povratnom spregom. Da bi kolo bilo regenerativno kružno pojačanje sistema treba da je veće od jedan. To ovde nije teško ostvariti pošto je faktor povratne sprege jednak jedinici. Do tog zaključka dolazi se zahvaljujući činjenici, da se električno opterećenje kondenzatora ne može trenutno da promeni. Naime, kondenzatori za spregu C_S poseduju uvek neki električni tovar Q, čija vrednost zavisi od napona koji vlada na krajevima kondenzatora. Ako na jednom priključku kondenzatora nastane brza promena napona ona će, zahvaljujući inertnom ponašanju tovara Q, prouzrokovati istu takvu promenu napona i na drugom priključku. Drugim rečima, nastala promena napona na kolektoru jednog tranzistora prenosi se neoslabljena kroz sprežni kondenzator na bazu drugog tranzistora, te je stoga faktor sprege između ove dve elektrode jednak jedinici. Ovo, naravno, važi samo za brze promene napona, što i jeste slučaj u regenerativnim kolima.



Sl. 9.1. Multivibrator sa ukrštenom spregom

Astabilni multivibrator ima dva statička stanja, koja su, za razliku od flipflopa, kvazistabilna. To znači da su ustaljena stanja multivibratora ograničenog trajanja. U svakom ustaljenom stanju jedan od tranzistora je provodan a drugi ne. Bazna struja provodnog tranzistora dobija se uglavnom iz baterije V_{BB}. Očigledno je da napon ove baterije mora da bude pozitivan, što je u suprotnosti sa odgovarajućom baterijom kod flipflopa. Stoga se iz praktičnog razloga otpornici R_B najčešće vezuju na bateriju V_{CC}. U nekim primenama, međutim, pojavljuje se ipak poseban naponski izvor i to sa promenljivim naponom V_{BB}. Kako je to opštiji slučaj smatrali smo da je njegovo prisustvo opravdano i u osnovnoj šemi multivibratora. U vezi sa naponom V_{BB} napomenimo ovde još i to da je sa stanovišta stabilnosti učestanosti multivibratora povoljnije da taj napon bude veći.

U multivibratorskim kolima redovno se podešava da provodni tranzistor bude u režimu zasićenja. Da bi se to postiglo odnos najveće kolektorske i najmanje bazne struje mora da bude veći od koeficijenta strujnog pojačanja tranzistora. Prema tome, uslov zasićenja tranzistora u multivibratoru na sl. 9.1 može da se izrazi u obliku.

$$\frac{R_B}{R_C} < h_{FE} \frac{V_{BB\min} - V_{BES}}{V_{CC} - V_{CES}} . \tag{9.1}$$

U specijalnom slučaju kada su otpornici R_B vezani na napon V_{CC}, međuelektrodni naponi provodnog tranzistora mogu da se zanemare u poređenju sa V_{CC}, pa se uslov zasićenja tranzistora svodi na odnos

$$\frac{R_B}{R_C} < h_{FE}. \tag{9.2}$$

Odavde se lako dolazi do zaključka da se u multivibratore sa otpornicima R_C, recimo reda kilooma, ugrađuju otpornici R_B reda desetine kilooma. To će, normalno, da zavisi i od željenog faktora zasićenosti tranzistora, o kome ovde nije vođeno računa.

Da vidimo sada kako radi astabilni multivibrator. Kad se uključe naponi V_{CC} i V_{BB} postoje uslovi da oba tranzistora počnu da vode. Kako je takav režim rada pojačavačkog sistema sa pozitivnom reakcijom nestabilan, dovoljno je da jedan tranzistor iz bilo kojih razloga povuče malo veću struju od drugog, pa da se kolo iz nestabilnog prebaci u kvazistabilno stanje. Pretpostavimo da je tranzistor TR_2 povukao veću struju od TR_1. U vezi s tim na kolektoru TR_2 nastaće veće smanjenje napona nego na kolektoru TR_1. To znači da će baza tranzistora TR_1 biti na nižem potencijalu od baze TR_2. Usled toga se struja rranzistora TR_1 još više smanjuje, a naponi v_{C1} i v_{B2} još više rastu. Zbog toga se struja tranzistora TR_2 još više povećava i time potpomaže već započeto uspostavljanje različitih stanja u tranzistorima. Očigledno je da će ovaj regenerativni proces konačno da dovede do blokiranja tranzistora TR_1 i zasićenje TR_2, što predstavlja jedno statičko stanje kola.

Statičko stanje multivibratora je konačnog trajanja. Da bismo to pokazali pretpostavićemo da je pre uspostavljanja gore navedenog statičkog stanja postojalo ustaljeno stanje u kome je TR_1 vodio a TR_2 bio zakočen. U takvim okolnostima moralo je doći do punjenja kondenzatora C_{S1} na napon $V_{CC} - V_{BES1}$. Ako je promena stanja u kolu nastala veoma brzo, kondenzator C_{S2} zadržao je električno opterećenje $C_{S1}(V_{CC} - V_{BES1})$ i u novom ustaljenom stanju kola, kada TR_2 vodi a TR_1 ne. Zbog toga u kolu kondenzatora C_{S1} nastaje struja pražnjenja, koja na otporu R_{B1} stvara negativan napon veći od V_{BB} i na taj način održava neprovodno stanje tranzistora TR_1. Međutim, pošto se struja pražnjenja kondenzatora smanjuje to bazni napon V_{B1} raste. Onog trenutka kad taj napon dostigne vrednost praga provođenja V_{BET1}, tranzistor TR_1 počeće da vodi. Zbog toga nastaje smanjenje napona v_{C1} i v_{B2} te i tranzistor TR_2 ulazi u aktivni režim. Time su ostvareni potrebni uslovi za nastajanje regenerativnog procesa, koji konačno dovodi do blokiranja tranzistora TR_2 i zasićenja TR_1. Na taj način je uspostavljeno drugo statičko stanje u kolu.

Dok je tranzistor TR_2 vodio a TR_1 bio zakočen punio se kondenzator C_{S2}. Sada, međutim, kada vodi TR_1 a ne vodi TR_2, prazni se kondenzator C_{S2} i negativni pad napona na otporu R_{B2} održava napon baze v_{B2} ispod praga provođenja tranzistora TR_2. Kada se struja pražnjenja kondenzatora C_{S2} dovoljno smanji da napon v_{B2} dostigne vrednost V_{BET2}, tranzistor TR_2 počinje da vodi. Prema tome, možemo da zaključimo da je trajanje ustaljenog režima određeno vremenom pražnjenja komutacionih kondenzatora, koji se zbog toga nazivaju i vremenski kondenzatori. To, upravo, govori da statičko stanje multivibratora nije stabilno već kvazistabilno. Pored toga istaknimo i činjenicu da se u toku jednog kvazistabilnog stanja prazni jedan vremenski kondenzator a puni drugi i obrnuto. Osim toga iz opisanog načina rada kola vidi se da vreme punjenja jednog komutacionog kondenzatora treba da bude kraće od vremena pražnjenja drugog i obrnuto. Ovu činjenicu treba imati u vidu

pri projektovanju kola, jer njegov rad neće biti pravilan, ako se punjenje vremenskih kondenzatora ne vrši do maksimalne mogućne vrednosti.

Astabilan rad regenerativnog kola sa ukrštenom spregom mogao bi da se ostvari i sa jednim akumulacionim elementom, na primer sa kondenzatorom C_{S2} u šemi na sl. 9.1. Umesto kondenzatora C_{S1}, znači, treba postaviti termogenu komponentu, za što je pogodno iskoristiti otpor R_{B1}. U ovom slučaju vreme punjenja kondenzatora C_{S2} određuje trajanje jednog kvazistabilnog stanja, a vreme njegovog pražnjenja diktira trajanje drugog kvazistabilnog stanja. Drugim rečima, režim rada tranzistora TR_2, a u vezi s tim i tranzistora TR_1, zavisi od veličine napona na vremenskom kondenzatoru C_{S2}. Za pravilan rad ovakvog kola potrebno je podestti vrednosti napona i termogenih komponenata u kolu tako, da oba stepena budu u aktivnom režimu kada je mreža prekinuta odstranjivanjem vremenskog kondenzatora. Kako je dosta teško obezbediti pouzdan rad takvog kola i u nepovoljnijim uslovima rada, ono i nije našlo praktičnu primenu.

Za astabilan rad regenerativnog kola mora da budu ispunjena sledeća dva potrebna i dovoljna uslova[(5)]:

1) da jednosmerne radne tačke tranzistora pri odstranjenim vremenskim kondenzatorima budu odabrane tako, da odgovaraju aktivnom režimu rada;

2) da u ovom režimu kružno pojačanje sistema za naizmenične signale bude veće od jedan, a za jednosmerni signal da je manje od jedan.

Prvi uslov primenjen na multivibrator sa ukrštenom spregom, sl. 9.1, znači to, da treba odstraniti kondenzatore C_{S1} i C_{S2} i podesiti radne tačke tranzistora TR_1 i TR_2 tako, da oni budu u aktivnom režimu. Drugi uslov odnosi se na određivanje kružnog pojačanja tako podešenog sistema. U tu svrhu može da se koristi ekvivalentna šema pojačavača za male signale, odnosno model kola izveden na bazi priraštaja. Pri određivanju kružnog pojačanja za naizmenični signal, kapaciteti C_{S1} C_{S2} se zamenjuju kratkim vezama i pojačanje u tom slučaju treba da je veće od jedan. U slučaju jednosmernog signala, međutim, očigledno je da je kružno pojačanje jednako nuli, čime je u stvari i obezbeđen astabilan rad kola. Za razliku od ovoga, istaknimo da kod bistabilnih kola kružno pojačanje i u ovom slučaju mora da bude veće od jedan.

9.1.2. Učestanost oscilovanja multivibratora

Astabilni multivibrator ima oscilatorni karakter jer se po završetku prvog kvazistalbilnog stanja automatski prebacuje u drugo i obrnuto. Pod pretpostavkom da je prelazni režim vrlo brz učestanost oscilovanja multivibratora određena je trajanjem kvazistabilnih stanja, naime

$$f=\frac{1}{T_1+T_2}, \qquad (9.3)$$

gde je sa T_1 i T_2 obeleženo vreme trajanja kvazistabilnih perioda. Da bi se izračunala učestanost multivibratora treba, dakle, poznavati kvazistabilne periode T_1 i T_2, odnosno period pražnjenja vremenskh kondenzatora C_{S1} i C_{S2}.

Odredimo vremenski interval T_1 koji se odnosi na pražnjenje kondenzatora C_{S1}, odnosno na kvazistabilno stanje kola u kome tranzistor TR_1 ne vodi a TR_2 vodi, sl. 9.2. Ovo stanje započinje u trenutku kada se tranzistor TR_1 zakoči i traje

do trenutka kada on počne da vodi. Trajanje tog stanja može, dakle, da se nađe iz analitičkog izraza za napon baze tranzistora TR_1


$$v_{B1} = V_{BB} - R_{B1}\, i_R, \qquad (9.4)$$

gde je, prema oznakama na slici,

$$i_R = i_1 - I_{CBO1}. \qquad (9.5)$$

Za struje u čvoru B_1 može da se piše

$$\frac{V_{BB} - (V_{CS2} - v_1)}{R_{B1}} + I_{CBO1} - \left(-C_{S1}\frac{dv_1}{dt}\right) = 0, \qquad (9.6)$$



Sl. 9.2. Određivanje kvazistabilnog perioda T_1

pri čemu je sa v_1 označen napon na vremenskom kondenzatoru C_{S1}. Ova jednačina može da se napiše u sažetom obliku

$$\tau_1\frac{dv}{dt} + v_1 = -V'_{BB}, \qquad (9.7)$$

pri čemu su: $\tau_1 = C_{S1} R_{B1}$

i $-V'_{BB} = V_{BB} - V_{CS2} + R_{B1} I_{CBO1}.$

Rešenje gornje diferencijalne jednačine sadrži dva člana

$$v_1 = Ae^{-t/\tau_1} - V'_{BB}, \qquad (9.8)$$

pri čemu konstanta A treba da se odredi iz početnih uslova. Naime, u trenutku $t=0$, tj. na samom početku neprovođenja tranzisrora TR_1, napon na kondenzatoru C_{S1} je isti kao i onaj koji je na njemu bio na kraju punjenja, tj. neposredno pre početka provođenja TR_2 i blokiranja TR_1. Ovo važi pod pretpostavkom da je promena stanja u kolu izvršena vrlo brzo, tako da u međuvremenu nije došlo do promene električnog tovara u posmatranom kondenzatoru. Kako je, dakle, u $t=0$ napon na kondenzatoru C_{S1}

$$V_1 = V_{CC} - R_{C2} I_{CBO2} - V_{BS1} = V'_{CC}, \qquad (9.9)$$

to se za integracionu konstantu dobija vrednost

$$A = V'_{CC} + V'_{BB}. \qquad (9.10)$$

Prema tome, napon na kondenzatoru C_{S1} pri pražnjenju može da se izrazi jednačinom

$$v_1 = (V'_{CC} + V'_{BB})\, e^{-\tau/t_1} - V'_{BB}. \qquad (9.11)$$

Diferencirajući gornju jednačinu po vremenu nalazi se struja pražnjenja kondenzatora C_{S1}

$$i_1 = -C_{S1}\frac{dv_1}{dt} = \frac{V'_{CC} + V'_{BB}}{R_{B}}\, e^{-t/\tau_1}. \qquad (9\ 12)$$

Iz jednačine (9.4), (9.5) i (9.12) nalazi se vremenska zavisnost napona na bazi neprovodnog tranzistora TR_1

$$v_{B1}(t) = V_{BB} + R_{B1} I_{CBO1} - [V'_{CC} + V'_{BB}] e^{-t/\tau_1}. \tag{9.13}$$

Vidimo da se u toku posmatranog kvazistabilnog perioda ovaj napon eksponencijalno povećava polazeći približno od vrednosti V_{CC} pa idući prema vrednosti napona V_{BB}. Međutim, kada taj napon dostigne prag provođenja prvog tranzistora V_{BET1} kvazistabilni period T_1 se završava. Prema tome, vremenski interval T_1 odredićemo iz uslova

$$v_{B1}(T_1) = V_{BT1}. \tag{9.14}$$

Rešavajući, dakle, jednačinu (9.14) po T_1 nalazi se izraz za trajanje posmatranog kvazistabilnog perioda

$$T_1 = C_{S1} R_{B1} \ln \frac{V_{CC} - R_{C2} I_{CBO2} - V_{BS1} + V_{BB} - V_{CS2} + R_{B1} I_{CBO1}}{V_{BB} + R_{B1} I_{CBO1} - V_{BT1}}. \tag{9.15}$$

Ovaj izraz je očigledno dosta glomazan. Stoga se u praktičnoj primeni češće upotrebljava njegova približna vrednost koja se dobija zanemarivanjem inverznih struja tranzistora kao i napona V_{CES}. Ako se pored toga usvoji da je $V_{BET} \approx V_{BES}$, onda gornji izraz postaje

$$T_1 \approx C_{S1} R_{B1} \ln\left(1 + \frac{V_{CC}}{V_{BB} - V_{BES}}\right). \tag{9.16}$$

U praktičnim realizacijama, rečeno je, da se obično koristi jedan izvor za napajanje sa $V_{BB} = V_{CC}$, pa se pod pretpostavkom da je $V_{CC} \gg V_{BES}$ trajanje kvazistabilnog stanja izračunava po sasvim jednostavnom obrazcu

$$T_1 \approx 0{,}7\, C_{S1} R_{B1}. \tag{9.17}$$

Drugo kvazistabilno stanje nalazi se na isti način kao i prvo. Prema tome, vremenski period T_2 može direktno da se napiše iz izraza za T_1 s tim što treba promeniti indeks uz simbole odgovarajućih veličina. Uostalom, ako se radi o simetričnom multivibratoru, kvazistabilni periodi su identični i pomenuti indeksi mogu da se brišu. U ovom slučaju iz jednačine (9.3) i (9.17) za učestanost multivibratora se dobija izraz

$$f \approx \frac{0{,}7}{C_S R_B}. \tag{0.18}$$

Struja pražnjenja vremenskog kondenzatora C_{S1} može da se nađe direktno po formuli

$$i = I_0 e^{-t/\tau_1}, \tag{9.19}$$

gde vremenska konstanta kola ima vrednost

$$\tau_1 = C_{S1} (R_{B1} + R_{C2} \| R_{i2}) \approx C_{S1} R_{B1}. \tag{9.20}$$

Početna struja pražnjenja nalazi se kao odnos

$$I_0 \approx \frac{\Delta V_1}{R_{B1}}, \tag{9.21}$$

gde je ΔV_1 razlika napona na kondenzatorskim priključcima na kraju punjenja i na početku pražnjenja, naime

$$\Delta V_1 = [(V_{CC} - R_{C2} I_{CBO2})] - [V_{CS2} - V_{BS1} - (V_{BB} + R_{B1} I_{CBO1})] \quad (9.22)$$

$$= V'_{CC} + V'_{BB}.$$

Koristeći jednačine (9.19) — (9.22) za struju pražnjenja dobija se isti izraz kao i onaj u jednačini (9.12). Zapazimo da se u jednačinama (9.20) i (9.21) pojavljuju približne vrednosti, dok u ranijem izvođenju toga nije bilo. Razlika je u stvari u tome, što je u jednačini (9.6) tranzistor TR_2 uzet u obzir samo naponom V_{CES}, smatrajući da je izlazna otpornost $R_{i2}=0$.

Vremenska zavisnost napona na bazi neprovodnog tranzistora može da se nađe i direktno po formuli

$$v_{B1}(t) = v_{B1}(\infty) - [v_{B1}(\infty) - v_{B1}(0)]\, e^{-t/\tau_1}. \quad (9.23)$$

Napon baze na početku pražnjenja kondenzatora C_{S1}, tj. u trenutku t=0 je

$$v_{B1}(0) = V_{BS1} - \Delta V_{C2}, \quad (9.24)$$

gde je ΔV_{C2} promena napona na kolektoru tranzistora TR_2, odnosno amplituda napona V_{C2}, naime

$$\Delta V_{C2} = V_{CC} - R_{C2} I_{CBO2} - V_{CS2} = V_{CM2}. \quad (9.25)$$

U trenutku $t=\infty$ napon baze bi dostigao vrednost

$$v_B(\infty) = V_{BB} + R_{B1} I_{CBO1}. \quad (9.26)$$


Iz jednačina (9.23) — (9.26) lako se dolazi do konačnog izraza za napon baze, koji je dat jednačinom (9.13).

Pri određivanju kvazistabilnog intervala T_1 pretpostavljeno je da je prelazni period vrlo brz, tako da akumuliran električni tovar u kondenzatoru C_{S1} ostaje nepromenjen u toku tog perioda. Skrenimo pažnju, međutim, na činjenicu, da će tranzistor TR_1 biti blokiran tek pošto se završi rasterećenje nagomilanih nosilaca u području njegove baze. To zapravo znači da u samom početku kvazistabilnog perioda T_1 ne nastaje promena napona v_{B1}, jer se početni deo pada napona na kolektoru tranzistora TR_2 troši na rasterećenje baze tranzistora TR_1. Stoga je negativna promena napona na bazi TR_1 umanjena za iznos Q_{B1}/C_{S1}, gde je Q_{B1} nagomilani tovar u bazi tranzistora TR_1. Prema tome, ako se ovo ima u vidu treba u brojitelju pod logaritmom jednačine (9.15) dodati još i član Q_{B1}/C_{S1} sa negativnim predznakom. Kod multivibratora za visoke učestanosti, vremenski kondenzatori C_S su vrlo mali pa uticaj ovog člana može da bude znatan. Štaviše, ukoliko je $Q_{B1}/C_{S1}=V_{CC}$, iz jednačine (9.16) vidimo da do oscilovanja multivibratora neće uopšte doći. Uostalom, kod vrlo brzih multivibratora ne može da se zanemari ni prelazni period u kome su tranzistori u aktivnom režimu, jer on zauzima znatan deo ukupne periode osci lovanja kola.

9.1.3. Vremenski dijagrami multivibratora

Način rada astabilnog multivibratora najočiglednije se ilustruje vremenskim dijagramima napona u karakterističnim tačkama. Štaviše, ako se raspolaže oscilografskim snimcima ovih napona, oni pokazuju ne samo način rada kola već i mnoge druge karakteristike kao što su: pravilnost rada, brzina, stabilnost itd. S obzirom na to da smo izveli matematičku analizu kola, to nam neće biti teško da prikažemo vremenske dijagrame njegovih napona na bazama i kolektorima tianzistora. Ti dijagrami ucrtani su na sl. 9.3.

Trajanje kvazistabilnog perioda T_1, kao što vidimo, zavisi od brzine promene napona v_{B1}, koja je funkcija vremenske konstante $C_{S1}R_{B1}$. Isto tako vremenski interval T_2 zavisi od brzine promene napona v_{B2}, koja je, pak, funkcija vremenske konstante $C_{S2}R_{B2}$. Prema tome promena učestanosti multivibratora može da se vrši pomoću kondenzatora C_S i otpornika R_B. Za kontinualnu promenu učestanosti multivibratora, međutim, radije se koristi napon V_{BB}, o čemu će biti reči kasnije.



Sl. 9.3. Vremenski dijagrami multivibratora

Korisni napon multivibratora uzima se sa kolektorskih priključaka jednog ili oba tranzistora. Konvencionalni multivibrator odlikuje se time da generiše impulse oba polariteta, jer su naponi na njegovim izlazima komplementarni. Osim toga,

amplituda generisanih impulsa je velika, pošto je $\Delta V_C \approx V_{CC}$. Što se tiče brzine rada ovih kola, ona je dobrim delom ograničena integracionim efektom, koji se ispoljava na kolektorskim priključcima tranzistora. Naime, punjenje vremenskih kondenzatora C_S usporava brzinu porasta napona na ovim priključcima, zbog čega su prednje ivice pozitivnih impulsa prilično zaobljene.

Brzina rada multivibratora se izražava vremenom uspostavljanja, odnosno usponom prednje ivice impulsa. Da bi odredili to vreme potrebno je poznavati zakonitost promene napona na izlazima multivibratora. Drugim rečima, za iznalaženje uspona t_{r1} na kolektoru tranzistora TR_1, sl. 9.1, treba znati vremensku zavisnost napona.

$$v_{C1} = V_{CC} - R_{C1}\, i_{P2}, \tag{9.27}$$

gde je i_{P2} struja punjenja kondenzatora C_{S2}. Ovaj napon može neposredno da se napiše koristeći generalnu formulu datu jednačinom (9.23). U tom cilju ispisaćemo vrednosti napona

$$v_{C1}(\infty) = V_{CC} - R_{C1}\, I_{CBO1}$$

i

$$v_{C1}(0) = V_{CS1} + V_{BS2} - V_{BT2}. \tag{9.28}$$

U poslednjoj jednačini zapazimo vrednost

$$\Delta V_{B2} = V_{BS2} - V_{BT2}, \tag{9.29}$$

koja pokazuje da se ova brza promena napona na bazi tranzistora TR_2 prenosi preko kapaciteta C_{S2} na kolektor tranzistora TR_1 pre nego što je i počelo punjenje tog kondenzatora. Sa datim vrednostima karakterističnih napona može sada analitički da se izrazi prednja ivica izlaznog impulsa na kolektoru tranzistora TR_1

$$v_{C1}(t) = V_{CC} - R_{C1}\, I_{CBO1} - (\Delta V_{C1} - \Delta V_{B2})\, e^{-t/\tau_{P2}}, \tag{9.30}$$

pri čemu su: $\Delta V_{C1} = V_{CC} - R_{C1} I_{C1} - V_{CS1}$ — amplituda generisanog impulsa

i $\tau_{P2} \approx C_{S2} R_{C1}$ — vremenska konstanta

kala punjenja kondenzatora C_{S2}.

Za iznalaženje vremena uspostavljanja treba odrediti vreme t_1 i t_2 iz jednačina

$$v_{C1}(t_1) = V_{CS1} + 0{,}1\, \Delta V_{C1}$$

i

$$v_{C2}(t_2) = V_{CS1} + 0{,}9\, \Delta V_{C1}. \tag{9.31}$$

Vreme uspostavljanja $t_r = t_2 - t_1$ može, međutim, brže da se izračuna ako se za to primeni opšta formula

$$t_r = \tau\, ln \frac{v(\infty) - v(t_1)}{v(\infty) - v(t_2)}. \tag{9.32}$$

Prema tome, zamenjuući odgovarajuće karakteristične vrednosti iz jednačine (9.28), (9.30) i (9.31) u ovu jednačinu dobija se

$$t_{r1} = C_{S2} R_{C1}\, ln\, 9 = 2{,}2\, C_{S2} R_{C1}. \tag{9.33}$$

Zadnja ivica pozitivnog impulsa je mnogo brža od prednje. To znači da tranzistor vrlo brzo odlazi u provodno stanje. Da bi to bilo tako njegova struja uključivanja mora da bude velika. Kod multivibratora struja uključivanja je zaista veća od ustaljene struje baze koja drži tranzistor u zasićenju. Da bismo to pokazali posmatrajmo prelazak tranzistora TR_1 na sl. 9.1 u provodno stanje. Još na samom početku provođenja TR_1 nastali mali pad napona na otporu R_{C1} biće dovoljan da odmah zakoči tranzistor TR_2. Kako je napon na kolektoru TR_2 još uvek dosta visok, kroz R_{C2} teče velika struja, koja prolazeći kroz C_{S1}, znatno doprinosi povećanju ukupne bazne struje tranzistora TR_1. Zbog toga nastaje tako brzo uključivanje tog tranzistora, što ima za posledicu kratko vreme opadanja generisanog impulsa na njegovom kolektoru. Zahvaljujući tako brzoj promeni napona ΔV_{C1} na kolektoru tranzistora TR_1 može se smatrati da se ona praktično u punom iznosu pojavljuje i na bazi tranzistora TR_2, što je pokazano i na datim vremenskim dijagramima.

U vezi sa prethodnim razmatranjem može da se objasni i nastajanje kratkotrajnog premašenja napona na završetku impulsa. Na bazama tranzistora to premašenje nastaje kao posledica većeg pada napona na otporu $r_{b'b}$ usled povećane bazne struje u početku provodnog stanja. Ovo premašenje opada po istom zakonu po kome se smanjuje struja punjenja vremenskih kondenzatora. Što se tiče negativnog premašenja na zadnjoj ivici kolektorskih impulsa, ono je direktna posledica dubljeg zasićenja tranzistora pri većoj baznoj struji. Prema tome i ovo premašenje iščezava sa odgovarajućim premašenjem na baznom priključku tranzistora.

Idealan oblik impulsa pretpostavlja trenutno formiranje njegovih bočnih ivica. Praktično, međutim, oblik impulsa se ocenjuje odnosom vremena uspostavljanja i trajanja impulsa, koji u neku ruku predstavlja faktor oblika impulsa. Kako trajanje pozitivnog impulsa, na primer na kolektoru tranzistora TR_1, zavisi od vremenske konstante $\tau_2 = C_{S2} R_{B2}$, a njegov uspon od vremenske konstante $\tau_{P2} = C_{S2} R_{C1}$, to je oblik impulsa, izražen sa t_{r1}/T_1, funkcija odnosa R_{C1}/R_{B2}. Tako, na primer, ako se parametri T_1 i t_{r1} izraze jednačinama (9.17) i (9.33) dobija se

$$\frac{t_{r1}}{T_1} \approx 3 \frac{R_{C1}}{R_{B2}}. \tag{9.34}$$

Pošto je prema jednačini (9.2) $R_B < h_{FE} R_C$ to se za simetričan multivibrator faktor oblika može da izrazi i na sledeći način

$$\frac{t_{r1}}{T_1} > \frac{3}{h_{FE}}. \tag{9.35}$$

Vidimo, dakle, da je oblik impulsa na izlazu multivibratora pravilniji ako je odnos R_C/R_B manji i koeficijent pojačanja tranzistora veći. Ovaj zaključak u stvari ukazuje na već poznatu činjenicu, da se maksimalna brzina rada prekidačkog kola povećava sa porastom struje, a isto tako i koeficijenta pojačanja tranzistora.

Pri konstrukciji nesimetričnog multivibratora postoji opasnost da ne bude obezbeđen i njegov pravilan rad. Pretpostavimo, na primer, da period T_2 treba da bude veći od perioda T_1, sl. 9.3. Da bi se to postiglo pri $R_{B1} = R_{B2}$, čiji izbor zavisi od drugih faktora, treba da bude $C_{S2} > C_{S1}$. U ovom slučaju može se desiti da vremenski period T_1, koga određuje pražnjenje malog kapaciteta C_{S1}, ne bude dovoljno dug da se potpuno napuni kondenzator C_{S2}. Zbog toga napon v_{C1} neće dostići vrednost V_{CC}, pa će i amplituda impulsa ΔV_{C1} biti manja od normalne vrednosti, naznačene u jednačini (9.25). Kako od veličine tog impulsa zavisi minimalna vrednost

napona v_{B2} to će u vezi s tim period T_2 da se smanji. Prema tome, učestanost multivibratora postaje veća od normalne. U slučaju vrlo velike nesimetrije, međutim, multivibrator neće moći da osciluje ukoliko napon ΔV_{C1} ne bude dovoljno veliki da zakoči tranzistor TR_2.

Minimalno trajanje kvazistabilnog perioda multivibratora sa ukrštenom spregom određeno je, dakle, vremenom potrebnim za potpuno dopunjavanje odgovarajućeg vremenskog kondenzatora. Punjenje kondenzatora teorijski traje beskonačno dugo. Praktično, međutim, smatra se da je kondenzator napunjen kada akumulirani električni tovar u njemu dostigne više od 95% maksimalne vrednosti. Ako punjenje kondenzatora C_{S2} na sl. 9.1 traje

$$T_{P2} = 3\,\tau_{P2}, \tag{9.36}$$

kolektorski napon $v_{C1}(t)$, dat jednačinom (9.30), dostiže vrednost od 95%. Prema tome, jedan od uslova za pravilan rad multivibratora je i taj da kvazistabilni period bude

$$T_1 > 3\,\tau_{P2}. \tag{9.37}$$


Ako se radi o multivibratoru sa jednim naponom napajanja, onda se korišćenjem jednačine (9.17) za prethodni uslov približno dobija

$$C_{S1} R_{B1} \geqslant 5\, C_{S2} R_{C1}. \tag{9.38}$$

Ova jednačina, kao i jednačina (9.32), koja daje uslov zasićenja tranzistora, ograničavaju odnos bazne i kolektorske otpornosti tranzistora u simetričnom multivibratoru na oblast

$$5 \leqslant \frac{R_B}{R_C} < h_{FE}. \tag{9.39}$$

Osnovna uloga napona V_{BB} objašnjenja je ranije. Imajući u vidu jednačinu (9.16) vidimo da se promenom ovog napona menja trajanje kvazistabilnog stanja, pa prema tome i učestanost oscilovanja multivibratora. Promena učestanosti može da nastane kao posledica delovanja napona V_{BB} na oba kvazistabilna perioda, ili pak, samo na jedan. U ovom drugom slučaju otpornici R_B moraju biti priključeni na posebne naponske izvore.



Sl. 9.4. Promena kvazistabilnog perioda pomoću napona V_{BB}

Na sl. 9.4. ilustrovan je uticaj napona V_{BB} na kvazistabilni period T_1 pomoću vremenskog dijagrama napona v_{B1}. Porast napona v_{B1} asimptotski se približava vrednosti V_{BB}. U vezi s tim vidi se da je pražnjenje kondenzatora C_{S1} sporije pri manjoj vrednosti napona V_{BB} nego pri većoj. Ovaj dijagram pokazuje još i to, da je stabilnost kvazistabilnog perioda bolja pri većoj vrednosti napona V_{BB}. To se najbolje uočava ako se pretpostavi da napon praga provođenja tranzistora V_{BET} varira

u nekim određenim granicama. Očigledno je da će u tom slučaju trenutak uključivanja tranzistora manje da varira pri većem naponu V_{BB}, jer kriva napona v_{B1} preseca nivo V_{BET} pod povoljnijim nagibom. Nestabilnost kvazistabilnog perioda povlači za sobom i nestabilnost zadnje ivice generisanih impulsa multivibratora, što je poznato pod nazivom džiter (jitter) ili podrhtavanje.

9.1.4. Sinhronizacija multivibratora

Stabilnost učestanosti multivibratora u opštem slučaju je lošija od stabilnosti oscilatora prostoperiodičnih napona[36]. Zato se preduzimaju raznovrsne mere u cilju poboljšanja stabilnosti multivibratora [29,30,40,41]. Često preduzete mere nisu tako efikasne, pa se velika stabilnost učestanosti multivibratora obezbeđuje posrednim putem na taj način, što se rad multivibratora sinhronizuje pomoću nekog drugog stabilnog generatora. Takav generator može da bude oscilator sa kvarcom, koji generiše napon sinusoidnog oblika. Iako se takav napon može da koristi za sinhronizaciju, on se ipak češće konvertuje u pravougaoni ili još bolje u šiljasti oblik, pa se tek tada upotrebljavaju za sinhronizaciju. Podvucimo ovom prilikom da sinhronizacija nije ništa drugo do okidanje multivibratora u tačno definisanim vremenskim intervalima. Prema tome, sve ono što je ranije rečeno o tehničkim mogućnostima okidanja flipflopa (poglavlje 8.3) primenjivo je i u slučaju sinhronizacije. Stoga će ovde biti navedene samo neke specifičnosti postupka sinhronizacije.

Pre svega, rekli smo, da se sinhronizacija svodi na okidanje astabilnog kola naponom pogodnih karakteristika. Videli smo da je nestabilnost oscilovanja multivibratora u stvari posledica vremenske i naponske varijacije preseka baznog napona i praga provođenja tranzistora, sl. 9.4. Imajući to u vidu jasno je da je najpovoljniji oblik napona za sinhronizaciju onaj koga karakteriše brza promena amplitude. Ako se takav napon dovede na bazu tranzistora pre nego što započne izmena stanja u kolu, on će izazvati prevremenu izmenu stanja ukoliko mu je amplituda dovoljno velika. Prema tome učestanost sinhronizacionog napona mora da bude veća od normalne prirodne učestanosti multivibratora.

Postupak sinhronizacije multivibratora ilustrovan je vremenskim dijagramima napona na bazama tranzistora, sl. 9.5. Sinhronizacioni impulsi V_S su šiljastog oblika. Učestanost ponavljanja ovih impulsa je $f_S=1/T_S$. Impulsi se dovode na bazu samo jednog tranzistora, konkretno na bazu tranzistora TR_1 u kolu na sl. 9.1. Prvi sinhronizacioni impuls ne utiče na rad kola jer deluje neposredno po normalnom okončanju kvazistabilnog perioda T_1. Kvazistabilni period T_2 odvija se normalno, pošto on zavisi od baznog napona tranzistora TR_2, na koji sinhronizacioni impulsi i ne deluju. Prema tome, multivibrator započinje oscilovanje sa učestanošću $f=1/T$, gde je $T=T_1+T_2$.


Da bi sinhronizacija bila moguća, drugi sinhronizacioni impuls mora da se pojavi pre nego što napon v_{B1} dostigne prag provođenja V_{BET1}. Zbog toga učestanost sinhronizacionih impulsa mora da bude veća od prirodne učestanosti multivibratora, naime

$$f_S>f. \tag{9.40}$$

Pošto je, prema tome, $T_S<T$, drugi sinhronizacioni impuls pojavljuje se pre isteka vremena T_2+T_1. Superponirajući se sa naponom v_{B1} ovaj impuls okida tranzistor T_1 dovodeći ga u provodno stanje. Na taj način je period T_1 skraćen na T_1. Posle

ovoga opet nastaje normalno kvazistabilno stanje T_2, pa iza njega skraćeno T'_1 itd. To znači da je učestanost multivibratora povećana na vrednost

$$f = \frac{1}{T_2 + T'_1} = f_S. \tag{9.41}$$



Sl. 9.5. Grafički prikaz sinhronizacije izvedene preko baze TR_1


To zapravo pokazuje da multivibrator osciluje u ritmu sinhronizacionog generatora, pa prema tome, stabilnost njegove učestanosti zavisi sada samo od stabilnosti tog generatora.

Da bi sinhronizacioni impuls pouzdano okidao tranzistor, najpovoljnije je da on polovinom svoje amplitude preseca prag provođenja tranzistora. Otuda je potrebna manja amplituda sinhronizacionih impulsa kada je učestanost sinhronizacionog generatora bliža prirodnoj učestanosti multivibratora. Očigledno je, međutim, da takva sinhronizacija može da bude nedovoljno pouzdana u nekim uslovima rada kola. S druge strane, pak, treba voditi računa o tome, da pri znatno većoj razlici tih učestanosti amplituda sinhronizacionih impulsa ne bude isuviše mala, tako da i ne dođe do sinhronizacije.

U prethodnom slučaju prikazana je sinhronizacija koja se izvodi pozitivnim impulsima preko baze samo jednog tranzistora. Time je sinhronizovana učestanost, odnosno perioda multivibratora, ali ne i kvazistabilni periodi. Ako se, međutim, zahteva da multivibrator generiše impulse tačnog trajanja, onda se sinhronizacija mora da izvede na oba tranzistora. Ovakva sinhronizacija sa negativnim impulsima pokazana je na sl. 9.6.

Negativni sinhronizacioni impulsi V_S dovode se na bazu oba tranzistora TR_1 i TR_2, sl. 9.1. Pošto su amplitude impulsa male, to oni nisu u stanju da zakoče provodni tranzistor, već samo da ga prevedu iz zasićenja u aktivni režim rada. Zahvaljujući tome oni se pojačavaju i sa promenjenim polaritetom pojavljuju se na bazi neprovodnog tranzistora. Prema tome, negativni sinhronizacioni impulsi efektivno deluju kao pozitivni, ali zahvaljujući pojačanju oni mogu da budu manji.

Učestanost sinhronizacionog generatora u ovom slučaju je višestruko veća od prirodne učestanosti multivibratora. Rad multivibratora, međutim, ne odvija se u



Sl. 9.6. Sinhronizacija na bazama oba tranzistora

ritmu učestanosti sinhronizacionog generatora iz prostog razloga što svaki impuls nije u stanju da izvrši sinhronizaciju zbog nedovoljne amplitude. Okidanje kola vrše, dakle, samo oni impulsi koji, superponirajući se sa naponom na bazi neprovodnog tranzistora, prelaze preko nivoa provođenja V_{BET}. Efektivni sinhronizacioni impuls u datom primeru je svaki četvrti za period T_1 i svaki treći u intervalu T_2. Prema tome, učestanost sinhronizacionog multivibratora je sedam puta manja od učestanosti sinhronizacionog generatora.

Da bi sinhronizacija bila pouzdana mora se voditi računa o tome, da se aktivni sinhronizacioni impuls pojavi pre nego što odgovarajući napon dostigne vrednost V_{BET}. Pošto se ovde sinhronizuju oba kvazistabilna perioda, to kolo mora biti podešeno tako, da kvazistabilno stanje bude

$$T_1 > n_1 T_S = T'_1$$

i

$$T_2 > n_2 T_S = T'_2. \tag{9.42}$$


U slučaju ovakve sinhronizacije u samo jednoj tački kola, gornji uslov biće izražen sa

$$f_S > nf, \tag{9.43}$$

gde je n multipl frekvencije i mora biti ceo broj.

Sinhronizacija oba kvazistabilna perioda može da se izvede i preko samo jedne tačke multivibratora. U ovom slučaju sinhronizacioni impulsi su pravougaonog oblika i privode se bazi tranzistora TR_1 na sl. 9.1 preko male kapacitivnosti, kao što je to ranije prikazano na sl. 8.10. Istina, za razliku od tog slučaja, generator sinhronizacionih impulsa treba da ima malu otpornost, pa je stoga redni otpor nepotreban. Zbog toga se bazno kolo tranzistora TR_1 u provodnom stanju ponaša kao diferencijator.

Na sl. 9.7. ilustrovan je ovakav način sinhronizacije multivibratora. Prvi sinhronizacioni impuls superponira se baznom naponu neprovodnog tranzistora TR_1. Ovaj impuls ostaje bez efekta jer mu je amplituda nedovoljna da bi izvršio okidanje kola. Drugi impuls, međutim, preseca prag provođenja tranzistora, te u kolu nastaje promena stanja sinhronizovana sa prednjom ivicom impulsa. Pošto je tranzistor TR_1 sada provodan, njegova ulazna otpornost je mala i sa sinhronizacionim kapacitetom čini diferencijatorsko kolo. Zbog toga su sinhronizacioni impulsi 3 i 4 diferencirani. Negativni diferencirani impulsi se pojačavaju i sa obrnutim polaritetom pojavljuju se na bazi tranzistora TR_2. Tu se superponiraju sa naponom v_{B2} i vrše okidanje kola na već poznati način. Zapazimo da je promena stanja multivibratora u ovom slučaju sinhronizovana sa zadnjom ivicom sinhronizacionog impulsa. Zbog toga ovako sinhronizovani multivibrator ne može da generiše impulse oba polariteta sa potpuno istim trajanjem. Osim toga treba obratiti posebnu pažnju na izbor veličine sinhronizacionih impulsa. U vezi s tim podvucimo da oni vrše direktno okidanje neprovodnog tranzistora TR_1, ali da njihov diferencirani negativni impuls ne sme da okine taj isti tranzistor kada je u neprovodnom stanju.



Sl. 9.7. Sinhronizacija pomoću pravougaonih impulsa


9.1.5. Neka poboljšanja konvenzionalnog multivibratora

Zbog postojećeg integrazionog efekta izlazni napon multivibratora sa ukrštenom spregom ima relativno sporu prednju ivicu impulsa. Zbog toga se preduzimaju pogodne mere u cilju popravljanja te ivice, odnosno oblika impulsa uopšte. S obzirom na to da je porast impulsa sve sporiji kako se napon na kolektoru tranzistora približava krajnjoj vrednosti, sl. 9.3, oblik impulsa se može znatno da poboljša jednostavnim odsecanjem njegovog gornjeg dela. To se može da postigne sa ograničavačkim diodama na isti način kao što je to ranije pokazano kod flipflopa na sl. 8.9. Takvo rešenje, istina, ima za posledicu smanjenje amplitude impulsa, a isto tako i i pogoršanje temperaturske karakteristike kola.


Efikasno popravljanje prednje ivice impulsa bez uticaja na njegovu amplitudu ostvareno je sa multivibratorom na sl. 9.8[(12)]. Kada je tranzistor TR_1 u provodnom stanju dioda D_1 je polarizovana direktno, a kad je TR_1 zakočen, dioda D_1 je polarizovana inverzno. Isto to važi i za tranzistor TR_2 i diodu D_2. Prema tome, za vreme provođenja tranzistora ukupna kolektorska otpornost je smanjena jer su otpori R_C i R'_C vezani u paraleli. O ovome očigledno treba da se vodi računa kada se koristi uslov zasićenja tranzistora dat jednačinom (9.2).

Kada se tranzistor zakoči, napon na njegovom kolektoru poraste i blokira diodu vezanu na kolektorski priključak. Na taj način se ovaj priključak odvaja od kola, konkretno od sprežnog kondenzatora C_S, koji se sada puni preko otpora R_C. To znači da je integracioni efekat otklonjen sa izlaznog priključka i zato napon na njemu dostiže konačnu vrednost neposredno po blokiranju tranzistora. Napomenimo još da diode D_1 i D_2 kompenziraju unekoliko uticaj temperaturskih varijacija napona V_{BES} tranzistora TR_1 i TR_2 na učestanost multivibratora[13].

U slučaju da pri uključivanju multivibratora napon napajanja bilo iz kojih razloga sporo raste od nule do svoje nominalne vrednosti, može se desiti da oba tranzistora odu u zasićenje i na taj način se blokira rad multivibratora. Ova pojava nastaje uopšte u kolima kada su bazne struje mnogo veće od vrednosti potrebne za zasićenje tranzistora. Zbog toga se ona obično otklanja na taj način što se povećaju bazni otpori R_b ili se smanje kolektorski otpori R_C, ili se, pak, primenjuje istovremeno i jedno i drugo. Drugim rečima, da bi se izbeglo blokiranje kola smanjuje se faktor zasićenja prekidačkih tranzistora u njemu.



Sl. 9.8. Multivibrator sa otklonjenim integracionim efektom



Sl. 9.9. Multivibrator sa sigurnim samooscilovanjem (zaoscilovanjem)

Sigurno samoprodubljivanje odnosno automatsko startovanje obezbeđeno je kod multivibratora na sl. 9.9[4,11]. Otpori R_{B1} i R_{B2} vezani su preko diode D_1 na kolektor tranzistora TR_1, a isto tako preko D_2 na kolektor TR_2. Kada je tranzistor TR_1 u provodnom stanju dioda D_1 je inverzno polarizovana, a kad je tranzistor TR_1 neprovodan, dioda D_1 je provodna. To isto važi za tranzistor TR_2 i diodu D_2. Da bismo se uverili da u ovom multivibratoru ne mogu oba tranzistora da budu u zasićenju, najbolje je poći od pretpostavke da su oni baš u zasićenju. Ovakva pretpostavka ima za posledicu to, da su obe diode D_1 i D_2 inverzno polarizovane, jer su naponi na anodama dioda V_{CES}, a na katodama sigurno veći od V_{BES}. To znači da su obe diode neprovodne, a time je prekinuto kolo bazne struje oba tranzistora. Prema tome, učinjena pretpostavka o istovremenom zasićenju oba tranzistora je neodrživa.

Na više mesta je ukazano da je učestanost multivibratora funkcija veličine promene napona na kolektorima tranzistora, odnosno veličine amplitude generisanih impulsa na izlazima kola, jednačina ((9.24) i sl. 9.3. Rečeno je, dakle, da postoji neka minimalna vrednost te amplitude pri kojoj multivibrator još može da radi. Za pravilan rad kola, međutim, potrebno je da se vremenski kondenzatori dopunjavaju do krajnje moguće granice, što se u suštini svodi na generisanje impulsa najveće moguće amplitude. Imajući u vidu da je amplituda izlaznih impulsa $\Delta V_C \approx V_{CC}$,

jednačina (9.25), postavlja se pitanje kolika može da bude amplituda impulsa, a u vezi s tim i napon napajanja multivibratora. O tome je nešto rečeno ranije u odeljku 8.1.3, a sada na to pitanje možemo dati potpuniji odgovor.

Posmatrajmo multivibrator na sl. 9.8 čiji su delimični vremenski dijagrami napona dati na sl. 9.10. Dok je amplituda napona ΔV_{C1} manja od probojnog napona emitorskog spoja tranzistora TR_2, bazni napon $v_{B2}(t)$ menja se prema jednačini (9.13). Minimalni naponi na bazi tranzistora TR_2 je

$$V_{B2\min} = V_{BES} - \Delta V_{C1}, \tag{9.44}$$

pri čemu je $\Delta V_{C1} = V_{CC} - V_{CES1}$ — amplituda generisanog impulsa na kolektoru TR_1. U istom trenutku i napon na kolektoru TR_1 nalazi se na najnižoj vrednosti

$$V_{C1\min} = V_{B2\min} + Q_C/C_S = V_{CES}, \tag{9.45}$$


gde je $Q_C = C_S(V_{CC} - V_{BES2})$ — opterećenje sprežnog kondenzatora C_S. Prema tome, tranzistor TR_1 je u zasićenju.

Na sl. 9.10 prikazan je slučaj kada je na kolektoru prvog tranzistora nastao napon amplitude $\Delta V_{C1} > BV_{BEO2}$. Tada je inverzna polarizacija emitorskog spoja tranzistora TR_1 veća od probojnog napona, naime $|V_{B2\min}| > |BV_{BEO2}|$. Zbog toga se ovaj spoj ponaša kao Cenerova dioda koja ograničava napon baze tranzistora TR_2 na vrednost

$$v_{B2\min} = BV_{BEO2}. \tag{9.46}$$

Prema tome, period T_2, a time i učestanost multivibratora ne zavise više od veličine ΔV_C. Kako uz to rad tranzistora u oblasti probojnog napona nije dozvoljen, to se kao gornja granica napona napajanja simetričnog multivibratora preporučuje vrednost

$$V_{CC} \leq |BV_{BEO}| + V_{BES} + V_{CES}, \tag{9.47}$$




Sl. 9.10. Uticaj napona BV_{BEO} na učestanost multivibratora

U slučaju prevelike amplitude pravougaonog napona dolazi i do pogoršanja zadnje ivice njegovih impulsa, kako je to naznačeno na sl. 9.10. Zamenjujući $V_{B2\min} = -BV_{BEO}$ i $Q = C_S(V_{CC} - V_{BES})$ u jednačinu (9.45) nalazi se da je kolektorski napon tranzistora TR_1 na početku perioda T_2

$$V'_{C1} = -BV_{BEO2} + V_{CC} - V_{BES2} > V_{CES1}. \tag{9.48}$$

To znači da tranzistor TR_1 nije u zasićenju, jer akumulisani električni tovar u vremenskom kondenzatoru sprečava direktnu polarizaciju kolektorskog spoja tranzistora TR_1. Zadnja ivica kolektorskog napona dostićiće nivo zasićenja V_{CES} tek kad se isprazni jedan deo električnog opterećenja kondenzatora. Taj proces traje relativno kratko, jer je otpornik R_B premošten malom otpornošću Cener-diode, koju čini emitorski spoj tranzistora TR_2.

Ako je iz bilo kojih razloga potrebno da multivibrator generiše impulse čija je amplituda veća od vrednosti BV_{BEO} upotrebljenih tranzistora, neophodno je preduzeti zaštitne mere od proboja emitorskog spoja. Na sl. 9.11 pokazane su dve mogućnosti takve zaštite. U šemi na sl. 9.11a postavlja se dioda D u dovod baze prekidačkog tranzistora TR. Negativni napon, koji se pojavljuje u tački B, inverzno polarizuje diodu D i na taj način štiti emitorski spoj tranzistora. Međutim, da bi se tranzistor mogao da rastereti od prethodno nagomilanih nosilaca u području baze, mora se dodati i otpornik R_B. U drugom slučaju, sl. 9.11b, paralelno ulazu tranzistora TR postavljaju se dve diode: obična D i Cenerova DZ.



Sl. 9.11. Zaštita proboja emitorskog spoja
(a) pomoću obične diode
(b) pomoću obične i Cenerove diode

Kada je u tački B pozitivan napon, dioda D je neprovodna i dodate diode ne utiču na rad prekidača. Kada je u tački B negativan napon veći od vrednosti $V_D + V_{DZ}$, obe diode vode. Da bi emitorski spoj tranzistora bio zaštićen potrebno je odabrati diode tako da je

$$V_D + |V_{DZ}| < |BV_{BEO}|. \tag{9.49}$$

Na kraju pomenimo da se zaštita emitorskog spoja od proboja može da postigne vezujući samo običnu diodu u emitorski dovod tranzistora tako, da njena katoda bude okrenuta prema masi.(7) Ovo je svakako jednostavno rešenje, ali ne treba gubiti iz vida nepovoljan uticaj diode na neke parametre takvog kola, kao na primer, na niskonaponski nivo, koji iznosi $V_D + V_{CES}$.

9.2. MULTIVIBRATORI SA EMITORSKOM SPREGOM

Astabilna kola sa ukrštenom spregom nalaze najveću primenu, jer su jednostavna i tehnički lako izvodljiva. Ta kola istina imaju svojih nedostataka, ali se neki kao na primer integracioni efekat, mogu lako i efikasno da otklone. Pa ipak opterećivanje ovih kola stvara posebne teškoće zbog neizbežnog uticaja opterećenja na učestanost oscilovanja. Osim toga, generisanje pravougaonog napona ograničeno je na relativno mali odnos impuls/pauza, koji ne prelazi vrednost od nekoliko desetina.


Regenerativna kola sa emitorskom spregom imaju slobodan izlazni priključak. Zahvaljujući samo tome, ova kola poseduju dva bitna preimućstva: veću brzinu rada i bolju opteretljivost. Pored toga, u astabilnoj verziji ova kola su u suštini samopobudna.

Regenerativna kola sa emitorskom spregom mogu da imaju astabilan karakter, ako u njima postoje akumulacioni elementi, koji kontrolišu trajanje oba statička stanja. Realizovano je više takvih kola sa jednim ili sa dva akumulaciona elementa. U daljem izlaganju biće opisano samo po jedno takvo kolo.


9.1.1. Kolo sa dva kondenzatora

Emitorsko-spregnuti multivibrator sa dva vremenska kondenzatora pokazan je na sl. 9.12(14). Pošto kondenzatori kontrolišu bazne napone tranzistora ovakvo kolo se naziva i emitorsko – spregnuti multivibrator sa baznim vremenskim mrežama. Način rada kola ilustrovan je vremenskim dijagramima na sl. 9.13. Kvazistabilni periodi određeni su vremenom pražnjenja kondenzatora C_{B1} donosno C_{B2}. Dok se prazni C_{b1} zakočen je TR_1, te se tada puni kondenzator C_{B2}. U toku pražnjenja C_{B2}, međutim, zakočen je TR_2 a vodi TR_1. Tada se puni kondenzator C_{B1}. Očigledno je da punjenje jednog kondenzatora treba da se završi pre nego što se završi odgovarajući kvazistabilni period.

Opišimo ukratko način rada ovog kola. Neka je napon v_{B2} u početnom trenutku razmatranja dostigao vrednost pri kojoj tranzistor TR_1 počinje da vodi. Struja ovog tranzistora povećava pad napona na otporniku R_E, jer je ova struja veća od struje tranzistora TR_1. Time se, znači, preko emitorskog priključka koči prvi tranzistor. Prema tome uspostavljeno je kvazistabilno stanje T_1, u kome je tranzistor TR_1 zakočen a TR_2 vodi. Sada počinje pražnjenje kondenzatora C_{B1} kroz otpornost R_{B1}. Napon na kondenzatoru se smanjuje, što znači da se napon baze v_{B1} povećava. Kad ovaj napon dostigne vrednost pri kojoj tranzistor TR_1 počinje da vodi, negativni pad napona na otporniku R_{C1} blokira tranzistor TR_2. Time je uspostavljeno kvazistabilno stanje T_2 u kome TR_1 vodi a TR_2 ne vodi. Kondenzator C_{B2} počinje sada da se prazni kroz otpornost R_{B2}. Zbog toga se napon na kondenzatoru smanjuje, što znači da se napon v_{B2} povećava. Kada ovaj napon dostigne vrednost provođenja tranzistora TR_2 započinje ponovo kvazistabilni period T_1.



Sl. 9.12. Emitorsko-spregnuti multivibrator sa dva vremenska kondenzatora



Sl. 9.13. Vremenski dijagrami kola na sl. 9.12.

Pri određivanju kvazistabilnih perioda potrebno je poznavati vrednosti napona V_E u slučaju provođenja jednog ili drugog tranzistora. Kako tranzistori rade u zasićenju onda su:

$$V_{E1} = \frac{R_E}{R_E + R_{C1}} (V_{CC} - V_{CES1})$$

i

$$V_{E2} = \frac{R_E}{R_E + R_{C2}} (V_{CC} - V_{CES2}). \qquad (9.50)$$

Skrenimo pažnju da je za rad ovog multivibratora nužno ostvariti $V_{E2} > V_{E1}$, što znači da mora biti $R_{C1} > R_{C2}$. Osim toga poželjno je da otpor R_E bude što manji u poređenju sa R_{C2}, da bi se postigao veći izlazni napon pri datom naponu napajanja V_{CC}.

Kvazistabilni period T_1 nalazi se pomoću baznog napona tranzistora TR_1

$$v_{B1}(t) = V_{CC} - R_{B1}(i_1 - I_{CBO1}), \qquad (9.51)$$

gde je i_1 struja pražnjenja kondenzatora C_{B1}. Ova struja može da se odredi primenjujući neki od postupaka pokazanih kod konvencionalnog multivibratora. Zanemarivši inverznu struju tranzistora za gornji napon može da se napiše jednačina

$$v_B(t) = V_{CC} - [V_{CC} - (V_{E1} + V_{BES1})]\, e^{-t/C_{B1} R_{B1}}. \qquad (9.52)$$

Kvazistabilni interval završava se kada ovaj napon dostigne vrednost

$$v_{B1}(T_1) = V_{E2} + V_{BET1}, \qquad (9.53)$$

odakle se nalazi

$$T_1 = C_{B1} R_{B1} \ln \frac{V_{CC} - V_{E1} - V_{BES1}}{V_{CC} - V_{E2} - V_{BET1}}. \qquad (9.54)$$

Kada se smene vrednosti za V_{E1} i V_{E2} i ako se zanemare međuelektrodni naponi tranzistora gornji izraz postaje

$$T_1 \approx C_{B1} R_{B1} \ln \frac{R_{C1}(R_E + R_{C2})}{R_{C2}(R_E + R_{C1})}, \qquad (9.55)$$

odakle se vidi da mora biti $R_{C1} > R_{C2}$.

Kvazistabilni interval T_2 nalazi se pomoću napona na bazi tranzistora TR_2

$$v_{B2}(t) = V_{CC} - R_{B2}(i_2 - I_{CBO2}), \qquad (9.56)$$

gde je i_2 struja pražnjenja kondenzatora C_{B2}. Zanemarujući i ovde inverznu struju tranzistora, gornja jednačina može da se napiše u obliku

$$v_{B2}(t) = V_{CC} - [2\,V_{CC} - (V_{E1} + V_{CES1}) - (V_{E2} + V_{BES2})]\, e^{-t/C_{B2} R_{B2}}. \qquad (9.57)$$

Ovaj kvazistabilni period se završava kada je

$$v_{B2}(T_2) = V_{E1} + V_{BET2}, \qquad (9.58)$$

odakle se nalazi

$$T_2 = C_{B2} R_{B2} \ln \frac{2\,V_{CC} - V_{E1} - V_{E2} - V_{CES1} - V_{BES2}}{V_{CC} - V_{E1} - V_{BET2}} \qquad (9.59)$$


Opisano kolo može da radi sa prilično velikom nesimetrijom tako da se postiže odnos T_1/T_2 od nekoliko stotina. Ograničenje nesimetrije čini uglavnom dozvoljeni džiter, pošto napon v_{B1} preseca nivo okidanja tranzistora TR_1 pod sve nepovoljnijim uglom. Osim toga, kolo je pogodno i za generisanje napona vrlo niskih učestanosti, ispod 1 Hz.

9.2.2. Kolo sa jednim kondenzatorom


U jednoj ranijoj verziji multivibratora na sl. 9.12 koristi se punjenje i pražnjenje kondenzatora C_{B1} za kontrolisanje dva kvazistabilna stanja. U tom kolu otpornik R_{B2}, umesto na napon V_{CC}, vezuje se na kolektor tranzistora TR_1, dakle paralelno kondenzatoru C_{B2}. Mada ovaj kondenzator postoji, on nema vremensku ulogu, već služi za obezbeđenje potrebne potencijalne razlike. Zato je njegova vrednost redovno vrlo velika. Iako je ne samo po formi već i po karakteristikama ovaj multivibrator sličan prethodnom skrenimo pažnju da je način njegovog rada drugačiji, jer se pre svega radi o kolu sa samo jednim akumulacionim elementom(15).

Astabilno kolo sa jednim akumulacionim elementom je i multivibrator sa kapacitivnom spregom između emitora. Postoji više takvih multivibratora, čije šeme po spoljašnjoj formi podsećaju na neka regenerativna kola sa ukrštenom spregom(16,17), ali je svakako najinteresantnije ono na sl. 9.14(4,7,18). Ovo astabilno kolo sa emitorskom vremenskom mrežom prikazano je u praktičnoj realizaciji koja iziskuje samo jedan izvor za napajanje.

Jednosmerni uslovi rada kola podešavaju se tako, da pri odstranjenom kondenzatoru C oba tranzistora budu u aktivnom režimu. Po uključivanju kondenzatora, odnosno kad kolo počne da osciluje, tranzistor TR_2 ostaće i dalje u aktivnom režimu, dok će tranzistor TR_1 biti u zasićenju zahvaljujući dodatnoj struji sprežnog



Sl. 9.14. Multivibrator sa kapacitivnom međuemitorskom spregom



Sl. 9.15. Uprošćena šema kola na sl. 9.14.

kondenzatora. Ako bi se, međutim, jednosmerni režim kola podesio tako, da TR_1 još tada bude u zasićenju, multivibrator neće moći da zaosciluje jer kružno pojačanje ne može da bude veće od jedinice. To znači da podešavanje pogodnih uslova rada ovog kola iziskuje nešto veću pažnju. Pored toga vidimo da ovo kolo angažuje veći broj komponenata, a pošto se radi o jednom vremenskom kondenzatoru mogućnost formiranja pravougaonog napona sa većom nesimetrijom je ograničena. S druge strane, međutim, multivibrator sa kapacitivnom međuemitorskom spregom ima više dobrih strana: slobodan izlaz, pogodan priključak za sinhronizaciju na bazi tranzistora TR_1, veliku brzinu čemu doprinosi i aktivni režim rada tranzistora TR_2, dobru stabilnost učestanosti itd.

Pri analizi kola na sl. 9.14 pogodno je da se ono predstavi šemom koja je pokazana na sl. 9.15. Otpornici R_1 i R_2 su vrlo mali i služe samo da obezbede potreban jednosmerni napon u tački B

$$V_{BB}=\frac{R_1}{R_1+R_2}V_{CC}'. \tag{9.60}$$

Otpornikom R_C'' podešen je jednosmerni napon kojim se napaja tranzistor TR_1. Stoga se u uprošćenoj šemi kola vrednosti R_C i V_{CC1} pojavljuju kao Tevenenovi ekvivalenti:


$$R_{C1}=\frac{R_C'R_C''}{R_C'+R_C''}$$

$$V_{CC1}=\frac{R_C'}{R_C'+R_C''}V_{CC}+\frac{R_C'}{R_C'+R_C''}V_{BB}. \tag{9.61}$$

Imajući u vidu već navedene uslove jednosmernog režima u kolu, razumljivo je da treba da bude

$$V_{BB}<V_{CC1}<V_{CC}, \tag{9.62}$$

što je u praktičnoj šemi i bilo ostvareno.



Sl. 9.16. Vremenski dijagrami kola na sl. 9.14

Način rada multivibratora sa kapacitivnom spregom između emitora ilustrovan je vremenskim dijagramima na sl. 9.16. Ako za početni trenutak razmatranja uzmemo period T_1, kada je tranzistor TR_1 zakočen a tranzistor TR_2 provodan, napon V_{E2} na otporniku R_{E2} je konstantan i praktično vezan na nivo V_{CC1}. Ovaj napon puni kondenzator C, zbog čega napon na otporu R_{E1} opada prema nuli. Kad taj napon dostigne vrednost praga provođenja tranzistora TR_1 na emitorskom priključku, nastaje promena stanja u kolu, jer pad napona na otporu R_{C1} blokira tranzistor TR_2.

U vremenskom intervalu T_2 napon V_{E1} je konstantan i vezan na nivo V_{BB}. Kondenzator C se prazni, a zbog smanjenja struje pražnjenja napon na R_{E2} opada prema nuli. Kada ovaj napon dostigne vrednost praga provođenja V_{BET}, uključi se tranzistor TR_2. Nastali priraštaj napona V_E na otporu R_{E2} prenosi se preko vremenskog kondenzatora C na emitor tranzistora TR_1, usled čega se ovaj blokira. Time je, dakle, ponovo uspostavljeno pređašnje stanje multivibratora. Razumljivo je da su promene stanja

kola kumulativnog karaktera, jer su u prelaznom periodu oba tranzistora u aktivnom režimu.

Trajanje kvazistabilnog perioda T_1 odredićemo preko napona

$$v_{E1}(t) = V_{E1M} e^{-t/\tau_1}, \tag{9.63}$$

pri čemu su: $\tau_1 = CR_{E1}$

i $V_{E1M} = V_{E1} + \Delta V_E$.

Napon V_{E1} vezan je za vrednost V_{BB} jer je

$$V_{E1} = V_{BB} - V_{BES1}. \tag{9.64}$$

Vrednost promene napona $\Delta\, V_E$ je

$$\Delta V_E = V_{E2} - V_{ET2}. \tag{9.65}$$

Napon V_{E2} je vezan za vrednost V_{CC1} jer je, pod pretpostavkom da je h_{FE2} vrlo veliko,

$$V_{E2} \approx V_{CC1} - V_{BE2}. \tag{9.66}$$

Napon praga provođenja tranzistora TR_2 je

$$V_{ET2} = V_{BB} - V_{BES1} + V_{CES1} - V_{BET}. \tag{9.67}$$

Koristeći sada jednačine (9.63) do (9.67) za emitorski napon tranzistora TR_1 može da se napiše jednačina

$$v_{E1}(t) = (V_{CC1} - V_{CES1} - V_{BES2} + V_{BET2})\, e^{-t/CR_{E1}}. \tag{9.68}$$

Vremenski interval T_1 završava se kad ovaj napon dostigne vrednost

$$V_{ET1} = V_{BB} - V_{BET}. \tag{9.69}$$

Prema tome, koristeći jednačine (9.68) i (9.69) iz uslova $V_{E1}(T_1) = V_{ET1}$ nalazi se

$$T_1 = CR_{E1}\, ln \frac{V_{CC1} - V_{CES1} - V_{bES2} + V_{BBT2}}{V_{BB} - V_{BET1}}. \tag{9.70}$$

Uticaj međuelektrodnih napona tranzistora na vrednost T_1 u gornjem izrazu može da se zanemari. Imajući uz to u vidu da su naponi V_{CC1} i V_{bB} srazmerni naponu V_{CC}, to izlazi da je vremenski period T_1 vrlo stabilan, jer ne zavisi ni od parametara tranzistora ni od napona napajanja.

Vremenski interval T_2 odredićemo pomoću napona na otporniku R_{E2}

$$v_E(t) = v_{E2M} e^{-t/\tau_2}, \tag{9.71}$$

pri čemu su: $\tau_2 = CR_{E2}$

i $V_{E2M} = V_{E2} - \Delta V_B$ (9.72)

Vrednost V_{E2} data je jednačinom (9.66)). Mala promena napona V_{E2} na početku perioda T_2 nastaje kao posledica iste promene napona V_{E1} na završetku perioda T_1. Kako je $\Delta V_B \approx V_{ET1} - V_{E1}$ to se iz jednačina (9.64 i 9.69) nalazi

$$\Delta V_B = V_{BE1} - V_{BET1}. \tag{9.73}$$

Prema tome, koristeći tri prethodne jednačine za napon na emitoru tranzistora TR_2 može da se napiše izraz

$$v_{E2}(t)=(V_{CC1}-V_{BES1}-V_{BE2}+V_{BET1})\,e^{-t/CR_{E2}}. \tag{9.74}$$

Kada ovaj napon dostigne vrednost V_{ET2}, koja je data jednačinom (9.67), završava se period T_2, pa se iz uslova $v_{B2}(T_2)=V_{ET2}$ nalazi da je

$$T_2=CR_{E2}\ln\frac{V_{CC1}-V_{BES1}-V_{BE2}+V_{BET1}}{V_{BB}-V_{BES1}-V_{BET2}+V_{CES1}}. \tag{9.75}$$


Ako bi se i ovde mogli da zanemare međuelektrodni naponi tranzistora, izveo bi se isti zaključak u pogledu stabilnosti i za vremenski interval T_1.

9.3. MULTIVIBRATOR SA KOMPLEMENTARNIM TRANZISTORIMA

Konstrukcija regenerativnog kola sa aktivnim opteretnim otpornostima prekidača iziskuje ugradnju tranzistora *PNP* i *NPN* tipa. Šema takvog astabilnog multivibratora sa ukrštenom spregom odgovarala bi filpflopu koji je ranije prikazan na sl. 8.17[19]. I u ovom slučaju, međutim, pod komplementarnim multivibratorima podrazumevaćemo astabilna regenerativna kola, izgrađena sa *PNP* i *NPN* tranzistorima koji se istovremeno nalaze u provodnom ili neprovodnom stanju[20]. Za takva kola rečeno je u poglavlju 8.5 da poseduju najveći regenerativni efekat, koji može da se postigne međusobnom spregom dva tranzistorska stepena. U daljem izlaganju biće opisana tri komplementarna multivibratora: sa jednim komplementarnim prekidačom, sa dva komplementarna prekidača i sa baznom vremenskom mrežom.

9.3.1. Kolo sa komplementarnim prekidačom

Pre nego što pristupimo opisu multivibratora sa komplementarnim prekidačom upoznaćemo bliže prenosnu karakteristiku takvog prekidačkog sklopa. Na sl. 9.17a ucrtan je regenerativni prekidač sa komplementarnim tranzistorima.



Sl. 9.17. Komplementarni prekidač
(a) šema prekidača
(b) prenosna karakteristika

Poznato je da ovakav prekidač ispoljava karakteristiku negativne otpornosti sa strujnom kontrolom. Ova karakteristika može da se odredi ako se emitorski dovod

tranzistora TR_1 prekine između tačaka X i Y i na njih priključi generator v_X(21). Nalazeći koordinate prelomnih tačaka i nagibe pojedinih segmenata linearizovane prenosne karakteristike, vidi se da ona ima oblik dat na sl. 9.17b. Levi segment odgovara stanju neprovođenja, desni — stanju zasićenja, a srednji — aktivnom režimu tranzistora.

Negativnu otpornost kola naći ćemo iz konturne jednačine

$$v_X + R_{C2}\, i_2 - V_{BE1} = 0 \tag{9.76}$$

Ako se vrednosti struja

$$i_2 = \beta_2\, i_{B2} - i_{B1}$$

$$i_{B2} = \frac{R_{C1}}{R_{C1} + R_{u2}}\, \alpha_1\, i_X \tag{9.77}$$

$$i_{B1} = (1 - \alpha_1)\, i_X$$

smene u gornju jednačinu ona postaje

$$v_X + R_{C2}\left[\alpha_2\, \beta_2 \frac{R_{C1}}{R_{C1} + R_{u2}} - (1 - \alpha_1)\right] - V_{BE1} = 0. \tag{9.78}$$

Zanemarivši napon emitorskog spoja tranzistora, odavde se za negativnu otpornost karakteristike dobija izraz

$$R_N = \frac{v_X}{i_X} = (1 - \alpha_1 - A)\, R_{C2}, \tag{9.79}$$

pri čemu je sa A obeleženo strujno pojačanje


$$A = \frac{i_{C2}}{i_X} = \alpha_1\, \beta_2 \frac{R_{C1}}{R_{C1} + R_{u2}}. \tag{9.80}$$

Ako je uz to $R_{C1} \gg R_{u2}$, negativna otpornost pri identičnim tranzistorima svodi sa na vrednost


$$R_N \approx -\beta\, R_{C2}. \tag{9.81}$$

Multivibrator sa opisanim komplementarnim prekidačem dat je na sl. 9.18[21]. Vidimo da je komplementarnom prekidaču dodata mreža sa jednim akumulacionim elementom, čije vreme punjenja i pražnjenja kontroliše dva statička stanja kola. Način rada kola ilustrovan je vremenskim dijagramima napona na sl. 9.19. Obratimo pažnju da su ovi dijagrami veoma slični onima na sl. 9.16, te se stoga i način rada kola može da objasni na isti način kao kod multivibratora sa kapacitivnom spregom, sl. 9.15. Za vreme punjenja kondenzatora C kroz diodu D i otpor R_E, oba tranzistora su zakočena jer je emitorski spoj tranzistora TR_1 inverzno polarizovan naponom na otpor R_E. Punjenjem kondenzatora smanjuje se napon V_{E1} i kad on dostigne prag provođenja tranzistora TR_1 završava se kvazistabilni period T_1.

U vremenskom intervalu T_2 oba tranzistora su u zasićenju. Pozitivni skok napona ΔV_E, nastao na otporu R_E, prenosi se preko sprežnog kondenzatora na katodu diode D, zbog čega se dioda polarizuje inverzno. U ovakvim okolnostima vremenski kondenzator C se prazni kroz otpor R, tako da napon na katodi diode v_K opada. Kada ovaj napon dostigne vrednost praga provođenja diode D, nastaje promena kvazistabilnog stanja kola. Naime, kada dioda D provede, smanjuje se efektivna otpornost u emitorskom dovodu tranzistora TR_1 tako, da ovaj prelazi iz zasićenja u aktivno stanje. Time u stvari započinje regenerativni proces, koji okončava provodni režim tranzistora.



Sl. 9.18. Multivibrator sa komplementarnim prekidačom



Sl. 9.19. Vremenski dijagrami kola na sl. 9.18

Trajanje kvazistabilnih stanja najlakše je odrediti pomoću vremenskih dijagrama napona na emitoru tranzistora TR_1 i na katodi diode D. U intervalu T_1 puni se vremenski kondenzator, pa se za emitorski napon tranzistora TR_1 može da napiše jednačina

$$v_{E1}(t) = -V_{EE} + (V_{CC} - V_{BES1} - V_{CES2} + V_{EE})\, e^{-t/CR_E}. \qquad (9.82)$$

Ovaj kvazistabilni period se završava kada je

$$v_{E1}(T_1) = -V_{BET1}. \qquad (9.83)$$

Iz gornje dve jednačine dobija se

$$T_1 = CR_E \ln \frac{V_{CC} + V_{EE} - V_{BES1} - V_{CES2}}{V_{EE} - V_{BET1}}. \qquad (9.84)$$

U periodu T_2 vremenski kondenzator se prazni, pa je napon na katodi diode

$$v_K(t) = -V_{EE} + (2\,V_{CC} - V_{BES1} - V_{CES2} + V_{BET2} - V_D + V_{EE})\, e^{-t/CR}. \qquad (9.85)$$

Zapaziti da najveća vrednost ovog napona iznosi približno 2 V_{CC}, a najmanja — približno V_{CC}. Razlika ta dva napona daje veličinu

$$\Delta V_E = V_{E1} - (-V_{BET1}) = \\ = V_{CC} - V_{BES1} - V_{CES2} + V_{BET1}. \tag{9.86}$$

Kako je amplituda izlaznog napona

$$V_{CM} = V_{CC} - V_{CES}, \tag{9.87}$$

vidimo da je ΔV_E praktično jednako veličini generisanog impulsa. Pošto se interval T_2 završava kada je

$$v_K(T_2) = V_{CC} - V_{DT}, \tag{9.88}$$

to se iz jednačina (9.85) i (9.88) nalazi da je

$$T_2 = CR \ln \frac{2V_{CC} + V_{EE} + V_{BET1} - V_{BES1} - V_{CES2} - V_D}{V_{CC} + V_{EE} - V_{DT}}. \tag{9.89}$$

Opisano multivibratorsko kolo odlikuje se velikom brzinom rada, dobrom temperaturskom stabilnošću i malom osetljivošću na promene napona napajanja. Jednosmerni režim prekidača pri odstranjenom kondenzatoru C najbolje je podesiti tako, da tranzistori budu na ivici zasićenja ili u vrlo malom zasićenju. U slučaju da su tranzistori u dubokom zasićenju oscilovanje kola može da bude čak i onemogućeno.

9.3.2. **Kolo sa dva komplementarna prekidača**

Multivibrator sa dva komplementarna prekidača sl. 9.20, sličan je po šemi veza prethodnom kolu, samo što je ovde umesto diode stavljen drugi komplementarni prekidač. S druge strane vremenski dijagrami ovog kola, sl. 9.21, potpuno odgovara dijagramima jedne varijante multivibratora sa kapacitivnom spregom između emitora[17]. Prema tome, ovo je u osnovi multivibrator sa kapacitivnom međuemitorskom spregom, kod koga su umesto običnih upotrebljeni komplementarni regenerativni prekidači. Pa ipak, ovaj se multivibrator razlikuje od svih drugih po tome, što umesto jedinstvene zatvorene pojačavačke mreže celokupnog sistema poseduje dve nezavisne mreže u komplementarnim prekidačima[22].

Način rada lako je pratiti na osnovu datih vremenskih dijagrama. Pri tome regenerativne prekidače P_1 i P_2 treba posmatrati izolovano kao celinu. Prema tome, oba komplementarna tranzistora u jednom prekidaču nalaze se istovremeno ili u provodonom ili u neprovodnom režimu. U jednom kvazistabilnom stanju, međutim, samo jedan prekidač vodi a drugi ne, dok je u drugom kvazistabilnom stanju obrnuto. Za razliku od prethodnog kola, uočimo da se ovde naponi na krajevima kondenzatora menjaju simetrično iznad i ispod središnog nivoa koji je fiksiran provodnim stanjem prekidača


$$V_E = V_{CC} - V_{BES} - V_{CES}. \tag{9.90}$$

Što se tiče napona ΔV_E i ΔV_I, oni su dati jednačinama (9.86) i (9.87), a ovde samo konstatujmo još jednom da je ΔV_E vrlo približno jednako amplitudi izlaznog impulsa.


Vremenski interval T_1 naći ćemo iz jednačine za napon na emitoru TR_1 neprovodnog prekidača P_1:

$$v_{E1}(t) = -V_{EE} + [2(V_{CC} - V_{BES} - V_{CES}) + V_{BET} + V_{EE})]\, e^{-t/CR_{E1}}. \quad (9.91)$$

Kad ovaj napon opadne na vrednost — V_{BET} nastaje promena stanja u kolu, pa je:



Sl. 9.20. Multivibrator sa dva komplementarna prekidača



Sl. 9.21. Vremenski dijagrami za kolo na sl. 9.20

$$T_1 = CR\, ln \frac{2(V_{CC} - V_{BES} - V_{CES}) + V_{BET} + V_{EE}}{V_{EE} - V_{BET}}. \quad (9.92)$$


S obzirom na to da kolo ima iste vremenske dijagrame na emitorima tranzistora TR_1 i TR_2, gornje jednačine važe i za drugo kvazistabilno stanje, s tim što treba promeniti samo indekse uz simbole odgovarajućih veličina.

Obratimo pažnju da napon na emitorima tranzistora TR_1 i TR_2 dostiže skoro dvostruku vrednost napona napajanja. Očigledno je da će toliki inverzni napon najčešće da bude veći od probojnog napona emitorskog spoja BV_{BEO}. Stoga je preporučljivo da se u bazne dovode tranzistora TR_1 i TR_2 postavi po jedna obična zaštitna dioda na red sa odgovarajućim emitorskim spojem tranzistora.

Multivibrator sa dva komplementarna regeneratina prekidača odlikuje se pre svega velikom brzinom rada. Kako je integracioni efekat potpuno odstranjen to brzina rada zavisi praktično samo od brzine prekidanja komplementarnih tranzistora u prekidačima. Zbog toga se vreme uspostavljanja impulsa od desetak nanosekunada lako postiže sa tranzistorima granične učestanosti od nekoliko stotina megaherca. Osim toga izlazni priključci su skoro potpuno izolovani od vremenske mreže, a uz to su i izlazne otpornosti vrlo male. Zahvaljujući tome kolo može da bude prilično opterećeno, čak i kapacitivno, a da to ne utiče na učestanost oscilacija.

9.3.3. Kolo sa baznom vremenskom mrežom

Prikazaćemo još jedan multivibrator sa komplementarnim tranzistorima, kod koga je u jednu sprežnu granu regenerativnog prekidača ubačen vremenski kondenzator C, sl. 9.22[23]. Ovaj multivibrator je u suštini izrazito nesimetričan tako da generiše pravougaoni napon sa odnosom T_2/T_1 od nekoliko desetina hiljada,



Sl. 9.22. Komplementarni multivibrator sa baznom vemenskom mrežom
(a) šema kola
(b) vremenski dijagrami

pa i preko miliona[35]. Pored toga, radi se o multivibratoru sa najmanjim brojem komponenata, tim pre ako se ima još u vidu da otpornik R_B može da bude priključen i na napon V_{CC}. Najzad pošto su oba tranzistora u ovom kolu provodna u toku T_1 a neprovodna za vreme T_2, izrazito nesimetričan rad kola ima za posledicu veoma malu potrošnju električne energije.

Uključivanjem baterija V_{CC} i V_{BB} tranzistor TR_1 počinje da vodi, a njegova kolektorska struja pobuđuje tranzistor TR_2 koji takođe počinje da vodi. Usled toga nastaje porast napona ΔV na otporu R_C, koji se preko C prenosi na bazu TR_1. Zbog toga ovaj tranzistor ubrzo odlazi u zasićenje, a njegova izlazna struja dovoljno je velika da obezbedi zasićenje i tranzistora TR_2. U međuvremenu puni se kondenzator C, usled čega napon v_{B1} opada. Tranzistor TR_1 ulazi u aktivnu oblast rada, pa se sa opadanjem napona v_{B1} smanjuje i bazna struja tranzistora TR_2. Onog trenutka kada ta struja ne bude više dovoljno velika da održava izlazni tranzistor u oblasti zasićenja, on prelazi u aktivni režim. Time se ponovo uspostavlja regenerativni proces u kolu koji potpomaže započeto smanjenje struja u tranzistorima sve dotle dok se oni ne zakoče. Tada napon na otporu R_C pada na nulu, a za isti taj iznos opada i napon na bazi tranzistora TR_1. Time je završen kvazistabilni period T_1 u kome je izvršeno punjenje vremenskog kondenzatora.

U toku vremenskog intervala T_2 kondenzator C se prazni kroz pasivne komponente R_B, V_{BB} i R_C. Zbog toga napon baze prvog tranzistora raste i kad dostigne prag provođenja V_{BT1} završava se ovaj kvazistabilni period. Istaknimo ovom prilikom da otpornost R_B u kolu pražnjenja kondenzatora može da ima veoma veliku otpornost što, na primer, kod konvencionalnog multivibratora nije slučaj. To je posledica činjenice da je ovde dovoljna i vrlo mala struja kroz otpornost R_B da dovede tranzistore u zasićenje, jer se ona pojačava u tranzistoru TR_1.

U vremenskom intervalu T_1 kroz otpornost R_B prema bazi prvog tranzistora teče struja

$$I_R = \frac{V_{BB}}{R_B + R_{u1}}, \tag{9.93}$$

gde je $R_{u1} \approx h_{FE1} R_E$ — ulazna otpornost tranzistora TR_1. Istovremeno prema bazi tog tranzistora teče i struja punjenja kondenzatora

$$i_P = I_{PO}\, e^{-t/\tau_P}, \tag{9.95}$$

pri čemu su:

$$I_{PO} = \frac{V_{BT1} + \Delta V}{R_{u1}}$$ – početna struja punjenja

$$\Delta V = V_{CC} - V_{CES}$$ – amplituda izlaznog napona

i $\tau_P \approx C(R_B \| R_{u1}) \approx h_{FE1} C R_E$ – vremenska konstanta kola punjenja kondenzatora. Prema tome, za baznu struju prvog tranzistora može da se napiše jednačina

$$i_{B1}(t) = I_R + (I_{PO} - I_R)\, e^{-t/\tau_P}. \tag{9.95}$$

Napon baze prvog tranzistora dobija se jednostavno kao pad napona koji ova struja čini na ulaznoj otpornosti R_{u1}, naime

$$v'_{B1}(t) = kV_{BB} + (V_{CC} - V_{CES2} + V_{BET1} - kV_{BB})\, e^{-t/\tau_P}, \tag{9.96}$$

gde je $k = R_{u1}/(R_{u1} + R_B)$. Period T_1 završava se onog trenutka kada tranzistor TR_2 izlazi iz zasićenja. Tada je

$$I_{B2} = h_{FE1}\, i_{B1}(T_1) = \frac{I_{CS2}}{h_{FE2}}, \tag{9.97}$$

pri čemu je $I_{CS2} = \dfrac{V_{CC} - V_{CES2}}{R_C}$ – struja zasićenja tranzistora TR_2.

Prema tome, iz uslova

$$i_{B1}(T_1) = \frac{I_{CS2}}{h_{FE1} h_{FE2}} \tag{9.98}$$

nalazi se trajanje kvazistabilnog perioda

$$T_1 = \tau_P \ln \frac{\dfrac{V_{CC} - V_{CES2} + V_{BET1}}{R_{u1}} - \dfrac{V_{BB}}{R_B + R_{u1}}}{\dfrac{V_{CC} - V_{CES2}}{h_{FE1} h_{FE2} R_C} - \dfrac{V_{BB}}{R_B + R_{u1}}}. \tag{9.99}$$

U praktičnoj realizaciji brzog multivibratora sa baznom vremenskom mrežom otpornosti R_C i R_E su vrlo male. Imajući to u vidu i pod pretpostavkom da je $V_{CC} \gg V_{BET}$ gornji izraz može znatno da se uprosti tako da postaje

$$T_1 \approx h_{FE1} C R_E \ln \frac{h_{FE2} R_C}{R_E}. \tag{9.100}$$

Ovaj izraz pre svega pokazuje da je interval T_1 praktično nezavisan od napona napajanja kao i napona na PN spojevima tranzistora. S druge strane, međutim, on je funkcija strujnog pojačanja oba tranzistora. Uočimo pri tome da je fizička vremenska konstanta CR_E pomnožena faktorom h_{FE1}, što znači da se određena širina intervala T_1 može da postigne pri znatno manjem kapacitetu C nego u bilo kom drugom multivibratoru.

Vremenski period T_2 najlakše se određuje iz jednačine za napon na bazi tranzistora TR_1, koji postoji u toku pražnjenja vremenskog kondenzatora, naime

$$v''_{B1}(t) = V_{BB} + (V_K - \Delta V - V_{BB})\, e^{-t/CR_B}. \tag{9.101}$$

Sa V_K u gornjoj jednačini obeležena je vrednost napona $v'_{B1}(T_1)$, tj. napon baze na kraju perioda T_1. S obzirom na to da je vremenska konstanta kola punjenja vrlo mala moglo bi se prema jednačini (9.96) uzeti da je

$$v'_{B1}(T_1) = V_K \approx k V_{BB}. \tag{9.102}$$

Vremenski interval T_2 završava se kada bazni napon tranzistora TR_1 dostigne vrednost praga provođenja V_{BET1}. Prema tome, iz uslova $v_{B1}(T_1) = V_{BET1}$ nalazi se

$$T_2 = CR_B \ln \frac{V_{CC} - V_{CES} + (1-k)\, V_{BB}}{V_{BB} - V_{BET1}}. \tag{9.103}$$

Pošto je kod jako nesimetričnog kola $k \ll 1$ i ako se pretpostavi da je $V_{CC} \gg V_{BB} \gg V_{BET}$, onda se gornji izraz može da napiše u obliku

$$T_2 \approx CR_B \ln \left(1 + \frac{V_{CC}}{V_{BB}}\right). \tag{9.104}$$

Odavde vidimo da se period T_2 može da menja pomoću otpora R_B ili napona V_{BB}, pri čemu varijacija bilo jedne ili druge komponente praktično ne utiče na širinu impulsa T_1. Zahvaljujući tome, sa ovim multivibratorom i može da se postigne tako veliki odnos T_2/T_1.


Odnos pauza/impuls ovog multivibratora može još više da se poveća ako se smanji trajanje perioda T_1. To se, naravno unekoliko može da postigne povoljnim izborom komponenata koje sadrži jednačina (9.100). Međutim, efikasno smanjenje ovog intervala dobiće se ako se ograniči napon baze tranzistora TR_1 u periodu njegovog provođenja na neku nižu vrednost. To se može jednostavno da postigne pomoću diode D i odgovarajućeg referentnog napona V_R, kako je to na slici pokazano isprekidanom vezom. Očigledno je da ta dioda treba da ima malu otpornost i da bude vrlo brza.

9.4. MULTIVIBRATORI SA UNIPOLARNIM TRANZISTORIMA

Regenarativna astabilna kola izgrađuju se ponekad i sa unipolarnim tranzistorima. Njihova prednost je, pored manje osetljivosti na temperaturske promene, i u tome što su pogodnija za dobijanje dužih kvazistabilnih intervala. Kod kola sa bipolarnim tranzistorima veličina otpora R_B ograničena je uslovom zasićenja. Ovde, međutim, odgovarajući otpor nije time ograničen, jer kroz njega praktično ne protiče nikakva struja. Otuda vremenske konstante, koje uglavnom određuju trajanje kvazistabilnih stanja, mogu da budu vrlo velike.

9.4.1. Kola sa fetovima

Multivibratorsko kolo sa fetovima potpuno odgovara konvencionalnom multivibratoru. Takvo kolo sa ukrštenom spregom dato je na sl. 9.23[8,9,11]. Na istoj slici pokazani su i vremenski dijagrami napona na drejnu i gejtu feta FT_1. Drugi par dijagrama bio bi po obliku identičan, ali komplemetaran sa ovim. Iz priloženih



Sl. 9.23. Multivibrator sa fetovima
(a) šema kola
(b) vremenski dijagrami

dijagrama vidi se da multivibrator sa fetovima radi na isti način kao i onaj sa tranzistorima, ali za razliku od njih, ovde je napon praga provođenja feta negativan i iznosi nekoliko volti. Pored toga, kao razliku navedimo i to da je napon $V_{DS}>V_{GS}$, jer je $V_{DS}>0{,}5\text{V}$ — obično iznosi 0,7 V, a $V_{GS}<0{,}5$, najčešće oko 0,4 V. Visok napon drejna provodnog feta kao i velika udaljenost praga provođenja od nultog nivoa — za oko 4 — 5V — čine loše strane impulsnih kola sa fetom uopšte.

Vremenski period T_1 nalazi se na već poznat način — pomoću napona na gejtu neprovodnog feta FT_1. Promena ovog napona u posmatranom intervalu vrši se prema jednačini

$$v_{G1}(t)=V_{DD}-(V_{DD}-\Delta V_2)\,e^{-t/\tau_1}, \tag{9.105}$$

pri čemu su: $\Delta V_2=V_{DD}-V_{DS2}$ — amplituda izlaznog napona na fetu FT_2, a $\tau_1\approx CR_G$ — vremenska konstanta kola pražnjenja kondenzatora C. Kada ovaj napon poraste na vrednost praga provođenja, nastaje izmena statičkih stanja kola, čime se završava period T_1. Prema tome, iz uslova $v_{G1}(T_1)=V_{GT1}$ nalazi se da je

$$T_1=CR_G\,ln\frac{2V_{DD}-V_{G1}-V_{D2}}{V_{DD}-V_{GT1}}. \tag{9.106}$$

Obratimo pažnju da vrednost napona praga provođenja feta treba da se unese u gornji izraz sa negativnim predznakom.

Prednja ivica impulsa koji se formira na izlazu multivibratora sa fetovima, sastoji se iz dva dela. Prvi — početni deo je vrlo brz i nastaje kao posledica brze promene napona na gejtu spregnutog feta, kada ovaj uđe u aktivni režim. Drugi, završni deo formiranja prednje ivice je praćen integracionim efektom zbog punjenja


vremenskog kondenzatora. Kako je tada napon na gejtu spregnutog feta V_{GS} pozitivan, to je PN spoj feta polarizovan direktno, pa je njegova ulazna otpornost mala. Zahvaljujući tome, punjenje vremenskog kondenzatora vrši se dosta brzo, jer vremenska konstanta kola punjenja

$$\tau_P \approx C R_D \tag{9.107}$$

ima relativno malu vrednost.

9.4.2. Kola sa mosfetovima

Multivibratorsko kolo sa mosfetovima ne može da bude potpuno isto kao i napred opisano kolo sa fetovima. Do tog zaključka lako se dolazi ako se razmotre kola punjenja i pražnjenja vremenskih kondenzatora u multivibratoru na sl. 9.24. Kako je ulazna otpornost mosfeta uvek vrlo velika, to se preko nje ne može da vrši ni punjenje ni pražnjenje pomenutih kondenzatora. Zbog toga se punjenje kondenzatora obavlja preko otpornosti R_G i provodnog mosfeta. Prema tome, kvazistabilno stanje kontroliše se vremenom punjenja jednog od kondenzatora. U toku tog kvazistabilnog stanja treba da se isprazni drugi kondenzator. Ako diode D u kolu ne bi postojale pražnjenje bi se vršilo kroz otpornike R_G i R_D. Kako je vremenska konstanta ovog kola veća nego kola punjenja kondenzatora, to je pravilan rad takvog multivibratora nemoguć. Zbog toga je potrebno smanjiti ukupnu otpornost u kolu pražnjenja, što je i učinjeno vezivanjem dioda D. U stvari primenjena je ista tehnika kao i u tranzistorskom multivibratoru, samo što je tamo umesto diode D korišćen emitorski spoj provodnog tranzistora.



Sl. 9.24. Multivibrator sa mosfetovima

U praktičnim realizacijama veću primenu nalaze mosfetovski multivibratori sa jednim vremenskim kondenzatorom, sl. 9.25[8,9,11,24]. Kao i u drugim kolima sa jednim akumulacionim elementom tako i ovde jednosmerni uslovi rada kola pri otvorenoj petlji, tj. sa odstranjenim kondenzatorom C, moraju biti podešeni tako da mosfetovi budu u aktivnoj oblasti rada. U tom slučaju će priključeni kondenzator moći da kontroliše napon na gejtu mosfeta i time da utiče na trajanje kvazistabilnih stanja.


U vremenskom intervalu T_1 mosfet MF_2 je u provodnom, a MF_1 u neprovodnom stanju jer je $v_{G1} = v_{D2} < V_{GT1}$. Kroz vremenski kondenzator C teče struja i_2 usmerena iz baterije V_{DD} preko R_{D1}, R i MF_2 prema masi. Kako se ova struja u toku vremena smanjuje, to napon na gejtu mosfeta MF_2 opada prema jednačini

$$v_{G2}(t) = V_{D2} - [V_{D2} - (V_{GT2} + \Delta V_1)]\, e^{-t/\tau_1}, \tag{9.108}$$

gde su: $\Delta V_1 = V_{DD} - V_{D1}$ — amplituda impulsa na drejnu mosfeta MF_1

i $\tau_1 \approx C(R + R_{D1})$ — vremenska konstanta kola.

Mosfet MF_2 biće u dubokom provođenju tj. u omskoj oblasti sve dok je zadovoljen uslov da je $|V_{DS}| \geqslant |V_{GS} - V_{GST}|$. Kad napon gejta opadne do granične



Sl. 9.25. Multivibrator sa jednim kapacitetom
(a) šema kola
(b) vremenski dijagrami

vrednosti ove oblasti $V_{GSBT} = V_{DS} + V_{GST}$, mosfet prelazi u oblast zasićenja, gde se ponaša kao aktivni element. Zahvaljujući tome u kolu nastaje regenerativni proces, koji ubrzo dovršava započetu promenu stanja. Prema tome, iz uslova

$$v_{G2}(T_1) = V_{GBT2} = V_{D2} + V_{GT2} \tag{9.109}$$

nalazi se trajanje kvazistabilnog intervala

$$T_1 = C(R + R_{D1})\, ln \frac{V_{DD} - V_{D1} - V_{D2} + V_{GT2} \cdot}{V_{GT2}}. \tag{9.110}$$

Na završetku perioda T_1 mosfet MF_2 prelazi u neprovodno stanje, a visoki napon na njegovom drejnu odvodi mosfet MF_1 u omsku oblast jer je $V_{D2} = V_{G2} > V_{GBT1}$. Nastali pad napona ΔV_1 na drejnu MF_1 prenosi se preko C na gejt mosfeta MF_2 i drži ga u zakočenom stanju. U međuvremenu uspostavlja se struja i_2 kroz vremenski kondenzator C, koja je sada usmerena iz baterije V_{DD} preko R_{D2}, R i MF_1 prema masi. Smanjivanjem ove struje u toku perioda T_2 nastaje povećanje napona gejta mosfeta MF_2 prema jednačini

$$v_{G2}(t) = V_{DD} - [V_{DD} - (V_{GBT2} - \Delta V_1)]\, e^{-t/\tau_2}, \tag{9.111}$$

gde je $\tau_2 \approx C(R+R_{D2})$ — vremenska konstanta posmatranog kola. Ovaj kvazistabilni period završava se kada gornji napon dostigne vrednost praga provođenja V_{GST2}. Prema tome, iz uslova

$$v_{G2}(T_2) = V_{GT2} \tag{9.112}$$

nalazi se vremenski interval

$$T_2 = C(R+R_{D2})\, ln \frac{2V_{DD} - V_{D1} - V_{D2} - V_{GT2}}{V_{DD} - V_{GT2}}. \tag{9.113}$$

Pod pretpostavkom da je $V_{DD} \gg V_{GT}$ gornji izraz svodi se na već poznatu formulu

$$T_2 \approx 0{,}7\, C(R+R_D). \tag{9.114}$$

Napomenimo još da su vremenske konstante τ_1 i τ_2 približno iste jer su obično $R_{D1}=R_{D2}$. U tom slučaju, međutim, izlazni napon multivibratora ne može da bude kvadratni jer je sigurno $T_1>T_2$.

9.5. ASTABILNA KOLA SA KARAKTERISTIKOM NEGATIVNE OTPORNOSTI PREKIDAČA

Astabilna kola izgrađuju se ponekad i pomoću aktivnih elemenata koji poseduju karakteristiku sa negativnom otpornošću. Poznato je da se karakteristika takvih elemenata sastoji iz tri dela pri čemu srednji deo pokazuje prisustvo negativne otpornosti. Ako su radni uslovi kola sa ovakvim prekidačom podese tako, da radna prava preseca samo deo karakteristike sa negativnom otpornošću, onda se kolo ponaša kao astabilno, tj. njegova statička stanja su kvazistabilna. Razumljivo je je da će ovakvo kolo moći da osciluje ukoliko poseduje odgovarajući akumulacioni element, čije će opterećenje moći da kontroliše trajanje kvazistabilnih stanja.

Najpoznatija astabilna kola u kojima se koristi karakteristika negativne otpornosti izgrađena su sa tunelskim diodama i sa jednospojnim tranzistorima. Ova kola odlikuju se pre svega malim brojem angažovanih elemenata. Posebno, kola sa tunelskim diodama odlikuju se i velikom brzinom rada. Napomenimo ovde, da se kao generatori vrlo brzih impulsa upotrebljavaju još i kola sa tranzistorima koji rade u lavinskoj oblasti[25], ali zbog relativno visoke disipacije njihova primena je ograničena samo na specifične slučajeve.


9.5.1. **Kolo sa tunelskom diodom**

Astabilno kolo sa tunelskom diodom dato je na sl. 9. 26a[4,9,26]. Radna tačka B na sl. 9.26b podešena je izborom napona V_{BB} i otpora R_S tako da bude negde oko sredine oblasti karakteristike u kojoj se ispoljava negativna otpornost. Uočimo da je napon napajanja ovog kola dosta mali. Njegova vrednost ograničena je naponima tunelske diode pri vrhu i pri dnu karakteristike, naime

$$V_P < V_{BB} < V_V. \tag{9.115}$$


Induktivnost L služi kao akumulacioni element u kolu. Kada je induktivnost relativno velika, energija akumulirana u njoj usled proticanja struje ne može da disipira u kratkom vremenskom intervalu. Zbog toga napon na diodi raste tako da zalazi u oblast karakteristike sa pozitivnom otpornošću. Na taj način ovaj

napon dobija približno pravougaoni oblik, koji je u idealnoj formi prikazan na sl. 9.27.



Sl. 9.26. Astabilno kolo sa tunelskom diodom
(a) šema kola
(b) radni režim kola

Izvršimo analizu rada astabilnog kola sa tunelskom diodom. Uključivanjem napona V_{BB} započinje kvazistabilni period T_1. Struja u kolu postepeno raste usled čega se u induktivnosti L akumulira odgovarajući električni tovar. Pošto je napon V_{BB} veći od napona V_B u radnoj tački kola, to struja u kolu raste ka vrednosti većoj od I_P. Prešavši ovu vrednost trebalo bi da nastane smanjivanje ove struje u negativnoj oblasti karakteristike. Međutim, pošto se induktivnost suprotstavlja smanjenju struje, to se brzo puni diodna kapacitivnost tako, da napon na diodi dostiže vrednost V_C. Prema tome, vremenski interval T_1 završava se kada struja diode dostigne vrednost I_P. Promena struje u ovom intervalu odvija se prema jednačini



Sl. 9.27. Vremenski dijagrami kola na sl. 9.26

$$i_1 = \frac{V_{BB}}{R_1} - \left(\frac{V_{BB}}{R_1} - I_V\right) e^{-t/\tau_1}, \qquad (9.116)$$

pri čemu je $\tau_1 = L/R_1$ — vremenska konstanta kola u kvazistabilnom periodu T_1, a

$$R_1 = R_S + R_A, \qquad (9.117)$$

gde je $R_A = \dfrac{V_P}{I_P}$ — ekvivalentna otpornost segmenta A linearizovane karakteristike diode. Koristeći uslov $i_1(T_1) = I_P$, iz jednačine (9.116) se nalazi

$$T_1 = \frac{L}{R_1} \ln \frac{V_{BB} - R_1 I_V}{V_{BB} - R_1 I_P}. \qquad (9.118)$$

Što se tiče brzine promene napona od vrednosti V_P do V_C, odnosno vremena uspostavljanja generisanih impulsa, merodavna je vremenska konstanta punjenja kapacitivnosti diode, pa se stoga uzima da je

$$t_r \approx C_D R_C, \qquad (9.119)$$

gde je C_D kapacitivnost tunelske diode, a

$$R_C = \frac{V_C - V_V}{I_P - I_V} \tag{9.120}$$

je ekvivalentna otpornost segmenta C linearizovane karakteristike diode.

U kvazistabilnom stanju T_2 napon napajanja V_{BB} je manji od napona V_C na tunelskoj diodi. Zbog toga nastaje disipiranje nagomilanog električnog tovara u otpornostima kola, usled čega se smanjuju struja i napon tunelske diode. Kada struja padne ispod vrednosti I_V, dioda ponovo zalazi u negativnu oblast karakteristike. U vezi s tim trebalo bi da nastane naglo povećanje struje u kolu. Kako se induktivnost, međutim, suprostavlja toj promeni, u ovoj oblasti vrši se samo pražnjenje diodne kapacitivnosti tako da napon na diodi ubrzo pada na vrednost V_A. Prema tome, vremenski interval T_2 završava se kada struja u kolu opadne na vrednost I_V. Struja u ovom kvazistabilnom stanju izražena je jednačinom

$$i_2 = \frac{V'_{BB}}{R_2} - \left(\frac{V'_{BB}}{R_2} - I_P\right) e^{-t/\tau_2}, \tag{9.121}$$

pri čemu je $\tau_2 = L/R_2$ — vremenska konstanta kola u periodu T_2, a

$$R_2 = R_S + R_C, \tag{9.122}$$

gde je R_C ekvivalentna otpornost segmenta C, data jednačinom (9.120). Ekvivalentni napon napajanja kola u ovom slučaju iznosi $V'_{BB} = V_V - R_C I_V - V_{BB}$, jer se segment C zamenjuje rednom vezom ekvivalentnog napona V_V i otpornosti R_C. Koristeći uslov $i_2(T_2) = I_V$, konačno se nalazi trajanje perioda

$$T_2 \approx \frac{L}{R_2} \ln \frac{V_V - V_{BB} + R_2 I_P}{V_V - V_{BB} + R_2 I_V}. \tag{9.123}$$

Što se tiče brzine promene napona od vrednosti V_V do V_A, odnosno vremena opadanja generisanih impulsa, tu je merodavna vremenska konstanta pražnjenja kapacitivnosti diode, pa se stoga može uzeti da je


$$t_f \approx C_D R_A \tag{9.124}$$

9.5.2. **Kolo sa jednospojnim tranzistorom**

Bistabilno kolo sa jednospojnim tranzistorom pokazano je ranije na sl.8.23. Ovo kolo može da radi i kao astabilno ako se otpornik R_1 zameni kondenzatorom, a jednosmerni radni režim kola podesi tako da radna prava preseca karakteristiku tranzistora samo u negativnoj oblasti karakteristike. Kod takvog astabilnog kola trajanje kvazistabilnih perioda kontroliše se procesom punjenja i pražnjenja dodatog kondenzatora. Pored toga što izlazni naponi na bazama tranzistora nemaju pravilan pravougaoni oblik, loša strana ovakvog kola je što ne postoji mogućnost kontrolisanja vremena pražnjenja kondenzatora.

Astabilno kolo sa jednospojnim tranzistorom kod koga se trajanja oba kvazistabilna stanja mogu da kontrolišu prikazano je na sl. 9.28[4, 9]. Jednosmerni režim rada kola ilustrovan je na sl. 9.28b. Najzad, vremenski dijagrami napona u


karakterističnim tačkama kola ucrtani su na sl. 9.29. Koristeći navedene slike neće biti teško da se izvrši i analiza rada ovog astabilnog kola.



Sl. 9.28. Astabilno kolo sa jednospojnim tranzistorom
(a) šema kola
(b) radni režim kola

Uključivanjem napona V_{BB} započinje period T_1 u kome se puni kondenzator C kroz diodu D. Pošto je napon $v_E < V_{ET}$, tranzistor je zakočen. Efektivni napon napajanja i otpornost opterećenja ulaznog kola dobijaju se kao Tevenenovi ekvivalenti

$$V_{EE} = \frac{R_1}{R_1 + R_2} V_{BB} \quad \text{i} \quad R_E = \frac{R_1 R_2}{R_1 + R_2}, \tag{9.125}$$



Sl. 9.29. Vremenski dijagrami kola na sl. 9.27

pri čemu je zanemaren uticaj diode D. Da bi kolo moglo da osciluje neophodno je podesiti odgovarajuće komponente kola tako, da bude $V_{EE} > V_{ET}$. Napon na emitoru u posmatranom stanju kola raste prema jednačini

$$v_E = V_{EE} - (V_{EE} - V_B)\, e^{-t/\tau_1}, \tag{9.126}$$

gde je $\tau_1 = CR_E$ — vremenska konstanta punjenja vremenskog kondenzatora, dok je V_B napon u mirnoj radnoj tački B. Ovu radnu tačku određuje napon V_{BB} i otpor R_2 i odnosi se na period T_2 kada je jednospojni tranzistor provodan a dioda neprovodna. Iako se navedena radna tačka nalazi u negativnoj oblasti karakteristike v_E—i_E, ona je stabilna, pošto je tada kapacitet C, kao akumulacioni element kola, odvojen neprovodnom diodom D od emitorskog priključka. Tačnije rečeno, ekvivalentna kapacitivnost redne sprege kondenzatora i inverzno polarizovane diode nedovoljna je za nastajanje nestabilnog stanja u kolu. Kvazistabilni period T_1 u kome je dioda D provodna a tranzistor JTR zakočen

završava se kada emitorski napon dostigne napon vrha karakteristike, odnosno prag provođenja tranzistora V_{ET}. Prema tome iz uslova $v_B(T_1)=V_{ET}$ nalazi se da je

$$T_1 = CR_E \ln \frac{V_{EE} - V_B}{V_{EE} - V_{ET}}, \tag{9.127}$$

pri čemu su vrednosti za R_E i V_{EE} date u jednačinama (9.125).

Čim je jednospojni tranzistor počeo da vodi, napon na njegovoj bazi se smanjio tako da je dioda D sada inverzno polarizovana. Prema tome, u kvazistabilnom periodu T_2 dioda je zakočena a tranzistor vodi, održavajući napon na emitoru $v_E=V_B$. U takvim uslovima započinje pražnjenje vremenskog kondenzatora tako da se promena napona na njemu može izraziti jednačinom

$$v_C = (V_{ET} - V_D)\, e^{-t/\tau_2}, \tag{9.128}$$

gde je $\tau_2=CR_1$ — vremenska konstanta kola pražnjenja kondenzatora C. Vremenski interval T_2 završava se kada ovaj napon dostigne vrednost $V_B—V_{DT}$ pri kojoj dioda D započinje da vodi. Kako se zbog toga ulazna struja tranzistora smanjuje, ovaj se blokira i time ponovo započinje period T_1. Prema tome, iz uslova $v_C(T_2)=V_B - V_{DT}$ nalazi se da je

$$T_2 = CR_1 \ln \frac{V_{ET} - V_D}{V_B - V_{DT}}. \tag{9.129}$$

Da bi se odredila amplituda izlaznog napona potrebno je raspolagati karakteristikama I_{B2} — V_{B2} za vrednosti ulazne struje $I_E=0$ i $I_E=(V_{BB}—V_b)/R_2$. S obzirom da su emitorske struje u oba slučaja konstantne, to su gornje i donje ivice generisanih impulsa potpuno ravne.

9.6. ASTABILNO KOLO SA INTEGRISANIM KOMPONENTAMA

Prilikom razmatranja flipflopa kao memorijskog elementa u poglavlju 8.8. pokazano je da se bistabilna kola mogu da izgrađuju koristeći logičke NI ili NILI elemente. Pošto se ovi elementi uveliko proizvode kao integrisane komponente, to je konstrukcija flipflopova sa njima daleko pojednostavljena. Tako se, na primer, RS flipflop dobija jednostavnim spajanjem odgovarajućih ulaza i izlaza integrisanih komponenata, sl. 8.28. Štaviše nema nikakvih teškoća da se ceo flipflop izvede u integrisanoj formi i to sa mnogostranim mogućnostima kao što je, na primer, onaj na sl. 8.35.

Astabilna kola takođe se mogu da realizuju pomoću integrisanih komponenata. Kompletna integrisana astabilna kola, međutim, retko se kad proizvode zbog teškoća vezanih za potrebu akumulacionih elemenata. Naime, poznato je da se u integrisanoj tehnologiji mogu da ostvare samo relativno male kapacitivnosti. Zbog toga se pri izgradnji astabilnih kola koriste samo integrisane komponente bez potrebnih kondenzatora koji se naknadno dodaju spolja. Štaviše spolja se dodaju još i otpornici, koji sa odgovarajućim kondenzatorima određuju učestanost astabilnog kola.


Od integrisanih komponenata za izgradnju astabilnih kola koriste se logički elementi kao i diferencijalni pojačavači. Multivibrator sa ukrštenom spregom je u stvari pogodna sprega dva invertora. Da li će se kao invertori da koriste elementarna

NE kola, ili osnovna bilo NI ili NILI kola, stvar je usvojene koncepcije u realizaciji sistema. O ovim astabilnim kolima biće više reči u idućoj glavi, odnosno u poglavlju 10.6. Ovde, međutim, razmotrićemo još samo astabilna kola sa diferencijalnim pojačavačom.

Ako se na diferencijalnom pojačavaču izvede pozitivna sprega tako, da njegovo kružno pojačanje bude veće od jedan, takav pojačavač ponaša se kao regenerativni prekidač. Primena takvog prekidača kao bistabilnog kola pokazana je ranije na sl. 8.43. Ovakvo kolo, međutim, može da bude i astabilno ako poseduje za to neophodni akumulacioni element, odnosno reaktivnu komponentu.

Na sl. 9.30a pokazano je astabilno kolo sa diferencijalnim pojačavačom.(8,27,39) Preko otpornika R_1 i R_2 izvedena je pozitivna povratna sprega sa izlaza pojačavača na njegov neinvertorski ulaz. Faktor povratne sprege kola je

$$k=\frac{R_1}{R_1+R_2}. \tag{9.130}$$



Sl. 9.30. Astabilno kolo sa diferencijalnim pojačavačom
(a) šema kola
(b) vremenski dijagrami

Da bi kolo bilo regenerativno ovaj faktor mora da zadovolji uslov $kA>1$ koji je dat ranije u jednačini (8.75). Pored navedene povratne sprege, sa izlaza pojačavača ostvarena je veza preko otpora i R i sa invertorskim ulazom, na koji je priključen vremenski kondenzator C. Punjenje i pražnjenje ovog kondenzatora vrši se, znači, preko otpora R pa je vremenska konstanta akumulacione mreže u oba kvazistabilna stanja $\tau=RC$.

Način rada astabilnog kola sa diferencijalnim pojačavačom ilustrovan je vremenskim dijagramima napona na sl. 9.30b. U vremenskom intervalu T_1 na izlazu kola je visokonaponski nivo $v_I=V_{IV}$, pa se kondenzator C puni preko otpora R. Promena napona na kondenzatoru u toku njegovog punjenja vrši se prema jednačini

$$v_{C1}=V_{IV}-(V_{IV}-kV_{IN})\,e^{-t/\tau}. \tag{9.131}$$

Vidimo, dakle, da ovaj napon raste prema vrednosti V_{IV}. Međutim, kad on dostigne referentnu vrednost kV_{IV}, koja se nalazi na neinvertorskom ulazu pojačavača, na-

ponski nivo kola na izlazu se menja, čime se završava period T_1. Prema tome, iz uslova $v_{C1}(T_1) = kV_{IV}$ nalazi se da je

$$T_1 = RC\, ln \frac{V_{IV} - kV_{IN}}{V_{IV} - kV_{IN}}. \tag{9.132}$$

U vremenskom intervalu T_2 kolo se nalazi u niskonaponskom stanju pri čemu je $V_I = V_{IN}$. Zbog toga nastaje pražnjenje kondenzatora C, te napon na njemu opada ka vrednosti V_{IN} prema jednačini

$$v_{C2} = V_{IN} - (V_{IN} - kV_{IV})\, e^{-t/\tau}. \tag{9.133}$$

Vremenski period T_2 završava se u trenutku izjednačenja gornjeg napona sa ıeferentnim, koji u ovom slučaju iznosi kV_{IN}. Prema tome, iz uslova $v_{C2}(T_2) = kV_{IN}$ dobija se

$$T_2 = RC\, ln \frac{V_{IN} - kV_{IV}}{V_{IN} - kV_{IN}}. \tag{9.134}$$

Iz jednačina (9.132) i (9.134) vidi se da će izlazni napon opisanog kola da bude kvadratnog oblika ako su $|kV_{IN}| = |kV_{IV}|$, odnosno $|V_{IV}| = |V_{IN}|$.


Uočimo da se opisano astabilno kolo sastoji iz dva osnovna impulsna kola: integratora i regenerativnog komparatora. Integrator čini pasivna RC mreža i ukoliko je njena vremenska konstanta dovoljno velika promena napona na invertorskom ulazu pojačavača biće približno linearna. Komparator je preostali deo mreže, koji, kao što znamo, predstavlja Šmitovo kolo dato na sl. 8.43. Da bi temperaturska stabilnost komparatora bila veća potrebno je da otpornosti opterećenja oba ulaza budu približno jednake. Zbog toga se ponekad na invertorski ulaz dodaje još jedna otpornost, čiji se drugi kraj vezuje na negativni napon napajanja diferencijalnog sklopa.

9.7. **Primena astabilnih kola**

Astabilna kola nalaze vrlo veliku primenu kako u impulsnoj tako i u digitalnoj elektronici. Pre svega ona se koriste za izgradnju generatora impulsa, bilo da se radi o laboratorijskim instrumentima ili, pak, o sinhronizovanim generatorima u digitalnim uređajima. U mernoj tehnici multivibratorska kola se dosta koriste kao naponsko-frekventni konvertori, koji se u literaturi ponekad skraćeno obeležavaju VCO (voltage-controlled-oscillator). Pored toga ona nalaze sve veću primenu u raznim merenjima neelektričnih veličina, gde se koriste kao konvertori ili kao merni mostovi.

9.7.1. **Generatori impulsa**

Astabilna kola nisu ništa drugo do oscilatori pravougaonog napona. Zbog toga ova kola nalaze osnovnu primenu u izgradnji impulsnih generatora. Potreba za ovim generatorima je veoma velika naročito u laboratorijama za razvoj elektronskih kola. Podsetimo samo na potrebu okidanja flipflopova, ili na sinhronizaciju multivibratora. Uopšte uzevši pri ispitivanju rada bilo kakvog elektronskog prekidača koriste se pobudni signali, koje daje impulsni generator. Štaviše, karakteristike nekih linearnih kola, kao na primer širokopojasnih pojačavača, dobijaju se kao rezultat njihovog ponašanja na impulsnu pobudu.



Sl. 9.31. Oscilogrami napona nekih impulsnih generatora
(a) uzani impuls (1 ns/pod i 1 V/pod)
(b) prednja ivica impulsa (500 ps/pod i 1 V/pod)
(c) promenljive bočne ivice impulsa
(d) promenljiva amplituda impulsa

Da bi impulsni generator mogao da posluži za tako raznovrsnu primenu, on mora da poseduje mnoge dodatne mogućnosti, pored onih koje pruža bilo koje opisano astabilno kolo. Pre svega potrebno je omogućiti podešavanje svih parametara koji određuju oblik, trajanje i ponavljanje impulsa. Što se tiče samog ponavljanja impulsa, ono je najčešće periodično, ali se ponekad zahteva generisanje pojedinačnih impulsa, po spoljašnjoj komandi, kao i dvostrukih impulsa, čije vremensko rastojanje može proizvoljno da se menja. Kao primer navedimo karakteristike jednog impulsnog generatora za laboratorijske svrhe: učestanost oscilovanja 5Hz — 50MHz, trajanje impulsa 10 ns — 5 ms, kašnjenje impulsa do 50 ms, promena vremena uspostavljanja i opadanja impulsa od 5 ns — 0,5 ms, promenljiv pozitivan i negativan napon impulsa od 0 — 10 V na otporu od 50 oma, itd. Na sl. 9.31 pokazano je nekoliko oscilografskih snimaka izlaznog napona jednog impulsnog generatora.

U digitalnoj elektronici astabilna kola nalaze primenu kao taktni generatori i generatori binarnih reči. Taktni generatori održavaju sinhronizaciju pojedinih postupaka obrade podataka u digitalnim uređajima. Prema tome, to su generatori impulsa koji poseduju uglavnom konstantne, odnosno fiksne karakteristike. Ovi generatori čine sastavni deo digitalnog uređaja. Generatori binarnih reči, međutim, su laboratorijski instrumenti

koji, slično impulsnim generatorima, služe za ispitivanje digitalnih mreža. Izlazni napon ovih generatora sastoji se od povorke impulsa, koja odgovara programiranoj digitalnoj reči, odnosno informaciji. Dužina reči može da se menja obično od 1—16 impulsa, što odgovara informaciji od istog broja bita. Impulsi svake povorke, bilo da odgovaraju vrednosti logičke jedinice ili logičke nule, imaju tačno određenu vremensku poziciju, tj. sinhronizovani su taktnim generatorom čija se učestanost može da menja, recimo, u opsegu od 1 Hz — 10 MHz.


9.7.2. Naponsko-frekventni konvertori

Astabilna kola nalaze veliku primenu i u digitalnim mernim instrumentima. U ovoj oblasti primene multivibrator se najčešće koristi kao naponsko-frekventni konvertor. Tu je u stvari iskorišćena mogućnost promene učestanosti multivibratora pomoću napona za polarizaciju baza tranzistora V_{BB}, koji u ovom slučaju služi kao kontrolni napon V_K. Koristeći jednačinu (9.16) za učestanost konvencionalnog simetričkog multivibratora može da se napiše izraz

$$f=\frac{f_\tau}{2\ln\left(1+\frac{V_{CC}}{V_K-V_{BES}}\right)}, \tag{9.135}$$

gde je $f_\tau=1/C_S R_B$. Vidimo, dakle, da je naponsko-frekventna karakteristika konverzije multivibratora sa ukrštenom spregom izražena zavisnošću f — V_K nelinearna. Za mnoge praktične svrhe, međutim, potrebna je linearna karakteristika konverzije. Takva karakteristika dobija se ako se obezbedi konstantna struja pražnjenja vremenskih kondenzatora u astabilnom kolu. To praktično znači da u kolu pražnjenja tih kondenzatora treba da postoji neki element koji će određivati veličinu struje pražnjenja nezavisno od napona na samom kondenzatoru. U izvesnoj meri ovaj zahtev bi bio ispunjen uzimanjem vrlo velike vrednosti otpornika u baznom kolu tranzistora. Međutim, u takvom slučaju teško bi se ispunio uslov zasićenja tranzistora dat jednačinom (9.2). Zbog toga se pomenuti otpornici radije zamenjuju aktivnim elementima koji se ponašaju kao strujni generatori.

Na sl. 9.32a ucrtan je konvencionalni multivibrator koji se često koristi kao naponsko-frekventni konvertor[28]. Ovo kolo je isto kao i ono na sl. 9.1, samo što



Sl. 9.32. Naponsko-frekventni konvertor sa konvencionalnim multivibratorom
(a) šema kola
(b) vremenski dijagrami

su ovde otpornici R_{B1} i R_{B2} zamenjeni strujnim izvorima, koje čine tranzistori TR_3 i TR_4. Bitna karakteristika strujnih izvora ogleda se u tome da oni imaju vrlo veliku izlaznu otpornost. Zbog toga tranzistori TR_3 i TR_4 rade sa uzemljenom bazom i to u aktivnom režimu, jer u takvim uslovima rada tranzistori ispoljavaju najveću izlaznu otpornost. Skrenimo pažnju da oba ova tranzistora moraju da budu stalno u provodnom režimu. To je zbog toga što u jednom istom kvazistabilnom stanju kroz jedan tranzistor prolazi struja pražnjenja vremenskog kondenzatora, a kroz drugi bazna struja prekidačkog tranzistora. Prema tome minimalna struja ovih izvora određena je uslovom zasićenja prekidačkih tranzistora. Tako, na primer, da bi se obezbedilo zasićenje tranzistora TR_2 mora da bude zadovoljen uslov

$$h_{FB4}\frac{V_K-(V_{BB}+V_{BE4})}{R_{E4}}>\frac{VV_{CC}-V_{CES2}}{h_{FE2}R_{C2}}. \qquad (9.136)$$

S obzirom da je kontrolni napon nezavisno promenljiva veličina, vidimo da njegova najmanja vrednost za simetrično kolo može da iznosi

$$v_{K\min}=V_{BB}+V_{BE}+\frac{R_E}{h_{FE}R_C}V_{CC}. \qquad (9.137)$$

Što se tiče vrednosti napona V_{BB}, nju treba odabrati tako da se osigura aktivni režim rada tranzistora TR_3 i TR_4. Najveći napon na kolektorima ovih tranzistora može da bude V_{BES} tranzistora TR_1 odnosno TR_2. Prema tome, najmanja vrednost napona V_{BB} trebalo bi da iznosi isto toliko, da bi se obezbedila sigurna inverzna polarizacija kolektorskih spojeva tranzistora u strujnim generatorima.

Rad naponsko-frekventnog konvertora ilustrovan je vremenskim dijagramima napona na sl. 9.32b. Karakteristično je uočiti da napon na bazi prekidačkog tranzistora raste linearno. To je posledica konstantne struje pražnjenja vremenskog kondenzatora. Ako se, naime, posmatra kvazistabilni period T_1 kada je tranzistor TR_1 neprovodan a TR_2 u zasićenju, onda se vrši pražnjenje kondenzatora C_{S2}. Struja pražnjenja iznosi

$$I_2=I_{CBO1}+I_{CBO3}+h_{FB3}I_{E3}, \qquad (9.138)$$

pri čemu je

$$I_{E3}=\frac{V_K-(V_{BB}+V_{BE3})}{R_{E3}} \qquad (9.139)$$

— emitorska struja tranzistora TR_3. S obzirom na to da se radi o konstantnoj struji pražnjenja vremenski interval T_1 može da se nađe iz jednačine

$$I_2T_1=C_{S2}\Delta V_2, \qquad (9.140)$$

gde je sa ΔV_2 označena promena napona na kondenzatoru C_{S2} u toku pražnjenja. Ta promena iznosi

$$\Delta V_2=[(V_{CC}-R_{C2}I_{CBO2})-V_{BES1}]-[V_{CES2}-V_{BET1}]. \qquad (9.141)$$

Prema tome, koristeći jednačine (9.138) do (9.141) za trajanje perioda T_1 nalazi se izraz

$$T_1=\frac{C_{S2}R_{E3}}{h_{FB3}}\cdot\frac{V_{CC}-V_{BES1}-V_{CES2}+V_{BET1}-R_{C2}I_{CBO2}}{V_K-V_{BB}-V_{BE3}+R_{E3}(I_{CBO1}+I_{CBO3})}. \qquad (9.142)$$

Primenjujući već uobičajene aproksimacije, karakteristika konverzije simetričnog kola može da se napiše u obliku

$$f \approx f_\tau \frac{V_K - (V_{BB} + V_{BE})}{2V_{CC}}, \tag{9.143}$$

gde je $f_\tau = 1/C_S R_E$. Vidimo, dakle, da se učestanost prikazanog konvertora menja linearno sa promenom kontrolnog napona V_K.

Što se tiče stabilnosti karakteristike, ona je ovde poboljšana time, što bazni napon prekidačkih tranzistora preseca prag provođenja pod povoljnijim nagibom. S druge strane, međutim, stabilnost kola je pogoršana usled temperaturske varijacije napona V_{BE} tranzistora u strujnim izvorima. Zbog toga će često biti potrebno da se izvede i odgovarajuća temperaturska kompenzacija konvertora, naročito s obzirom na varijacije napona emitorskog spoja tranzistora. U tom slučaju dosta lako se postiže stabilnost učestanosti reda 10^{-4} pa i 10^{-5} u vrlo širokom opsegu temperature[29, 30].

Minimalna vrednost kontrolnog napona data je jednačinom (9.137). Povećanjem ovog napona smanjuje se trajanje kvazistabilnih perioda. Prema tome, maksimalna vrednost napona V_K ograničena je minimalnim vremenom koje je potrebno za potpuno dopunjavanje vremenskog kondenzatora. Uzimajući za to vreme koje je dato jednačinom (9.37), iz jednačine (9.143) nalazi se da je

$$v_{K\max} = V_{BB} + V_{BE} + \frac{R_E}{3\,R_C} V_{CC}. \tag{9.144}$$

Unoseći vrednosti kontrolnog napona $V_{K\max}$ i $V_{K\min}$ u jednačinu (9.143) nalazi se faktor promene učestanosti konvertora

$$F_P = \frac{f_{\max}}{f_{\min}} = \frac{h_{FE}}{3}. \tag{9.145}$$

Još važniji parametar konvertora je svakako faktor konverzije, koji se obično definiše kao

$$F_K = \frac{\Delta f}{\Delta V_K} \tag{9.146}$$


Vidimo da se ovde u stvari radi o osetljivosti konvertora koja se izražava strminom, odnosno nagibom karakteristike konverzije. Diferencirajući jednačinu (9.143) po V_K za faktor konverzije konvencionalnog konvertora dobija se izraz

$$F_K = \frac{f_\tau}{2\,V_{CC}}. \tag{9.147}$$

Ovaj izraz pokazuje da se osetljivost konvertora povećava sa smanjenjem napona napajanja V_{CC}, kao i vremenske konstante $C_S R_E$. To upravo znači da multivibratori koji rade na višim učestanostima u principu imaju i veći faktor konverzije napona u frekvenciju.

Pored konvencionalnog i ostali tipovi multivibratora su manje ili više pogodni za primenu kao naponsko-frekventni konvertori. Razumljivo je da se u svim tim kolima može da ostvari linearna karakteristika konverzije, ako se odgovarajuće pasivne otpornosti u kolu zamene aktivnim na već pokazani način. Stoga smatramo

da o njima nema potrebe posebno da se govori. Pa ipak, zbog izvesnih specifičnosti, a i zbog jednostavnosti samog kola, pokazaćemo još i konvertor koji se ostvaruje pomoću komplementarnog multivibratora sa izrazitom nesimetrijom, sl. 9.33[31]. Očigledno je da se radi o multivibratorskom V/F konvertoru koji sadrži najmanji broj komponenata. Ukažimo da tranzistor TR_3 ima višestruku ulogu. U periodu pražnjenja kondenzatora on je u aktivnom režimu i predstavlja strujni izvor. U periodu punjenja kondenzatora njegov kolektorski spoj ima ulogu ograničavačke diode, koja je pokazana na sl. 9.22a. Istovremeno ovaj spoj kompenzira temperaturske promene napona na emitorskom spoju tranzistora TR_1.



Sl. 9.33. Najjednostavniji multivibratorski V/F konvertor

Pošto je upotrebljeni tip multivibratora izrazito nesimetričan, njegovu karakteristiku naponsko-frekventne konverzije određuje samo period pražnjenja vremenskog kondenzatora, naime

$$f \approx f_\tau \frac{v_K - V_{BE3}}{V_{CC}}. \tag{9.148}$$

Prema tome, primena ovog konvertora ograničena je na opseg učestanosti u kome je vreme punjenja kondenzatora zanemarljivo malo u poređenju sa vremenom pražnjenja. Drugim rečima, tačnost konverzije se pogoršava idući prema višim učestanostima. S druge strane, međutim, lako je videti da je ovde faktor konverzije dva puta veći nego u prethodnom slučaju, što znači da je ovaj konvertor osetljiviji. Isto tako i ulazna otpornost kola na mestu priključivanja kontrolnog napona je takođe dva puta veća. Pored toga, ovaj konvertor može da ima znatno nižu vrednost minimalnog kontrolnog napona, jer je uslov zasićenja obezbeđen ako je

$$h_{FE1} \frac{V_{K\min}}{R_{E3}} > \frac{V_{CC}}{h_{FE2} R_C}. \tag{9.148}$$

Upoređujući ovaj izraz sa onim u jednačini (9.136) vidimo da je minimalni kontrolni napon u ovom slučaju h_{FE1} puta manji. Zahvaljujući tome faktor promene učestanosti konvertora može da bude dosta veći.

Na kraju napomenimo da se naponsko-frekventni konvertori upotrebljavaju ponekad i kao modulatori različitih tipova. Promena učestanosti u zavisnosti od napona u suštini predstavlja postupak frekventne modulacije. Ova mogućnost multivibratora iskorišćena je u nekim radio i telekomunikacionim uređajima, gde je multivibrator upotrebljen kao frekventni modulator[36–38]. Isto tako on se može da upotrebi i kao širinsko-impulsni modulator[39].

9.7.3. Ostale primene multivibratora

Multivibratori nalaze sve veću primenu u mnogim oblastima merne tehnike. U principu multivibrator se u takvim primenama uvek pojavljuje kao konvertor jedne veličine u neku drugu. Tako, na primer, ako se u kolu na sl. 9.8 jedan od otpornika R_B zameni termistorom, takav multivibrator može da posluži za konverziju


temperature u učestanost. Još bolje karakteristike takvog konvertora dobijaju se ako se otpor R_{E3} u kolu na sl. 9.33 zameni termistorom[32]. S obzirom da se otpornost termistora menja eksponencijalno sa temperaturom, to se linearna karakteristika konverzije temperature bilo u frekvenciju ili u vreme može da postigne pogodnim korekcionim mrežama. Ako se kao senzorski element upotrebi termistor sa pozitivnim temperaturskim koeficijentom, ovaj konvertor može da posluži za merenje vrlo malih temperatura. Šta više, isto kolo može da se upotrebi i za konverziju brzine kretanja, na primer vazduha ili nekog drugog fluida u frekvenciju ili u vreme. U ovom slučaju koristi se sopstveno zagrevanje termistora kao detektor brzine kretanja fluida.

Osnovno multivibratorsko kolo može da se upotrebi i kao merni most[33,34]. Takva primena kola pokazana je na sl. 9.34. U ovom slučaju senzorski element se postavlja umesto jednog od otpornika R_B ili jednog od kondenzatora C_S. Senzorski element izaziva veću ili manju promenu razlike vremenskih intervala T_1 i T_2, odnosno trajanja kvazistabilnih perioda. Jednosmerni voltmetar, postavljen između kolektora tranzistora TR_1 i TR_2, meri razliku srednjih vrednosti napona na kolektorima. Ako je otpornost instrumenta vrlo velika, izmerena vrednost napona približno ima vrednost

$$V = \frac{T_1 - T_2}{T_1 + T_2} V_{CC}. \tag{9.149}$$

Trajanja kvazistabilnih intervala T_1 i T_2 mogu približno da se odrede pomoću jednačine (9.17). Prema tome, ako se radi o kapacitivnom senzoru, onda se gornji napon dobija u obliku

$$V = \frac{\frac{\Delta C}{2C}}{1 + \frac{\Delta C}{2C}} V_{CC}, \tag{9.150}$$



Sl. 9.34. Multivibratorski merni most

gde je ΔC promena jedne — senzorske kapacitivnosti C_S. Vidimo, dakle, da se ovde radi o konverziji kapacitivnosti u naponu.

Najzad, pomenimo da se multivibrator ponekad upotrebljava i kao delitelj učestanosti[4,9]. Ovakva njegova primena bazira na principu sinhronizacije multivibratora, pa se stoga kao ilustracija delitelja učestanosti može da koriste vremenski dijagrami na sl. 9.6. Naime, multivibvator radi kao delitelj učestanosti kad god postoje sinhronizacioni impulsi koji nisu u stanju da izazovu promenu stanja u kolu. To znači da je uslov delenja sadržan u zahtevu da perioda sinhronizacionog, odnosno pobudnog signala T_S bude višestruko manja od periode prirodnog oscilovanja multivibratora T, naime

$$T' = nT_S < T, \tag{9.151}$$

gde je n faktor delenja. U primeru ilustrovanom na slici faktor deljenja je $n=7$. To znači da se ciklus oscilovanja multivibratora pojavljuje na svakou sedmom ulaznom impulsu, odnosno da je učestanost multivibratora 7 puta manja od učestanosti pobudnog signala.

LITERATURA

1. *Abraham, H., Bloch, E.*: Le multivibrateur, Ann. Phys. (Paris), Vol. 12, 1919, str. 237
2. *Eccles, W. H., Jordan, F. W.*: A trigger utilizing three electrode thermionic vacuum tubes, Radio Rev., Vol. 1, No. 3, 1919, str. 143
3. *Neeteson, P. A.*: Transistor à jonctions dans les montages à impulsions, Bibl. technique Philips, Dunod, Paris, 1961, gl. 3
4. *Millman, J., Taub, H.*: Pulse, Digital and Switching Waveforms, McGraw-Hill, New York, 1965, pgl. 11.12, 11.14, 13.8 i 13.13
5. *Harris, J. N., Gray, P. E., Searle, C. L.*: Digital Transistor Circuits, John Wiley, New York, 1966, pgl. 3.5
6. *Доронкин, Е. Ф., Воскресенский, В. В.*: Транзисторные генераторы импулсов Свазв, Москва, 1968, гл. 2
7. *Sparkes, J. J.*: Transistor Switching and Sequential Circuits, Pergamon Press, Oxford, 1969, gl. 3
8. *Strauss, L.*: Wave Generation and Shaping, McGraw-Hill, New York, 1970, pgl.8.7—8.11
9. *Doyle, J. M.*: Pulse fundamentals, Prentice-Hall, Englewood Cliffs, 1973, gl. 12
10. *Barna, A., Porat, D. L.*: Integrated Circuits in Digital Electronics, John Wiley, New York, 1973, gl. 3
11. *Casasent, D.*: Digital Electronics, Quantum Publishers, New York, 1974, pgl. 6.5—6.8
12. *Rozner, F.*: Thermistor multivibrator circuits, Electronic Engng., Vol. 29. No. 355, Sept. 1957, str. 455
13. *Dodgson, P.*: Improved multivibrator, Electronic Engng., Vol. 35, No. 423, May 1963, str. 328
14. *Tesic, S.*: Pulses with variable mark-to-space ratio, Electronics, Vol. 38, No. 14, July 12, 1965, str. 78
15. *Rakovich, B.*: A transistor multivibrator, Electronic Engng., Vol. 33, No. 399, May 1961, str. 303
16. *Raković, B., Tešić, S.*: Multivibrator sa emitorskom spregom, Publ. Elektrotehn. fakult. u Beogradu, serija Telekom. i elektronika, No. 28—29, 1961, str. 1
17. *Tešić, S.*: Multivibratori sa emitorskom spregom, Tehnika — Elektrotehnika, God. 10, Br. 4, April 1961, str. 669 (E73)
18. *Bénéteau, P. I., Evangelisti, A.*: An improved emitter-coupled multivibrator, Application Report 19, Fairchild April 1962

    Alderisio, P., Evangelisti, A.: A fast switching emitter-coupled multivibrator, Application Report, Fairchild, Aug. 1966
19. *Jovanović, D. T.*: Multivibrator circuit using p-n-p and n-p-n junction transistors, Electronic Engng., Vol. 31, No. 375, May 1959, str. 301
20. *Hekimian, N. C.*: PNP-NPN circuit: New look at a familiar conection, Electronics, Vol. 35, No. 47, Nov. 23, 1962, str. 42
21. *Rakovich, B. Y., Tesic, S. L.*: A 5-Mhz switching multivibrator using a complementary pair of transistors, The Radio and Electr. Engineer, Vol. 35, No. 5, str. 297
22. *Rakovich, B. D., Tesic, S. L.*: A new transistor square- wave generator using two regenerative switches, IEEE Trans, Instrum and Measurement , Vol. IM-17, No. 1, March 1968, str. 68

    — Новая схема генератора прямоугольных импулсов, Контролъно-измерительная техника, Єкспресс-информация, № 30, 14 августа 1968, стр. 13.
23. *Tesic. S.*: Multivibrator with very small mark/space ratio, Electronic Engng., Vol. 39, No. 477, Nov. 1967, str. 671
24. *MacDougall, J. S.*: Applications of the silicon planar II MOS FET, Application Report 136, SGS-Fairchild, Nov. 1963
25. Avalanche pulse generator, Ferranti E-tine Transistor Applic. Feb. 1970, str. 59
26. *Chow, F. W.*: Principles of Tunnel Diode Circuits, John Wiley, New York, 1964, pgl. 6.5
27. The Application of linear microcircuits, SGS-Fairchild, London, 1966, pgl. 3.5
28. *Biddlcomb, R. W.*: Latest multivibrator improvement — Linear voltage-to-frequency converter, Electronics, Vol. 36, No. 17, April 26, 1963, str. 64
29. *Schwarz*, S.: Eine astabile (monostabile) transistorisierte Multivibratorschaltung hoher Frequenzkonstanz, NTZ, Jg. 16, H. 8, Aug. 1963, str. 433

30. *Teixeria, J.*: Diodes in a multivibrator lessen frequency variations, Electronics, Vol. 41, No. 14, July 8, 1968, str. 93

31. *Tesic, S.*: Simple voltage-to-frequency converter with increased frequency range, Electronics Letters, Vol. 4, No. 2, Jan. 26, 1968, str. 28

— Простой широкодияпазорый преобразователь напражения в частот, Контрольно-измерительная техника, Экспресс-информация, № 19, 22 мая 1968, стр. 38

32. *Stanković, D. K.*: Conversion of fluid thermal parameters into frequency and time by means of thermistors, IEEE Trans. Instrum. and Measurement, Vol. IM-24, No. 1, March 1975

33. *Maher, F.*: The multivibrator bridge for temperature measurement, J. Sci. Instrum., Vol. 44, No. 7, July 1967, str. 531

34. *Bayich, D. M.*: Temperature stabilized multivibrator bridge, J. of Physics E: Sci. Instruments, Vol. 5, No. 5, May 1972, str. 434

35. *Damljanović, D. D.*: Multivibrator with small mark-space ratio, Electronic Engng., Vol. 46, No. 558, Aug. 1974, str. 15

36. *Bell, E. C.*, *Robson, D.*: Use multivibrators in small telemetry systems, Proc. IEE, Vol. 114, No. 3, March 1967, str. 327

37. *Luna, A.*, *Cafissi, R.*: Transistorized frequency modulator for wide-band radio links, Alta Frequenza, Vol. 34, No. 8, Agosto 1965, str. 534

38. *Tešić, S.*: Prilog teoriji naponsko-frekventnih konvertora i njihova primena u sistemima za radiokomunikacije, Publ. Elektrotehn. fakult. u Beogradu, serija: Telekomun. i elektronika, No. 52, 1969

— Теория преобразователей напряжение-частота и их применение в системах радиосвязи, Радиолокация, телевидение, радиосвязь, Экспресс-информация, № 47 22 декабря 1971, стр. 1

39. *Pašalić, N.*: Jednostavni širinsko-impulsni modulatori s integriranim operacionim pojačalom, Automatika, God. 13, No. 4, Sept. 1972, str. 234

40. *Damljanović, D. D.*: New method for frequency stabilisation on transistor multivibrator, Proc. IEE, Vol. 120, No. 10, Oct. 1973, str. 1226

41. *Damljanović, D. D.*: New quartz multivibrator, Proc. IEE, Vol. 121, No. 5, May 1974, str. 640

GLAVA 10

MONOSTABILNA KOLA

Pri klasifikaciji regenerativnih kola rečeno je da monostabilno kolo ili monovibrator poseduje jedno stabilno i jedno kvazistabilno stanje. Prema tome, monostabilno kolo je u neku ruku hibrid bistabilnog i astabilnog kola, o kojima je bilo reči u prethodne dve glave. Stoga se konstrukcija, način rada, analiza i vremenski dijagrami ovih kola mogu da reprodukuju zahvaljujući poznavanju odgovarajućih kola u bistabilnom i astabilnom režimu rada.

Kod bistabilnih kola ne postoji mreža sa akumulacionim elementom, čije je energetsko stanje funkcija vremena. Zbog toga su statička stanja ovih kola neograničenog trajanja. Astabilna kola, međutim, poseduju dve akumulacione mreže, čija su energetska stanja zavisna od vremena. Pomenute mreže najčešće sadrže posebne akumulacione elemente, mada i jedan isti element može da bude korišćen u obe mreže. Bez obzira na to, zahvaljujući vremenskoj zavisnosti energetskih stanja u pomenutim mrežama, oba statička perioda ovih kola su ograničenog trajanja. Hibridna koncepcija monostabilnih kola ogleda se u tome, što ona sadrže jednu mrežu sa akumulacionim elementom, a drugu bez njega. Prema tome jedno statičko stanje ovih kola je ograničenog trajanja, a drugo neograničenog. Drugim rečima, monovibratori poseduju jedno stabilno i jedno kvazistabilno ustaljeno stanje. Razumljivo je da pored ovih ustaljenih stanja, monostabilna kola imaju i prelazna stanja u kojima se ispoljavaju regenerativna svojstva mreže.

Osnovna primena monostabilnih kola je za generisanje vremenskih intervala. U impulsnoj elektronici time se ostvaruje vremensko kašnjenje u cilju vremenskog podešavanja, odnosno usklađivanja rada pojedinih kola ili složenih mreža. U digitalnoj elektronici ova kola nalaze primenu kao naponsko-vremenski konvertori pri izgradnji mernih instrumenata, zatim u nekim uređajima za analogno-digitalnu konverziju itd.

U ovoj glavi biće prvo prikazani monovibratori sa ukrštenom spregom. Ova kola su osnovna ne samo po konfiguraciji već i po značaju koji imaju u praktičnoj primeni. Pored toga, biće posvećena izvesna pažnja monostabilnim kolima sa emitorskom spregom, zatim sa komplementarnim tranzistorima i najzad sa unipolarnim tranzistorima. Na kraju biće pomenuta i neka monostabilna kola sa prekidačima koji poseduju karakteristiku negativne otpornosti, kao i neki monostabilni sklopovi u integrisanoj tehnologiji.

10.1. MONOVIBRATOR SA UKRŠTENOM SPREGOM

– Kao što je poznato, regenerativna kola sa ukrštenom spregom su u stvari dvostepene pojačavačke mreže kod kojih je ostvarena obostrana sprega između izlaza jednog i ulaza drugog stepena. Da bi ovakva mreža imala monostabilan karakter potrebno je ispuniti sledeće uslove[3]:

1) mora da postoji samo jedno stanje kola u kome bar jedan prekidač nije u aktivnom režimu pri odstranjenom akumulacionom elementu;


2) jednosmerni uslovi mreže moraju biti tako podešeni da oba prekidača mogu da budu istovremeno u aktivnom režimu i

3) u aktivnom režimu prekidača sa ostvarenom pozitivnom povratnom spregom kružno pojačanje sistema pri nekoj učestanosti mora da bude veće od jedan.

Napomenimo da ovi uslovi važe ne samo za ovaj već i za bilo koji drugi tip monostabilnog multivibratora. Međutim, primena gornjih uslova najočiglednija je baš kod ovog tipa kola.

10.1.1. **Konfiguracija kola i način rada**

Osnovna konfiguracija monostabilnog kola sa ukrštenom spregom data je na sl. 10.1. Sprega između kolektora tranzistora TR_1 i baze tranzistora TR_2 ostvarena je preko akumulacione mreže sa kondenzatorom C. Prema tome, uslovi rada tranzistora TR_2 su potpuno isti kao i u odgovarajućem astabilnom kolu. Povratna sprega sa kolektora tranzistora TR_2 na bazu TR_1 izvedena je pomoću mreže koja nema akumulacioni karakter. Stoga uslovi rada tranzistora TR_1 potpuno odgovaraju onima kod bistabilnih kola sa ukrštenom spregom. U vezi s tim i uloga baterije V_{BB1} je poznata. Napomenimo, ipak, da se ovo kolo često konstruiše bez baterije V_{BB1} i otpornika R_B, čime se samo unekoliko ograničava mogućnost njegove primene. Što se tiče baterije V_{BB2} ona je neophodna samo kada se taj napon koristi kao nezavisno promenljiva veličina. U protivnom, otpornik R se redovno priključuje na napon V_{CC}.



Sl. 10.1 Monovibrator sa ukrštenom spregom

Proverimo primenu uslova monostabilnog rada na ovom kolu. Kad se ukloni kondenzator C prvi uslov je ispunjen time, da tranzistor TR_2 bude u zasićenju, ili TR_1 u neprovodnom stanju, ili i jedno i drugo, što je najčešće slučaj. Drugi uslov biće ispunjen ako napon na bazi tranzistora TR_2, koji je inače funkcija vremena, bude imao i takvu vrednost pri kojoj će oba tranzistora biti u aktivnom režimu. U ovom slučaju kružno pojačanje pri kratkospojenom kondenzatoru treba da bude veće od jedan, čime će biti ispunjen i treći navedeni uslov. Ovaj uslov može da se proveri analitički primenjujući ranije pokazane metode za iznalaženje kružnog pojačanja u ovakvim sistemima.

Monovibrator je okidno kolo. To znači da je za njegovo izvođenje iz stabilnog stanja potrebno dovesti okidni — upravljački impuls na odgovarajuću tačku kola.

Pošto je u stabilnom stanju posmatranog monovibratora tranzistor TR_1 neprovodan a TR_2 u zasićenju, to se okidanje kola može da izvede pozitivnim impulsom na bazi tranzistora TR_1, ili negativnim na bazi TR_2. Dovođenje okidnog impulsa vrši se na jedan od načina pokazanih u poglavlju 2.3. U konkretnom slučaju impuls V_S dovodi tranzistor TR_1 u aktivno stanje. Nastali pad napona na R_{C1} prenosi se na bazu tranzistora TR_2, koji iz zasićenja prelazi takođe u aktivno stanje. Zahvaljujući tome, u kolu nastaje regenerativni proces, jer se zbog smanjenja kolektorske struje tranzistora TR_2 povećava napon na bazi tranzistora TR_1. Ovaj samopomažući proces dovodi do konačne promene stanja u oba prekidača, tako da je sada tranzistor TR_1 u zasićenju, a TR_2 zakočen.

Novonastalo stanje u kolu je privremenog karaktera, jer je uslovljeno električnim tovarom akumuliranim u kondenzatoru C. Zbog smanjivanja ovog tovara napon na bazi tranzistora TR_2 raste prema vrednosti V_{BB2}. Međutim, kad taj napon dostigne nivo praga provođenja tranzistora TR_2, ovaj počinje da vodi. Usled toga se smanjuje napon na bazi tranzistora TR_1 tako da on prelazi u aktivno stanje. Time su ispunjeni preduslovi za nastajanje kumulativnog procesa, koji će ubrzo da okonča započetu promenu stanja u kolu. Prema tome, trajanje kvazistabilnog stanja monovibratora određeno je pražnjenjem vremenskog kondenzatora C. U toku tog procesa na izlazu kola generiše se pozitivan impuls širine T_P.


Po završetku kvazistabilnog stanja, dakle, u kolu se automatski uspostavlja stabilno, odnosno mirno stanje. Trajanje ovog stanja rekli smo da je neograničeno, odnosno proizvoljno, pošto zavisi od trenutka delovanja spoljašnjeg okidnog impulsa. Drugim rečima, radni ciklus monovibratora određen je vremenom ponavljanja okidnih impulsa. Ako se radi o periodičnim okidnim impulsima učestanosti $f=1/T$, očigledno je da mora biti $T>T_P$. Iako je rečeno da je trajanje stabilnog perioda $T-T_P$ proizvoljno, ono ipak, ima svoju donju granicu , uslovljenu procesom punjenja vremenskog kondezatora.

10.1.2. **Vremenski dijagrami monovibratora**

Način rada monovibratora ilustrovan je vremenskim dijagramiama napona na sl. 10.2. Okidni impulsi V_S započinju radni ciklus kola, pa je ciklusni period T određen vremenskim rastojanjem između dva uzastopna okidna impulsa. Naponi na kolektoru i bazi tranzistora TR_2 ilustruju astabilni režim rada, pa stoga odgovaraju ranije datim dijagramima na sl. 9.3. Bazni i kolektorski napon tranzistora TR_1 ukazuju na postojanje stabilnog stanja u kolu, pa su njihovi dijagrami istovetni sa onima na sl. 8.15. Obratimo još jednom pažnju na bazne napone tranzistora. Napon v_{B1} ima konstantnu vrednost u oba statička stanja kola. Napon v_{B2}, međutim, ima konstantnu vrednost samo u vremenskom periodu $T-T_P$. Kako su u ovom periodu naponi na bazama oba tranzistora konstantni, to vreme $T-T_P$ pokazuje trajanje stabilnog stanja.

Porast napona v_{C2} je prilično brz tako da je faktor oblika izlaznih impulsa dosta dobar. Međutim, prednja ivica impulsa na kolektoru tranzistora TR_1 je znatno lošija zbog integracionog efekta koji se ispoljava pri punjenju vremenskog kondenzatora C. Ovaj nedostatak može da se ublaži smanjivanjem otpora R_1 ili da se potpuno otkloni na način koji je pokazan u astabilnom kolu na sl. 9.8. Što se tiče premašenja napona na bazi i kolektoru tranzistora TR_2 pri završetku perioda T_P, ona su, kao što znamo, posledica struje punjenja vremenskog kondenzatora. U vezi s tim jasno je zašto se slična premašenja ne pojavljuju i na priključcima TR_1,

ukoliko je komutacioni kondenzator C_S pravilno odabran. Najzad obratimo pažnju na to da je napon $v_{C2\,max} < V_{CC}$ kao posledica struje koja prolazi kroz razdelnik $R_B - R_S$.



Sl. 10.2. Vremenski dijagrami napona kola na sl. 10.1.

10.1.3. **Proračunski postupak monovibratora**

Pri proračunu statičkih stanja monovibratora treba pre svega voditi računa o uslovima zasićenja tranzistora TR_1 i TR_2. S obzirom na to da su mreže koje obezbeđuju režim zasićenja ovih tranzistora sasvim različite, to se uslov zasićenja mora da odredi posebno za svaki tranzistor. Primenjujući opšti uslov zasićenja tranzistorskog prekidača $h_{FE} I_B > I_{CS}$ na tranzistor TR_1 u kolu na sl. 10.1 dobija se

$$\frac{V_{CC} - R_{C2} I_{CBO2} - V_{BS1}}{R_S + R_{C2}} - \frac{V_{BS1} - V_{BB}}{R_B} > \frac{V_{CC} - V_{CS1}}{h_{F1} R_{C1}}. \tag{10.1}$$

Na isti način za uslov zasićenja tranzistora TR_2 nalazi se

$$h_{F2} \frac{V_{BB2} - V_{BS2}}{R} > \frac{V_{CC} - V_{CS2}}{R_{CS}} - \frac{V_{CS2} - V_{BN1}}{R_S}, \tag{10.2}$$

pri čemu je napon V_{BN} na bazi neprovodnog tranzistora TR_1 dat specifikacijom radnih uslova kola. Iz prve jednačine može da se odredi najmanja vrednost otpornika R_B kao što je to pokazano pri izvođenju jednačine (8.15). Iz druge jednačine, međutim, može da se odredi najveća vrednost otpornika R, pri čemu će se dobiti rezultat sličan onome u jednačini (9.1.)

Maksimalna vrednost otpornika R_B nalazi se iz uslova blokiranja tranzistora TR_1, naime

$$\frac{V_{BN1}-V_{BB1}}{R_B}-\frac{V_{CS2}-V_{BN1}}{R_S}<I_{CBO1}. \tag{10.3}$$

Ukoliko se proračun vrši za najnepovoljniji slučaj, treba dalje primeniti postupak koji je pokazan pri izvođenju jednačine (8.17). Donja granična vrednost otpornika R, međutim, nije kritična, pa se stoga može odrediti ili iz faktora zasićenja tranzistora, ili iz vremenskog intervala T_P ili iz nekog drugog konstruktivnog kriterijuma kola.

Kvazistabilni period T_P monovibratora na sl. 10.1 određuje se na isti način kao i kod astabilnog kola sa ukrštenom spregom. Jednačina strujne ravnoteže na baznom priključku neprovodnog tranzistora TR_2 je

$$\frac{V_{BB2}-(V_{CS1}-v)}{R}+I_{CBO2}-\left(-C\frac{dv}{dt}\right)=0, \tag{10.4}$$

gde je v napon na krajevima kondenzatora C. Rešavajući ovu diferencijalnu jednačinu može da se odredi vremenska zavisnost struje pražnjenja kondenzatora

$$i=-C\frac{dv}{dt}=\frac{V'_{CC}+V'_{BB}}{R}e^{-t/RC}, \tag{10.5}$$

pri čemu su

$$V'_{CC}=V_{CC}-R_{C1}I_{COB1}-V_{BS2}$$

i

$$-V'_{BB}=V_{BB}-V_{CS1}+RI_{CBO2}. \tag{10.6}$$

Napon na bazi neprovodnog tranzistora TR_2 ima vrednost

$$v_{B2}(t)=V_{BB1}-R(i-I_{CBO2}). \tag{10.7}$$

Smenjujući vrednost za struju iz jednačine (10.5) u jednačinu (10.7) nalazi se

$$v_{B2}(t)=V_{BB}+RI_{COB2}-(V'_{CC}+V'_{BB})e^{-t/RC}. \tag{10.8}$$

Vremenski interval T_P nalazi se iz uslova

$$v_{B2}(T_P)=V_{BT2}. \tag{10.9}$$

Koristeći pri tome i jednačine (10.6) za ovaj vremenski interval se dobija izraz sličan onome u jednačini (9.15), naime

$$T_P=CR\ln\frac{V_{CC}+V_{BB2}-V_{BS2}-V_{CS1}-R_{C1}I_{CBO1}+RI_{CBO2}}{V_{BB2}-V_{BT2}+RI_{COB2}}. \tag{10.10}$$

Pošto se monovibrator često upotrebljava kao generator vremenskog intervala, to je pitanje stabilnosti perioda T_P od prvorazrednog značaja. Kod savremenih

tranzistora inverzna struja je od većeg značaja tek pri dosta visokim temperaturama. Stoga zanemarujući te struje kao i napon V_{CES}, generisani vremenski interval monovibratora može da se napiše u obliku

$$T_P = CR \ln \frac{V_{CC} + V_{BB2} - V_{BS2}}{V_{BB2} - V_{BT2}}. \qquad (10.11)$$

Naponi V_{BES} i V_{BET} imaju istu vremensku zavisnost, a pored toga je obično $V_{BET} \approx 0{,}7 V_{BES}$. Imajući to u vidu iz gornje jednačine se izvodi zaključak da se pri povišenju temperature period T_P smanjuje. Pri visokim temperaturama to smanjenje biće još izrazitije zbog dodatnog uticaja inverznih struja tranzistora. Očigledno je, međutim, da će stabilnost vremena T_P biti bolja što je napon V_{BB2} veći. Iz praktičnih razloga najčešće se uzima da je $V_{BB2} = V_{CC} \gg V_{BES}$, pa se gornji izraz svodi na već poznatu formulu $T_P = 0{,}7\, CR$.

Iz vremenskog dijagrama napona v_{C1} na sl. 10.2 vidi se da drugi okidni impusl V_S ne sme da se pojavi pre nego što se uspostavi prednja ivica pomenutog napona. Prema jednačini (9.33) vreme uspostavljanja napona na kolektoru tranzistora TR_1 iznosi $t_r = 2{,}2 CR_{C1}$. U svakom slučaju treba da je $T > T_P + t_r$, a prema kriterijumu datom u jednačini (9.36) treba da je

$$T \geqslant T_P + 3\, CR_{C1}. \qquad (10.12)$$

Problem probojnog napona na emitorskom spoju tranzistora TR_2 razmotren je ranije u vezi sa sl. 9.10. Diskusija, koja je tamo vođena, kao i navedene zaštitne mere primenljive su u potpunosti i u ovom slučaju.

10.1.4. Modifikacije osnovnog kola monovibratora

U mirnom stanju kola na sl. 10.1 tranzistor TR_2 vodi, a TR_1 je zakočen. Interval T_P generiše se u toku pražnjenja vremenskog kondenzatora C kroz otpornost R. Način rada kola ostaje potpuno isti i kada se ovaj monovibrator konstruiše bez otpornika R_B i baterije V_{BB1}. Jedina razlika u ovom slučaju pojavljuje se na bazi tranzistora TR_1, koji u mirnom stanju kola ima napon vrednosti V_{CES2}, umesto ranijeg V_{BEN1}. U vezi sa ovim, jasno je da više ne važi ni jednačina (10.3). S obzirom na to da tranzistor TR_1 u ovom slučaju nije potpuno zakočen njegov maksimalni napon biće nešto manji od vrednosti napona napajanja V_{CC}. U vezi s tim amplituda napona ΔV_1 je manja, pa će i interval T_P biti malo kraći. U analizi ovako modifikovanog kola, međutim, uzima se i dalje da je $v_{C1\,max} \approx V_{CC}$, pa se za interval T_P dobija isti izraz kao i u jednačini (10.10).

Mirno stanje monovibratora može da bude podešeno i tako da tranzistor TR_1 vodi a TR_2 da je zakočen. Da bi se to ostvarilo potrebno je da se otpornik R umesto na V_{BB2} priključi na bateriju V_{BB1}[3]. Na sl. 10.3 ucrtano je takvo monostabilno kolo i to bez otpornika R_B[6,7]. U mirnom stanju ovaj monovibrator ima visokonaponski izlaz. Stoga se okidanje kola može da izvede pozitivnim impulsima na bazi tranzistora TR_2. Prema tome, u aktivnom stanju kola tranzistor TR_1 je zakočen, a TR_2 je u zasićenju. Bazna struja tranzistora TR_2 nalazi se iz jednačine


$$i_{B2} = \frac{V_{CC} - (V_{BS2} + v)}{R_{C1}} - \frac{V_{BS2} - V_{BB}}{R}, \qquad (10.13)$$

gde je v napon na vremenskom kondenzatoru C. Zbog punjenja kondenzatora C struja i_{B2} se smanjuje. Onog trenutka kad ona dostigne prag zasićenja


$$i_{B2}(T_P)=\frac{V_{CC}-V_{CS2}}{h_{F2}R_{C2}} \tag{10.14}$$

tranzistor TR_2 prelazi u aktivan režim, a nastali regenerativni proces uspostavlja ponovo mirno stanje u kolu. Prema tome, vremenski interval T_P nalazi se iz jednačine (10.14), pošto se prethodno odredi vremenska zavisnost napona ili struje punjenja vremenskog kondenzatora.

Rad ovog monovibratora prikazan je i vremenskim dijagramima na sl.10.4. Zapazimo da kolektor prvog tranzistora nije pogodan da se koristi kao izlaz, pošto se porast napona na njemu vrši u toku celog vremenskog intervala T_P. Struja $i_{B2}(0)$



Sl. 10.3. Monovibrator sa visokonaponskim izlazom



Sl. 10.4. Vremenski dijagrami kola na sl. 10.3.

na početku perioda T_P može da se nađe iz jednačine (10.13), kada se u njoj napon v zameni vrednošću $v(0)=V_{CS}—V_{BB}$. Obratimo još pažnju i na to, da bi struja i_{B2} u daljem toku promenila smer, tj. postala bi negativna. Isto tako razumljivo je da napon v_{C1} u toku perioda T_P ne može da dostigne vrednost V_{CC}.


Opisano kolo ima više nedostataka tako da se u praksi retko primenjuje. Pre svega ono ne može da se realizuje samo sa jednim izvorom napajanja. Dalje, generiše impulse samo jednog polariteta i to ne baš stabilnog trajanja, jer zavisi od koeficijenta pojačanja čije su tolerancije dosta velike. Najzad period $T—T_P$ mora da bude dosta dug, jer je vremenska konstanta pražnjenja kondenzatora CR velika. Nasuprot tome, ovo kolo je pogodno za formiranje kratkotrajnih impulsa pošto vremenski interval T_P zavisi od male vremenske konstante CR_{C1}.

Prethodno monovibratorsko kolo generiše vremenski interval T_P čije se trajanje kontroliše veličinom struje. U vezi s tim logično je da se takvo kolo može da konstruiše sa induktivnom vremenskom mrežom, umesto kapacitivnom. U monovibratoru na sl. 10.5 pokazano je takvo kolo u kome je kao akumulacioni elemnt upotrebljena induktivnost $L^{(6)}$. Vremenski dijagrami na sl. 10.6 ilustruju način rada kola. U mirnom stanju tranzistor TR_1 je u zasićenju, a TR_2 je zakočen. Zanemaru-


jući termogenu otpornost kalema kao i inverzne struje tranzistora, kroz kalem L protiče kolektorska struja tranzistora TR_1

$$I_{C1}=\frac{V_{CC}-V_{CS1}}{R_{C1}}. \tag{10.15}$$

Dovođenjem okidnog impulsa na bazu tranzistora TR_2 nastaje brza promena stanja u kolu, tako da je sada tranzistor TR_1 zakočen, a TR_2 u zasićenju. Time je započeo kvazistabilni period T_P.



Sl. 10.5. Monovibrator sa induktivnom vremenskom mrežom



Sl. 10.6. Vremenski dijagrami kola na sl. 10.5

Struja u kalemu L ne može trenutno da se promeni. Zbog toga celokupna ranija struja I_{C1} teče sada kroz bazni priključak tranzistora TR_2. Na taj način na kolektoru tranzistora TR_1 nastaje napon, koji je čak i veći od napona napajanja V_{CC}, naime

$$v_{C1}(0)=V_{BS2}+\frac{R_{S1}}{R_{C1}}(V_{CC}-V_{CS1}). \tag{10.16}$$

Pošto se struja kalema i postepeno smanjuje, smanjuje se i struja baze tranzistora TR_2. Čim ta struja dostigne vrednost praga zasićenja I_{BST2}, tranzistor TR_2 ulazi u aktivni režim, čime ponovo započinje kumulativni proces, koji će dovesti kolo u mirno stanje. Na taj način završava se i vremenski interval T_P. Prema tome, trajanje ovog intervala nalazi se iz relacije

$$i_L(T_P)=I_{BST2}=\frac{V_{CC}-V_{CS2}}{h_{F2}R_{C2}}. \tag{10.17}$$

Kolektorski napon tranzistora TR_1 u ovom trenutku ima vrednost

$$v_{C1}(T_P)=V_{BST2}+\frac{R_{S1}}{h_{F2}R_{C2}}(V_{CC}-V_{CS2}). \tag{10.18}$$

Suprotno od prethodnog kola, vidimo da napon v_{Ci} u ovom slučaju stalno opada, što opet predstavlja jedan od nedostataka ovog kola. Pored toga, mirno stanje kola je i ovde duže od eksitovanog, jer je porast struje diktiran vremenskom konstantom

$$\tau_r = \frac{L}{R_{C1}}, \tag{10.19}$$

koja je veća od vremenske konstante opadanja te struje

$$\tau_f = \frac{L}{R_{C1} + R_{S1}}. \tag{10.20}$$

Napomenimo da postoje i monovibratori sa direktnom spregom[7]. Ako se radi o kolu sa kapacitivnom vremenskom mrežom, onda direktna sprega dolazi umesto otpornika R_S, pri čemu se, naravno, izostavlja otpornik R_B. U prethodnom kolu sa induktivnom vremenskom mrežom direktna sprega se ostvaruje u obe ukrštene grane, znači umesto otpornika R_{S_1} i R_{S2} na sl. 10.5.

10.2. MONOVIBRATOR SA EMITORSKOM SPREGOM

U principu svako astabilno kolo može da se preuredi tako, da radi kao monostabilno. U kolima na sl. 10.1 ili na sl. 10.3 na primer, to je ostvareno izostavljanjem jednog akumulacionog elementa i dodavanjem izvora negativnog napona. U svim kolima te izmene se svode u suštini na to, da se spreči mogućnost samooscilovanja pri uključivanju napona napajanja.

Astabilni multivibratori sa emitorskom spregom takođe mogu da se preurede da rade kao monostabilni. U vezi s tim biće prikazan monovibrator sa baznom, a isto tako i sa emitorskom vremenskom mrežom. Pomenuti monovibratori su u stvari preuređene mreže astabilnih kola, čije su šeme ranije date na sl. 9.12, odnosno na sl. 9.14. Prema tome, navedene prednosti a i nedostaci takvih kola važe i ovde, pa ih stoga ne moramo ponovo da ističemo.

10.2.1. Kolo sa baznom vremenskom mrežom

Kolo sa baznom vremenskom mrežom nastalo je adaptacijom emitorsko-spregnutog multivibratora sa dva kondenzatora, koji je prikazan na sl. 9.12 u prethodnoj glavi. Da bi to kolo radilo kao monostabilno, izostavljen je akumulacioni element u bazi tranzistora TR_1, a njegov bazni otpornik je priključen na napon koji obezbeđuje blokiranje tog tranzistora, sl. 10.7. Pomenuti napon dobija se iz baterije V_{CC} preko razdelnika R_1 i R_2 tako da je prednapon baze tranzistora TR_1

$$V_{B1} = kV_{CC}, \tag{10.21}$$

gde je $k = R_1/(R_1+R_2)$. U daljem radu pretpostavićemo da su otpori R_1 i R_2 vrlo mali kao i da je koeficijent pojačanja tranzistora TR_1 vrlo veliki.

Način rada posmatranog monovibratora prikazan je vremenskim dijagramima napona na sl. 10.8. U mirnom stanju kola tranzistor TR_1 je zakočen, a TR_2 je u


zasićenju. Da bi prvi tranzistor bio zakočen očigledno je da maksimalna vrednost prednapona na njegovoj bazi mora da bude

$$V_{B1\,max} < V_{E2} + V_{BET1}. \qquad (10.22)$$


gde je V_{E2} pad napona na emitorskom otporniku u slučaju kada vodi tranzistora TR_2, naime

$$V_{E2} = \frac{R_E}{R_E + R_{C2}}(V_{CC} - V_{CES2}). \qquad (10.23)$$

U ovom stabilnom stanju kola vrši se punjenje kondenzatora C.



Sl. 10.7. Emitorsko spregnuti monovibrator sa baznom vremenskom mrežom



Sl. 10.8. Vremenski dijagrami kola na sl. 10.7.

Da bi se kolo izvelo iz mirnog stanja okidnim impulsom V_S dovodi se tranzistor TR_1 u aktivni režim. Struja ovog tranzistora stvara pad napona na otporu R_{C1}, koji delujući preko kapaciteta C na bazu tranzistora TR_2 prevodi i ovaj tranzistor u aktivni režim. Uspostavljeni regenerativni proces ubrzo dovodi do promene stanja u kolu tako da je sada tranzistor TR_1 provodan, a TR_2 je zakočen. Time započinje kvazistabilni period T_P.

U kvazistabilnom periodu tranzistor TR_2 je blokiran padom napona ΔV_1 na otporu R_{C1}, jer je sada napona na njegovoj bazi manji od napona na emitorskom otporniku $V_{E1} = R_E I_{E1}$. Međutim, pošto se kapacitet C prazni, bazni napon v_{b2} se povećava, tako da će jednog trenutka dostići nivo provođenja tranzistora TR$_2$ i time okončati period T_P. Prema tome, trajanje ovog perioda može da se odredi iz jednačine za napon na bazi tranzistora TR_2. Pošto su granične vrednosti ovog napona

$$V_{B2}(0) = V_{E2} + V_{BES2} - \Delta V_1$$

i

$$v_{B2}(\infty) = V_{CC}, \qquad (10.24)$$

to je

$$v_{B2}(t) = V_{CC} - [V_{CC} - (V_{E2} + V_{BES2} - \Delta V_1)]\, e^{-t/\tau_p}. \quad (10.25)$$

Vremenska konstanta kola ima vrednost

$$\tau_P = C[R + R_{C1} \| R_{i1}], \quad (10.26)$$

gde je R_{i1} izlazna otpornost tranzistora TR_1. Kvazistabilno stanje kola, rekli smo, završava se kada napon v_{B2} dostigne vrednost praga provođenja, naime

$$v_{B2} = V_{BT2} = V_{E1} + V_{BET2}. \quad (10.27)$$

Prema tome, iz ovim i (10.27) nalazi se trajanje tog stanja

$$T_P = \tau_P \ln \frac{V_{CC} + \Delta V_1 - V_{E2} - V_{BES2}}{V_{CC} - V_{E1} - V_{BET2}}. \quad (10.28)$$

U izrazu (10.28) nalaze se i veličine koje ne predstavljaju osnovne komponente i parametre kola. One se, naravno mogu da zamene odgovarajućim vrednostima, ali ovde to nije učinjeno iz razloga što se u ovom kolu češće predviđa da tranzistor TR_1 radi ne u zasićenju već u aktivnom režimu. U vezi s tim može odmah da se napiše da je

$$V_{E1} = V_{B1} - V_{BE1}, \quad (10.29)$$

a u vezi sa ovim dobija se i vrednost kolektorske struje

$$I_{C1} = h_{FB1} \frac{V_{B1} - V_{BE1}}{R_E}. \quad (10.30)$$

Što se tiče veličine napona ΔV_1 ona se obično određuje pod pretpostavkom da je uticaj otpornika R na opterećenje kolektorskog priključka tranzistora TR_1 zanemarljivo mali. U tom slučaju je

$$\Delta V_1 \approx R_{C1} I_{C1} = \frac{h_{FB1} R_{C1}}{R_E} (V_{B1} - V_{BE1}). \quad (10.31)$$

Gornja pretpostavka je sigurno opravdana kada tranzistor TR_1 radi u režimu zasićenja. Ovde, međutim, to i ne mora da bude, jer je izlazna otpornost tranzistora R_{i1} velika. Ako je to tako, onda gornji napon ima vrednost

$$\Delta V_1' = R_C \,(I_{C1} - I_R), \quad (10.32)$$

gde je I_R struja kroz otpornik R u trenutku dok još nije počelo pražnjenje kapaciteta C. Iz konturne jednačine kola R—C—R_{C1} nalazi se da je

$$I_R = \frac{R_{C1} I_{C1} + V_0}{R + R_{C1}}, \quad (10.33)$$

gde je sa V_0 obeležen napon na kondenzatoru C neposredno pred početak pražnjenja, naime

$$V_0 = V_{CC} - (V_{E2} + V_{BES2}). \quad (10.34)$$

Sa ovim se pad napona na kolektoru tranzistora TR_1 može da napiše u obliku

$$\Delta V_1' = \frac{R}{R+R_{C1}} \Delta V_1 - \frac{R_{C1}}{R+R_{C1}} V_0. \tag{10.35}$$

Kada se u izraz (10.28) smene vrednosti za V_{E2}, V_{E1} i ΔV_1, koje su date jednačinama (10.23), (10.29) i (10.31) dobija se

$$T_P = \tau_P \ln \frac{V_{CC} - V_{BES1} - \frac{R_E}{R_E+R_{C2}}(V_{CC} - V_{CES2}) + \frac{h_{FB1} R_{C1}}{R_E}(V_{B1} - V_{BE1})}{V_{CC} - V_{B1} + V_{BE1} - V_{BET2}}. \tag{10.36}$$

Ovaj izraz pokazuje da je vremenski interval T_P funkcija napona V_{B1} na bazi tranzistora TR_1. Ako se taj napon izrazi jednačinom (10.21) i pod pretpostavkom da su $h_{FB} \approx 1$, $V_{BET} \approx V_{BE}$ i $V_{CC} \gg V_{BES} > V_{BE} > V_{CES}$, onda se gornji izraz svodi na oblik

$$T_P = \tau_P ln \frac{1 - \frac{R_E}{R_E+R_{C2}} + \frac{R_{C1}}{R_E} k}{1-k}. \tag{10.37}$$

Vidi se, dakle, da je kvazistabilni period T_P funkcija odnosa razdelnika $k = R_1/(R_1+R_2)$. Ako se umesto fiksnog razdelnika upotrebi potenciometarski, vreme T_P može kontinualno da se menja promenom napona V_{B1}. Prema tome, ovaj monovibrator može da se upotrebi kao konvertor napona u vreme.

Već je rečeno da prednapon baze tranzistora TR_1 ima gornju graničnu vrednost određenu uslovom neprovođenja, koji je dat u jednačini (10.22). Prednapon V_{b1}, međutim, ima ograničenje i sa donje strane, određeno uslovom blokiranja tranzistora TR_2. Naime, zahvaljujući postojanju emitorske otpornosti naponom V_{B1} može da se kontroliše struja tranzistora TR_1. Ako je napon V_{B1} mnogo mali moglo bi se desiti da pad napona ΔV_1 bude nedovoljno veliki da bi zakočio tranzistor TR_2. Uslov blokiranja ovog tranzistora na početku kvazistabilnog perioda dat je jednačinom

$$v_{B2} 0) = V_{E2} + V_{BES2} - \Delta V'_{1\,min} < V_{E1\,min} + V_{BET2}. \tag{10.38}$$

Minimalni padovi napona na emitorskom i kolektorskom otporniku tranzistora TR_1 su:

$$V_{E1\,min} = R_E I_{E1\,min}$$

$$\Delta V'_{1\,min} = R_{C1}(h_{FB1} I_{E1\,min} - I_{R\,max}). \tag{10.39}$$

Maksimalna vrednost struje kroz otpor R dobija se, naravno, za slučaj dat u jednačini (10.38), tako da je

$$I_{R\,max} = \frac{V_{CC} - (V_{E1\,min} + V_{BET2})}{R}. \tag{10.40}$$

Smenjujući vrednosti date jednačinama (10.39) i (10.40) u jednačinu (10.38) nalazi se minimalna emitorska struja tranzistora TR_1

$$I_{E1\,min} > \frac{V_{E2} + V_{BES2} - V_{BET2} - \frac{R_{C1}}{R}(V_{CC} - V_{BET2})}{R_E + h_{FB1} R_{C1} + \frac{R_{C1} R_E}{R}}. \tag{10.41}$$

Znajući vrednost ove struje lako je sada odrediti i minimalni napon na bazi tranzistora TR_2, jer je

$$V_{B1\,min} = R_E I_{E1\,min} + V_{BE1} =$$

$$= \frac{\frac{R_E}{R_E + R_{C2}} V_{CC} + V_{BES2} - V_{BET2} - \frac{R_{C1}}{R}(V_{CC} - V_{BET2})}{1 + \frac{h_{FB1} R_{C1}}{R_{E1}} + \frac{R_{C1}}{R}} + V_{BE1}. \quad (10.42)$$

U gornjem izvođenju izraza sa V_{B1min} vođeno je računa i o uticaju otpora R na opterećenje tranzistora TR_1, s obzirom na to da se radi o određivanju granične vrednosti napona. Ukoliko je, međutim, otpor R vrlo veliki njegov uticaj može i da se zanemari. Očigledno je da jednačina (10.42) važi i u tom slučaju s tim što treba primeniti aproksimaciju $R_{C1}/R \approx 0$. Napomenimo da se pri naponu V_{B1min} monovibrator praktično ne može da koristi, jer je tada $T_P = 0$.

U jednačini (10.22) data je maksimalna vrednost prednapona V_{B1} za uslov da tranzistor TR_1 ne bude provodan u mirnom stanju kola. Međutim, najveća dozvoljena vrednost napona V_{B1} za opisani monovibrator treba da se nađe iz uslova da tranzistor TR_1 u kvazistabilnom stanju kola ne sme biti u oblasti zasićenja. Prema tome, mora da bude

$$V_{BS1} < V_{ES1} + V_{BES1}, \quad (10.43)$$

gde je V_{ES1} pad napona na emitorskom otporniku u slučaju da je tranzistor TR_1 u zasićenju, naime

$$V_{ES} = \frac{R_E}{R_E + R_{C1}}(V_{CC} - V_{CES1}). \quad (10.44)$$

Upoređujući jednačine (10.22) i (10.43) vidi se da je za ovakav režim rada monovibratora potrebno da bude $R_{C1} > R_{C2}$ da bi bilo $V_{ES1} < V_{B1max}$. Ako se zanemare svi međuelektrodni naponi zasićenog tranzistora u poređenju sa V_{CC} iz jednačina (10.22), (10.43) i (10.44) nalazi se i granična vrednost odnosa

$$k_S \approx \frac{R_E}{R_E + R_{C1}}. \quad (10.45)$$

Unoseći ovu vrednost u jednačinu (10.37) dobija se najveća širina generisanog impulsa na izlazu kola:

$$T_{Pmax} = \tau_P \ln\left[1 + \frac{R_{C2}(Q_E + R_{C1})}{R_{C1}(R_E + R_{C2})}\right]. \quad (10.46)$$

Interesantno je uočiti da ovaj izraz pri $R_{C1} = R_{C2}$ ima vrednost $T_{Pmax} \approx 0{,}7\tau_P$, koju smo inače sreli kod kola sa ukrštenom spregom.

Uslovi radą monovibratora sa emitorskom spregom podešavajư se ponekad i tako da u kvazistabilnom stanju oba tranzistora budu u zasićenju. Ovakav način rada biće obezbeđen ako je napon V_{B1} veći od V_{BS1} a manji od V_{B1max}. Prema tome, sa već korišćenim aproksimacijama iz jednačina (10.22) i (10.43) nalaze se granične vrednosti k_S za ovaj slučaj

$$\frac{R_E}{R_E + R_{C1}} < k_S < \frac{R_E}{R_E + R_{C2}}. \quad (10.47)$$

Napomenimo da je za ovakav režim rada neophodno da bude $R_{C1} > R_{C2}$. Razumljivo je, dalje, da ranije izvedeni obrazac za vremenski interval T_P u jednačini (10.28) važi i ovde. Pošto su sada

$$V_{E1} = V_{B1} - V_{BES1}$$

i

$$\Delta V_1 = V_{CC} - (V_{B1} - V_{BES1} + V_{CES}), \tag{10.48}$$

to se uz iste primedbe, koje su učinjene pri izvođenju obrasca (10.37), za trajanje kvazistabilnog perioda u ovom slučaju dobija izraz

$$T_{PS} = \tau_P \ln \frac{2 - \dfrac{R_E}{R_E + R_{C2}} - k_S}{1 - k_S}. \tag{10.49}$$

Dodajmo još da se ovakav režim rada opisanog monovibratora koristi uglavnom pri generisanju izlaznog impulsa konstantnog trajanja.

Na kraju obratimo pažnju na zadnju ivicu impulsa u svim vremenskim dijagramima na sl. 10.8. Pre svega naponi v_{B2} i V_E imaju uočljiva premašenja, koja nastaju kao posledica struje punjenja kondenzatora C. Pošto je u mirnom stanju kola napon v_{C2} vrlo malo veći od napona v_E, nastalo premašenje na v_E deformiše zadnju ivicu impulsa v_{C2}. Razumljivo je da je brzina nastajanja navedenih deformacija napona zavisna od vremenske konstante kola punjenja kapaciteta C, koja iznosi

$$\tau_r = C[(R_{C1} \| R_{i1}) + (R_{C2} \| R_E)]. \tag{10.50}$$

Ova ista vremenska konstanta vezana je i za integracioni efekat, koji usporava porast napona v_{C1} u njegovom gornjem delu. Porast donjeg dela ovog napona, međutim, vrlo je brz, jer se javlja kao posledica skoka napona na bazi tranzistora TR_2, koji se preko kapaciteta C prenosi i na kolektor tranzistora TR_1. Najzad, napomenimo da napon v_{C1} neprimetno opada u toku kvazistabilnog perioda T_P. Prema jednačini (10.32) vidi se da je to posledica smanjenja struje kroz otpor R. Pri većim vrednostima ovog otpora pomenuta pojava može potpuno da se zanemari.

10.2.2. **Kolo sa emitorskom vremenskom mrežom**

Monovibrator sa emitorskom vremenskom mrežom odgovara astabilnom kolu na sl. 9.14. Da bi to kolo bilo monostabilno treba sprečiti mogućnost njegovog oscilovanja. To se može postići blokiranjem tranzistora TR_1 na taj način, što je napon predpolarizacije $V_{BB}=0$. Međutim, da bi ovaj tranzistor posle eksitovanja mogao da radi, potrebno je da se otpornik R_{E2} umesto na masu veže na negativan napon. Na sl. 10.9 pokazano ja takvo kolo, koje je ucrtano prema uprošćenoj verziji astabilnog kola na sl. 9.15. Na istoj slici pokazani su i vremenski dijagrami kola [7,8].


U mirnom stanju, kao što je već rečeno, tranzistor TR_1 je zakočen a TR_2 je provodan i to u aktivnom režimu. Smatrajući da tranzistor TR_2 ima veliki koeficijent pojačanja h_{FE}, njegova bazna struja je mala, pa je napon na kolektoru TR_1 jednak naponu napajanja V_{CC1}. Za ovaj napon, rečeno je ranije, da je manji od napona V_{CC2}. Napon na emitoru tranzistora TR_2 je konstantan i iznosi

$$V_{E2} = V_{CC1} - V_{BE2}. \tag{10.51}$$

Pošto je emitorska struja tranzistora TR_2 tačno definisana, njegov kolektorski napon može da se izrazi jednačinom

$$V_{C2} = V_{CC2} - h_{FB2} R_{C2} \frac{V_{E2} - V_{EE}}{R_{E2}}. \quad (10.52)$$

U ovom mirnom periodu kola kondenzator C je napunjen na napon V_{E2}, sa polaritetom označenim na šemi.



Sl. 10.9. Monovibrator sa emitorskom vremenskom mrežom
(a) šema kola
(b) vremenski dijagrami

Dovođenjem okidnog impulsa V_S tranzistor TR_1 ulazi u provodno stanje, a tranzistor TR_2 se isključuje. Napon na otporniku R_{E2} naglo pada ali samo za iznos $-V_{BES1}$, jer se napon s druge strane kondenzatora vezuje na nivo $V_{E1} = -V_{BES}$ Prema tome, tranzistor TR_1 je u zasićenju, TR_2 je zakočen i vremenski kondenzator C počinje da se prazni prema naponu $-V_{EE}$. Na taj način započinje kvazistabilni period T_P.

Trajanje vremenskog intervala T_P nalazi se iz jednačine za napon na emitoru tranzistora TR_2

$$v_{E2}(t) = V_{EE} - [V_{EE} - (V_{CC1} - V_{BE2} - V_{BES1})] \, e^{-t/CR_{E2}}. \quad (10.53)$$

Ovaj napon opada sve dotle dok ne dostigne vrednost praga provođenja tranzistora TR_2 na emitorskom priključku, naime

$$V_{ET2} = -V_{BES1} + V_{CES1} - V_{BET2}. \quad (10.54)$$

Prema tome, iz uslova $v_{E2}(T_P) = V_{ET2}$ nalazi se da je

$$T_P = CR_{E2} \ln \frac{V_{CC1} + |V_{EE}| - V_{BES1} - V_{BET2}}{|V_{EE}| + V_{CES} - V_{BES1} - V_{BET2}}. \quad (10.55)$$

Ako se uzme da je $|V_E| \gg 2\, V_{BE}$ gornji izraz postaje

$$T_P \approx C R_{E2} \ln\left(1 + \frac{V_{CC1}}{|V_{EE}|}\right). \tag{10.56}$$

Naravno da se trajanje ovog perioda svodi na dobro poznatu vrednost $T_P = 0{,}7\, C R_{E2}$ ukoliko su $V_{CC} = V_{EE}$.

Po završetku kvazistabilnog perioda tranzistor TR_2 postaje provodan, pa se na njegovom emitorskom priključku pojavljuje nagli porast napona.

$$\Delta V_E = V_{E2} - V_{ET2} \approx V_{CC1}. \tag{10.57}$$

Napon ΔV_E prenosi se preko kapaciteta C i na emitor tranzistora TR_1, koji se time blokira. Napon na ovom priključku, međutim, opada sa smanjenjem struje punjenja kondenzatora. Ova struja je povećala i pad napona na otporu R_{C2}, te izlazni napon monovibratora ima vidno negativno premašenje. Da bi se ubrzalo iščezavanje tog premašenja treba smanjiti otpor R_{E1}, ali to obično iziskuje da se izvrše još neke modifikacije osnovnog kola.

Na kraju dodajmo da se baterija $V_{CC1} < V_{CC2}$ može lako da izbegne na taj način što se kolektor tranzistora TR_1 optereti sa dva otpornika R'_{C1} i R''_{C1} tako, da se R'_{C1} vezuje na masu a R''_{C1} na bateriju V_{CC2}. Logično je da ovaj otporni razdelnik treba izvesti tako, da su

$$\frac{R'_{C1} R''_{C1}}{R'_{C1} + R''_{C1}} = R_{C1}$$

i (10.58)

$$\frac{R'_{C1}}{R'_{C1} + R''_{C1}} V_{CC2} = V_{CC1}.$$


10.3. MONOVIBRATORI SA KOMPLEMENTARNIM TRANZISTORIMA

Osnovna karakteristika komplementarnog prekidača je ta, što se oba prekidačka elementa nalaze istovremeno ili u stanju provođenja ili u stanju neprovođenja. Ovakvi prekidači su naročito pogodni za izgradnju monostabilnih kola, kod kojih mirno stanje traje veoma dugo. Naime, ako se podesi da u mirnom stanju komplementarni prekidač bude zakočen, takav monovibrator trošiće električnu energiju samo u toku generisanja izlaznog impulsa. Na taj način, zavisno od odnosa trajanja mirnog i eksitovanog stanja, ekonomičnost korišćenja ovakvih kola može da bude veoma velika. Očigledno je da su ovakva kola od posebnog interesa u nekim primenama, gde se raspolaže oskudnim izvorima energije. Što se tiče drugih osobina komplementarnog prekidača, o tome je bilo reči u odeljku 9.2.1.

10.3.1. **Kola sa komplementarnim prekidačom**

Astabilni multivibrator sa komplementarnim prekidačom, dat na sl. 9.18, veoma lako se adaptira u monostabilno kolo. U ovom slučaju potrebno je sprečiti provođenje tranzistora TR_1, što se postiže jednostavnim vezivanjem otpornika R i R_E na masu, sl. 10.10[9]. Ako se zahteva još bezbednije blokiranje prekidača,

otpornik R_C može da se veže na neki negativan napon umesto na masu[10]. Primetimo da je iz ranije šeme uklonjen i otpornik R_{C1}, a umesto njega postavljena je mreža za dovođenje okidnih impulsa na bazu tranzistor TR_2.



Sl. 10.10. Monovibrator sa komplementarnim prekidačom
(a) šema kola
(b) vremenski dijagrami

U mirnom stanju monovibratora kada su, kao što smo videli, oba tranzistora zakočena, napunio se kondenzator C preko diode D i otpora R_E na isti način kao i u prethodnom kolu. Okidnim impulsom uključuje se komplementarni regenerativni prekidač, tako da oba tranzstora odlaze u zasićenje. Pozitivni napon ΔV_E na otporu R_E prenosi se preko kapaciteta C na katodu diode D, te se dioda blokira. Time se vremenska mreža odvaja od napona napajanja. Kondenzator C počinje sada da se prazni preko otpora R i male izlazne otpornosti na emitorskom priključku tranzistora TR_1. Pošto je napon na ovom priključku konstantan, napon na katodi diode se smanjuje, dok konačno i dioda ne provede pri vrednosti $v_K = V_{CC} - V_{DT}$. Time se efektivno smanjuje otpornost opterećenja prekidača, tranzistori prelaze iz zasićenja u aktivni režim rada i ubrzo se isključuju. Na taj način se završava kvazistabilni period kola. Posle toga ostaje još da se napuni kondenzator C, čime se uspostavlja konačno mirno stanje monovibratora.

Vremenski interval T_P odgovara ranije nađenom kvazistabilnom periodu T_2 u jednačini (9.89). Da bi se nađeni izraz mogao da koristi i u slučaju opisanog monovibratora, potrebno je samo staviti da je $V_{EE}=0$. Prema tome, iz jednačine (9.89) dobija se da je


$$T_P = CR \ln \frac{2\,V_{CC} + V_{BET2} - V_{BES1} - V_{CES2} - V_D}{V_{CC} - V_{DT}}. \tag{10.59}$$

Što se tiče jednosmernog režima rada ovog monovibratora napomenimo da je najpovoljnije da njegovi tranzistori, pri odstranjenom vremenskom kondenzatoru, budu u zasićenju, ali ne u previše dubokom. Podešavanje ovog režima lako se izvodi pomoću otpornika R_E i R_C.

10.3.2. Ostala komplementarna kola


Na sl. 10.11 dato je monostabilno kolo sa komplementarnim prekidačem i međuemitorskom vremenskom mrežom[11]. U mirnom stanju tranzistori TR_1 i TR_2 su zakočeni na taj način, što baterija V_{BB} inverzno polarizuje emitorski spoj tranzistora TR_2. U toku ovog stanja izvršeno je punjenje kondenzatora C kroz diodu D i otpor R_{E2}.

Okidni impuls, doveden na bazu tranzistora TR_2, uključuje regenerativni prekidač tako da oba tranzistora odlaze u zasićenje. Nastali skok napona na otporu TR_2 prenosi se preko kapaciteta C na katodu diode D, usled čega se ona inverzno polarizuje. Time je vremenska mreža R — C odvojena od napona napajanja, te otpočinje pražnjenje kondenzatora u kolu sa komponentama $C - R - TR_1 - RC_1 - V_{BB} - R_{E2}$. Pošto je napon na otporu R_{E2} konstantan u ovom — kvazistabilnom periodu, to se pražnjenjem vremenskog kapaciteta smanjuje napon na katodi diode D po eksponencijalnom zakonu sa vremenskom konstantom koja približno iznosi CR. U trenutku kad taj napon padne na vrednost $V_{CC} - V_{DT}$, dioda D postaje provodna. Pošto se sada mala otpornost diode vezuje preko kapaciteta C paralelno sa R_{E2}, to tranzistor TR_2 ispada iz zasićenja i prelazi u aktivni režim. U vezi s tim i tranzistor TR_1 prelazi u aktivno stanje, tako da se uskoro oba tranzistora isključuju zahvaljujući nastalom regenerativnom procesu. Time je završen kvazistabilni period kola, u toku koga se formirao negativan impuls na izlazu monovibratora.



Sl. 10.11. Monovibrator sa komplementarnim prekidačom i međuemitorskom vremenskom mrežom

Multivibrator sa dva komplementarna prekidača na sl. 9.20 može da se preuredi za monostabilan rad analogno monovibratoru sa emitorskom vremenskom mrežom, koji je dat na sl. 10.9. Naime, u ovom slučaju potrebno je samo otpornik R_{E1} staviti na masu, čime se obezbeđuje neprovodno stanje prekidača P_1. Aktiviranje ovog prekidača, znači, mora se izvesti, recimo, pozitivnim okidnim impulsima na bazi tranzistora TR_1.



Sl. 10.12. Komplementarni monovibrator sa baznom vremenskom mrežom

Komplementarni multivibrator sa baznom vremenskom mrežom, koji je dat na sl. 9.22, imaće monostabilan karakter ako se otpornik R_B veže na masu umesto na pozitivan napon[12], [13]. U mirnom stanju kod ovog kola kondenzator C je prazan. Eksitovanjem baze tranzistora TR_1, oba tranzistora se kratkotrajno uključe, napune kondenzator i onda se isključe. Automatski iza toga prazni se kondenzator i po završenom pražnjenju uspostavlja se mirno stanje. Pošto je period punjenja kondenzatora kratak i nekontrolisan, za vremensko kašnjenje može da se koristi samo period pražnjenja. Na žalost, ovaj period nema definisan završni kriterij.


Kao monostabilno kolo ovog tipa koristi se ono na sl. 10.12[14]. U ovom slučaju vrednosti upotrebljenih otpornika su dosta velike, tako da je sada moguće kontrolisati period punjenja kondenzatora C, kada se na izlazu formira pozitivan impuls. Ovaj period funkcija je vremenske konstante


$$\tau_P = C[R_S + (R_B \| R_{ul})]. \tag{10.60}$$

pri čemu je $R_{u1} = h_{FE1}(R_E \| R_C)$ — ulazna otpornost tranzistora TR_1. Pored toga širina ulaznog impulsa može višestruko da se menja pomoću otpora R_C.

10.4. MONOVIBRATORI SA UNIPOLARNIM TRANZISTORIMA

U slučaju potrebe formiranja impulsa znatno dužeg trajanja umesto bipolarnih koriste se unipolarni tranzistori za izgradnju monostabilnih kola. I ova kola dobijaju se na već poznat način od odgovarajućih astabilnih multivibratora. Tako, na primer, multivibrator sa fetovima, koji je dat na sl. 9.23, imaće monostabilan karakter ako se modifikuje prema sl. 10.1 na kojoj je inače pokazan konvencionalni monovibrator sa ukrštenom spregom. Prema tome, jedan od kondenzatora C treba zameniti otpornikom R_S, a otpornik R_C, koji je vezan za taj kondenzator, treba priključiti na izvor negativnog napona. Pri ovome treba imati u vidu da je napon praga provođenja feta negativan i da iznosi nekoliko volti.





Sl. 10.13. Monovibrator sa mosfetovima
(a) šema kola
(b) vremenski dijagrami

Monovibrator sa mostfetovima dat je na sl. 10.13[6,7]. Ovakvo kolo razmatrano je i kao astabilno, samo što u tom slučaju ono nije moglo da radi bez dioda D, sl. 9.24. U ovom slučaju, međutim, kolo je upotrebljivo i bez diode D ako je perioda okidanja kola dovoljno velika. Naime, u mirnom stanju monovibratora mosfet MF_1 je zakočen, a MF_2 je provodan. Potencijal sa obe strane kondenzatora C jednak je naponu napajanja V_{DD}, pa, prema tome, kapacitet ne sadrži nikakvu akumuliranu energiju. U vezi s tim naglasimo i ovom prilikom da mosfet, bez obzira na režim rada, nema struju gejta, što, na primer, nije slučaj i kod feta.

Okidanjem mosfeta MF_1 započinje kumulativni proces u kolu, koji dovodi do izmene stanja tako, da je sada MF_1 provodan, a MF_2 je zakočen. Zakočeno stanje MF_2 nastalo je zbog pada napona na drejnu MF_1 na vrednost $|V_{DS}| < 1\ V$, koji preko

kondenzatora C održava napon gejta mosfeta MF_2 ispod vrednosti $|V_{GST}| \approx 5\ V$. U ovom stanju, međutim, pojavljuje se potencijalna razlika na krajevima kapaciteta C pa se on puni iz baterije V_{DD} preko otpora R i provodnog mosfeta MF_1. Usled toga napon v_{G2} raste po apsolutnoj vrednosti prema vrednosti $-V_{DD}$. Međutim, kad taj napon dostigne prag provođenja V_{GST} mosfeta MF_2, ovaj postaje provodan i time isključuje mosfet MF_1. Zbog akumuliranog električnog tovara u kondenzatoru C kroz otpornike R i R_D teče struja pražnjenja, stvarajući odgovarajuća premašenja na zadnjim ivicama impulsa u naponima v_{D1} i v_{G2}. Do konačnog smirivanja kola dolazi tek pošto se isprazni celokupan akumulirani tovar. S obzirom na to da je vremenska konstanta kola pražnjenja čak i veća od vremenske konstante kola punjenja, to period smirivanja traje duže od perioda T_P, u kome se generiše impuls na izlazu monovibratora. Kao što je već poznato, period pražnjenja kondenzatora može da se skrati dodavanjem diode D na način, koji je pokazan isprekidanim linijama na sl. 10.13.

Trajanje vremenskog intervala T_P lako se određuje iz jednačine koja pokazuje vremensku zavisnost napona na gejtu mosfeta MF_2 u toku kvazistabilnog peroda. Pošto su, prema oznakama na sl. 10.13b,

$$\begin{aligned} v_{G2}(0) &= V_{DD} - \Delta V_1 \\ \Delta V_1 &= V_{DD} - V_{DS1} \\ v_{G2}(\infty) &= V_{DD}, \end{aligned} \tag{10.61}$$

to se za napon gejta može da napiše jednačina

$$v_{G2}(t) = V_{DD} - (V_{DD} - V_{DS})\, e^{-t/\tau_P}, \tag{10.62}$$

gde je

$$\tau_P = C[R + (R_{D1} \,\|\, R_{i1})] \approx CR \tag{10.63}$$

— vremenska konstanta kola punjenja kondenzatora C. Vreme T_P određuje se neposredno iz uslova $v_{C2}(T_P) = V_{GST2}$, odakle se dobija

$$T_P = CR \ln \frac{V_{DD} - V_{DS1}}{V_{DD} - V_{GST2}}. \tag{10.64}$$

Napomenimo da su varijacije vrednosti praga provođenja jednog istog tipa mosfeta dosta velike, recimo 2 : 1, pa stoga vremenski interval T_P može prilično da se menja pri izmeni mosfeta MF_2.

Maksimalna premašenja napona na drejnu mosfeta MF_1 i gejtu mosfeta MF_2 pri završetku perioda T_P mogu da se odrede kao priraštaji napona, koje čine početna struja pražnjenja kondenzatora na otporima R_{D1}, odnosno R. Pomenuti priraštaji, odnosno premašenja napona iznad vrednosti V_{DD} iznose

$$\Delta v_{D1} = \frac{R_{D1}}{R + R_{D1}} (V_{GST2} - V_{DS1})$$


i (10.65)

$$\Delta v_{G2} = \frac{R}{R + R_{D1}} (V_{GST1} - V_{DS1}).$$

Oba ova premašenja smanjuju se eksponencijalno sa vremenskom konstantom $C(R + R_{D1})$. Prema tome za praktično iščezavanje premašenja u kolu potrebno je vreme smirivanja koje je višestruko veće od intervala T_P. Zato je korišćenje diode D u mnogim primenama ovog monovibratora neizbežno.

10.5. MONOSTABILNA KOLA SA KARAKTERISTIKOM NEGATIVNE OTPORNOSTI PREKIDAČA

Prekidački element sa karakteristikom negativne otpornosti koristi se i za izgradnju monostabilnih kola. Konfiguracija kola u ovom slučaju je ista kao i kod odgovarajućih astabilnih kola, ali je radni režim prekidača drugačiji. Naime, radna prava prekidačkog elementa u monostabilnom kolu mora da preseca strujno-naponsku karakteristiku prekidača samo u jednoj stabilnoj tački. Na taj način obezbeđuje se stabilno, odnosno mirno stanje kola.



Sl. 10.14. Monostabilno kolo sa tunelskom diodom
(a) šema kola
(b) radni režim kola

Na sl. 10.14 ucrtano je monostabilno kolo sa tunelskom diodom(27). Pogodnim izborom otpora R_S i napona V_{BB} podešeno je da mirna radna tačka diode A leži na prvom stabilnom segmentu karakteristike i_D — v_D. Okidni impuls V_S prebacuje kolo iz stabilnog u kvazistabilno stanje. Amplituda tog impulsa treba da bude dovoljno velika da se struju diode poveća iznad vrednosti I_P. Pošto indultivnost L onemogućava brzu promenu struje, okidni impuls mora da ima ne samo dovoljnu amplitudu već i dovoljno trajanje. Stoga se ovde za okidanje obično koristi pravougaoni impuls, naznačen u okidnom generatoru V_S.

Vremenski dijagrami astabilnog kola sa tunelskom diodom, koji su ucrtani na sl. 9.27, mogu da posluže za ilustraciju rada kola i u ovom slučaju. Pri tome treba shvatiti da su napon i struja diode u toku perioda T_1, koji odgovara mirnom stanju kola, konstantni i da iznose $V_D = V_A$ i $i_D = I_A$. Eksitovanjem kola impulsom V_S, napon na diodi raste približno linearno od radne tačke A do vrha karakteristike, pod pretpostavkom da je otpornost diode u ovom delu karakteristike konstantna i da je amplituda impulsa dovoljno velika. Čim napon na diodi dostigne vrednost V_P, dioda se brzo prebacuje u visokonaponsko stanje, tako da dostiže vrednost napona V_C pri konstantnoj struji I_P. U međuvremenu okidni impuls mora da bude uklonjen, da se pod njegovim delovanjem ne bi uspostavila nova radna tačka negde na segmentu C. Prema tome, radna tačka C neometano se pomera prema dnu karakteristike. Napon na diodi postepeno opada, formirajući gornju ivicu izlaznog impulsa. Kad ovaj napon dostigne vrednost V_V on se naglo smanjuje na vrednost V'_A, čime se završava kvazistabilni period $T_P = T_2$. Posle toga, naravno, sleduje period smirivanja kola, u kome se napon diode postepeno povećava do stabilne vrednosti V_A.

Pošto trajanje kvazistabilnog perioda odgovara vremenu smanjivanja struje i napona u kolu pri pomeranju radne tačke od C do dna karakteristike, to se period

T_P poklapa sa periodom T_2 u astabilnom kolu na sl. 9.26. Prema tome, izvedena formula (9.123) važi i u ovom slučaju, te ćemo je samo ponovo napisati

$$T_P = \frac{L}{R_S + R_C} \ln \frac{V_V - V_{BB} + (R_S + R_C) I_P}{V_V - V_{BB} + (R_S + R_C) I_V}, \qquad (10.66)$$


gde je $R_C = \dfrac{V_C - V_V}{I_P - I_V}$ — ekvivalentna otpornost segmenta C, data ranije jednačinom (9.120).

Jedno praktično izvedeno monostabilno kolo sa tunelskom diodom pokazano je na sl. 10.15(2). Razdelnikom napona obezbeđen je efektivni napon napajanja kola od oko 250 mV. Pošto okidni napon iznosi svega 400 mV, on se privodi tunelskoj diodi preko inverzne diode *BD* (Backward Diode), koja se odlikuje vrlo malim padom napona u inverznom smeru. Dodajmo još i to da se kod tipičnih monostabilnih kola sa tunelskom diodom ostvaruje period T_P od oko 1μ s sa induktivnošću reda 100 μ H.

Astabilno kolo sa jednospojnim tranzistorom, dato na sl. 9.28 radiće kao monostabilno, ako se radna prava podesi tako, da preseca karakteristiku tranzistora $v_E - i_E$ samo na segmentu A. Da bi se obezbedilo stabilno stanje kola treba da je

$$V_{EE} = \frac{R_1}{R_1 + R_2} V_{BB} < V_{ET}. \qquad (10.67)$$

Dovođenjem pozitivnog impulsa na emitor jednospojnog tranzistora, ovaj se prebacuje u provodno stanje, a nizak napon na njegovom emitoru blokira diodu D. Prema tome, kvazistabilni period ovog kola odgovara vremenu T_2 na sl. 9.23, pa se za njegovo izračunavanje može da koristi obrazac (9.129).



Sl. 10.15. Praktično izvedeno monostabilno kolo sa tunelskom diodom


10.6. MONOSTABILNA KOLA SA INTEGRISANIM KOMPONENTAMA

Monostabilna kola u potpuno integrisanoj formi retko se izrađuju zbog teškoća na koje se nailazi pri realizaciji većih kapaciteta. Stoga se, kao što je već rečeno kod astabilnih kola, vremenska mreža monostabilnog kola dodaje spolja na upotrebljene integrisane komponente. Od integrisanih komponenata za ovu svrhu se koriste osnovni logički elementi kao i diferencijalni pojačavači.

Pri konstrukciji monostabilnih, a isto tako i astabilnih kola pomoću integrisanih logičkih komponenata(15), mora se obratiti posebno pažnja na priključivanje akumulacione mreže. Iako su u suštini za realizaciju ovih kola potrebna po dva NE kola ili invertora, nije sve jedno kako je logika NE kola izvedena. Na primer, elementarno NE kolo je običan pojačavački stepen u kome su ulaz i izlaz u protivfazi. Istu logiku imaju kako NILI tako i NI kola sa po jednim ulazom. Međutim, priključivanjem vremenske mreže na ova dva tipa logičkih kola u cilju realizacije monovibratora ili multivibratora nije uvek potpuno isto. U svakom slučaju treba

proveriti da li je u ostvarenom regenerativnom kolu obezbeđena mogućnost obostrane promene električnog tovara u ugrađenim akumulacionim elementima.

Na sl. 10.16 data je detaljna i blok-šema monostabilnog kola sa logičkim komponentama izvedenim u DCTL tehnici. Logičke komponente su dva identična NILI kola *A* i *B* sa po dva ulaza, iako jedan ulaz na drugoj komponenti nije iskorišćen. Sprega između ovih komponenata izvedena je sasvim uobičajeno: u jednom pravcu pomoću vremenske mreže $R-C$, a u drugom pomoću kratke veze. Prema tome. izlaz na komponenti B je niskonaponski i odgovara logičkoj nuli $V(0)$,a izlaz na komponenti *A* je visokonaponski i odgovara logičkoj jedinici $V(1)$. Ovakvo stanje je stabilno i kondenzator *C* je napunjen.



Sl. 10.16. Monostabilno kolo sa NILI elementima u DCTL sistemu
(a) detaljna šema
(b) blok-šema


Kada se dovede okidni impuls na za to predviđeni ulaz komponente *A*, izvršiće se promena stanja u logičkim kolima, čime započinje kvazistabilni period monovibratora. Pošto je vremenska mreža identična sa onom u konvencionalnom monovibratoru na sl. 10.1, to se za trajanje perioda T_P može da koristi izraz (10.10) u kome samo treba staviti da je $V_{CC}=V_{BB2}=V(1)$.

Šemiranje monovibratorskog kola sa NI komponentama pokazano je na sl. 10.17. Integrisane NI komponente izvedene su u TTL tehnici. Sprega između komponenta ostvarena je i ovde na isti način kao u prethodnom slučaju. Međutim, zbog postojanja *I* kola ispred invertora u logičkim NI elementima, ovde je povoljnije da u mirnom stanju komponenta *B* ima izlaz $V(1)$, a komponenta *A* izlaz $V(0)$. U vezi s tim otpor *R* je priključen na negativan napon V_{BB}. Dioda *D* ograničava ovaj napon na ulazu komponente *B* na vrednost $v_R=-V_D$. Pošto je s druge strane kondenzatora *C* napon $V(0)=V_{CES}$, to napon na kondenzatoru u mirnom stanju kola iznosi $V_{CES}+V_D$.

Dovođenjem negativnog okidnog impulsa na ulaz komponente *A*, napon na njenom izlazu postaje $V(1)$. Pozitivni skok napona sa izlaza *A* prenosi se preko kapaciteta *C* na otpor *R*, tako da napon v_R postaje pozitivan. Time se blokira dioda *D*, a istovremeno i ulazni tranzistor komponente *B*. Zbog toga izlazni napon ove komponente pada na vrednost $V(0)$, koja održava provodno stanje ulaznog tranzistora komponente *A* i po prestanku delovanja okidnog impulsa. Na taj način su ostvareni uslovi kvazistabilnog stanja, u kome se, za razliku od uobičajenog pražnjenja, ovde vrši punjenje vremenskog kondenzatora *C* kroz otpor *R*. Napon v_R

pri tome opada ka vrednosti V_{BB}, ali kad on dostigne prag provođenja V_T ulaznog tranzistora u integrisanoj komponenti *B*, nastaje ponovo izmena stanja u oba *NI* kola, čime se završava kvazistabilni period. Trajanje ovog perioda, dakle, vezano je za napon

$$v_R(t) = -V_{BB} + (V_{BB} + \Delta V - V_D)\, e^{-t/CR}, \tag{10.68}$$



Sl. 10.17. Monostabilno kolo sa NI elementima u TTL sistemu
(a) detaljna šema
(b) blok-šema


gde je $\Delta V = V(1) - V(0)$ — logička amplituda napona *NI* kola. Iz uslova $v_R(T_P) = V_T$ nalazi se da je

$$T_P = CR \ln \frac{V_{BB} - V_D + V(1) - V(0)}{V_{BB} + V_T}, \tag{10.69}$$

pri čemu je $V_T \approx 2\,V_{BES}$ — napon praga pri kome NI kolo prelazi iz stanja $V(0)$ u $V(1)$. Ako je $V_{BB} = V(1) \gg V_T$, onda se vreme T_P i ovde može da izračuna po približnom obrascu $T_P \approx 0{,}7\,RC$.

Posle završetka kvazistabilnog stanja, nastaje period smirivanja, u kome se prazni kapacitet C. Očigledno je da će vreme smirivanja biti vrlo kratko, pošto se pražnjenje, umesto kroz otpor R, vrši sada kroz dodatu diodu D.

Monostabilno kolo sa diferencijalnim pojačavačom prikazano je na sl. 10.18[16]. Pozitivna povratna sprega između izlaza i neinvertorskog ulaza pojačavača izvedena je pomoću akumulacione mreže sa kondenzatorom C i otpornicima R_1 i R_2. Za principijelan rad kola otpornik R_2 nije neophodan. Invertorski ulaz pojačavača je



Sl. 10.18. Monostabilno kolo sa diferencij.lnim pojačavačom
(a) šema veza
(b) vremenski dijagrami

na nultom potencijalu. Pošto je kolo predviđeno za generisanje pozitivnih izlaznih impulsa, otpor R je priključen na negativan napon V_{BB}. Prema tome, u mirnom stanju kola negativni napon na neinvertorskom ulazu je $V_R = -V_{BB}$. Ukoliko je podešeno da je $V_{BB} = V_{IN}$, vremenski kondenzator C u mirnom stanju kola ne sadrži nikakvo električno opterećenje.

Aktiviranje kola vrši se negativnim impulsom na invertorskom ulazu pojačavača. Ako je amplituda ovog impulsa veća od napona V_{BB}, izvršiće se izmena stanja u kolu tako da se izlazni napon poveća za iznos

$$\Delta V = V_{IV} - V_{IN}. \tag{10.70}$$

Nastala promena napona prenosi se na neinvertorski ulaz, pa je na samom početku eksitovanog stanja u kolu

$$v_R(0) = -V_{BB} + k\Delta V, \tag{10.71}$$

gde je $k = R_1/(R_1 + R_2)$. Pošto je $v_R(0) > 0$, stanje kola ostaje nepromenjeno i kad prestane delovanje okidnog impulsa sve dotle, dok je napon $v_R > 0$. Zbog punjenja kapaciteta C ovaj se napon, međutim, smanjuje ka vrednosti $-V_{BB}$ prema jednačini


$$v_R(t) = -V_{BB} + k\Delta V e^{-t/\tau_P}, \tag{10.72}$$

gde je $\tau_P = C(R_1 + R_2)$ — vremenska konstanta kola punjenja. U trenutku kad se ovaj napon izjednači sa nulom, završava se kvazistabilni period kola, čije trajanje iznosi

$$T_P = C(R_1 + R_2)\ln\left(\frac{R_1}{R_1 + R_2} \cdot \frac{V_{IV} - V_{IN}}{V_{BB}}\right). \tag{10.73}$$

Napomenimo da se sa istim kolima može da generiše i izlazni impuls negativnog polariteta. U tom slučaju treba da je u mirnom stanju kola $v_R = +V_{BB}$, a aktiviranje kola vršilo bi se pozitivnim okidnim impulsima.

Diferencijalni pojačavač u ulozi komparatora pojavljuje se i u mnogim drugim monostabilnim kolima[17]. Opisaćemo jedno složenije takvo kolo, koje se odlikuje stabilnim vremenskim intervalom T_P, sl. 10.19[18]. U kolu su upotrebljene dve integrisane komponente: diferencijalni pojačavač *DP* i kontrolni fliflop *FF*. Diferencijalni pojačavač služi kao komparator sa referentnim naponom V_R na invertorskom ulazu. Tranzistor *TR* ima ulogu invertora. Vremensku mrežu čine komponente *R* i *C*. Diode D_1 i D_2 služe za pražnjenje vremenskog kondenzatora *C*. Flipflop čine dva logička NI elementa u TTL sistemu. Naime, šema flipflopa odgovara onoj na sl. 10.17a, s tim što su oba logička elementa direktno spregnuta u oba pravca. Logičkom elementu *A* pripadaju ulaz *R* i izlaz $\bar{Q}$, dok su ulaz *S* i izlaz *Q* nalaze na logičkom elementu *B*. Flipflop radi sa pozitivnom logikom, ali se njegovo setovanje i resetovanje vrši negativnim impulsima, što je uslovljeno upotrebljenim **NI** kolima.



Sl. 10.19. Monovibrator sa stabilnim periodom T_P

U mirnom stanju monostabilnog kola kontrolni flipflop se postavlja u setovano stanje, tako da je na njegovom izlazu uspostavljen visoki napon, odnosno napon logičke jedinice $V(1)$.

Na ulazu *R* kontrolnog flipflopa nalazi se takođe napon logičke jedinice. Kako je u momentu uključivanja kola kondenzator *C* prazan, to je napon na neinvertorskom ulazu diferencijalnog pojačavača manji od referentnog napona V_R. Zbog toga je napon na izlazu pojačavača nizak, pa je invertorski stepen *TR* u provodnom stanju. Time se obezbeđuje visoki napon i na ulazu *S* flipflopa *FF*. Imajući u vidu da je kontrolni flipflop postavljen u setovano stanje, njegov izlaz $\bar{Q}$ je u stanju

logičke nule $V(0)=V_{CES}$. S druge strane, diode D_1 i D_2 vode, pa napon na njihovim katodama iznosi $V_K=-V_{D2}$. Pošto je razlika potencijala $V(0)-V_K$ mala, očigledno je da su diode D_3 i D_4 neprovodne. Što se tiče energetskog stanja kondenzatora C, vidi se da je u mirnom stanju kola napon na njemu jednak nuli ukoliko su diode D_1 i D_2 identične.

Okidanje ovog složenog monovibratora vrši se negativnim impulsom na ulazu R kontrolnog flipflopa. Pod dejstvom ovog impulsa menja se stanje RS flipflopa tako da je sada na izlazu Q napon $V(0)$, a na izlazu $\bar{Q}$ — napon $V(1)$. Diode D_3 i D_4 prelaze u provodno stanje, te napon V_K postaje pozitivan i inverzno polarizuje diode D_1 i D_2. Prema tome, kondenzator C počinje da se puni preko otpora R. Usled toga napon ne neinvertorskom ulazu pojačavača raste i kada dostigne referentnu vrednost V_R generiše se pozitivan impuls na bazi tranzistora TR. Pošto se ovaj impuls pojavljuje kao negativan na izlazu tranzistorskog stepena, on ponovo setuje kontrolni flipflop i time ga vraća u početno stanje. Na taj način se završava kvazistabilni period, u toku koga se na izlazu kola generisao negativan pravougaoni napon. Razumljivo je da posle ovog vremenskog intervala nastaje period smirivanja kola, kada se napon na kondenzatoru ponovo smanjuje na nulu.

Temperaturska zavisnost kvazistabilnog vremenskog intervala T_P kod ovog kola može da bude vrlo mala. Naime, granične vrednosti napona na kondenzatoru C su određene s jedne strane referentnim naponom V_R, a sa druge razlikom napona na diodama D_1 i D_2. Ako ove diode imaju identične karakteristike i uz to približno iste struje, donji granični napon na kondenzatoru jednak je nuli. Varijacija gornjeg graničnog napona V_R zavisi od otpora R_1 i R_2, kao i od napona napajanja. Pošto su napon V_R, a isto tako i napon na kondenzatoru, funkcija istog napona V_{CC}, to se ova komponenta nestabilnosti eliminiše. To se najbolje vidi i iz izraza za trajanje kvazistabilnog perioda

$$T_P=RC\,ln\left(1+\frac{R_1}{R_2}\right). \tag{10.74}$$

Vidimo, dakle, da period T zavisi od komponenata vremenske mreže R i C kao i od odnosa otpora R_1 i R_2. Prema tome, opisano monostabilno kolo može da generiše vrlo stabilan vremenski interval ukoliko se upotrebe i pogodne pasivne komponente u akumulacionoj mreži i razdelniku napona.

10.7. PRIMENA MONOSTABILNIH KOLA


Bez obzira na veliku raznovrsnost primene monostabilnih kola svuda je uglavnom korišćena njihova osnovna karakteristika, da generišu impulse određenog oblika. Zato bi se odmah moglo reći da monovibrator može da posluži kao uobličavač, odnosno kao konvertor oblika impulsa. U stvari svaki okidni impuls različitog oblika, amplitude i trajanja pojavljuje se na izlazu monovibratora uniformisan, tj. sa unapred definisanim parametrima. Potreba za ovakvom konverzijom može često da se javi u nekim postupcima digitalne obrade podataka ili prenosa signala.


Napomenimo, dalje, da se monovibratori ponekad upotrebljavaju i kao delitelji učestanosti. Način delenja je isti kao i kod astabilnih kola, a bazira na principu sinhronizacije. Prema tome, ovakva primena kola ilustrovana je još ranije na sl. 9.6.

Pretežnu primenu monovibratorska kola svakako nalaze u onim elektronskim uređajima, gde treba obezbediti određene vremenske intervale. Ovi intervali se dobijaju generisanjem impulsa definisanog trajanja, koji mogu da se koriste kako za vremensko kašnjenje, tako i za konverziju napona u vreme.

10.7.1. Vremensko kašnjenje


Jedna od bitnih primena monovibratora sastoji se u tome, da se pomoću njega može da ostvari potrebno vremensko kašnjenje u odnosu na neki referentni trenutak. Taj trenutak je najčešće definisan prednjom ivicom okidnog impulsa. Ilustracija ovakve primene kola pokazana je na sl. 10.20. Na izlaz monovibratora priključen je pasivni diferencijator CR sa ograničavačkom diodom D. Okidni siganl V_S aktivira monovibrator, koji na izlazu generiše impuls v_C. Ovaj impuls se diferencira na CR kolu pri čemu se na prednjoj i zadnjoj ivici impulsa v_C formiranju šiljasti impulsi pozitivnog, odnosno negativnog polariteta. Prvi — pozitivan impuls odsečen je diodom D, tako da se na izlazu v_D pojavljuje samo negativni impuls. Ovaj impuls odgovara ulaznom signalu V_S, ali kasni za njim za vreme t_K. Napomenimo da se ovo kašnjenje može precizno da podešava promenom napona V_{BB}.





Sl. 10.20. Vremensko kašnjenje
(a) šema kola
(b) vremenski dijagrami

Kašnjenja, koja mogu da se ostvare sa jednostavnim monovibratorskim kolima, ograničena su praktičnim vrednostima komponenata u vremenskoj mreži. Na primer, kod monovibratora sa ukrštenom spregom na sl. 10.1 otpor R je ograničen uslovom zasićenja tranzistora. U slučaju potrebe dužih kašnjenja svakako da su kola sa mosfestovima pogodnija. Međutim, veće kašnjenje može da se ostvari i sa nešto složenijim monovibratorskim kolima[19]. Štaviše, monostabilna mreža u takvim slučajevima može da bude izvedena tako, da i ne sadrži osnovno monovibratorsko kolo. Primer takve mreže pokazan je na sl. 10.21[7]. Ova mreža sadrži bistabilno kolo sa bipolarnim tranzistorima TR_1 i TR_2 i prekidač JTR, koga čini jednospojni tranzistor. U mirnom stanju kola vodi samo tranzistor TR_1, tako da je kondenzator C praktično prazan. Okidanjem flip-flopa preko diode D_2, započinje



Sl. 10.21. Monostabilna mreža za veliko kašnjenje

punjenje kondenzatora C kroz otpore R i R_C. Napon na emitoru jednospojnog tranzistora raste i kada dostigne njegov prag provođenja V_{ET}, on se uključuje. Skok napona na otporu R_{B1} ponovo okida flipflop, ali sada preko diode D_1. Zbog toga tranzistor TR_1 ponovo odlazi u zasićenje, a kondenzator C se ubrzo prazni preko diode D_3, koja premošćava otpor R.

Generisani impuls, koji se, inače, koristi za vremensko kašnjenje, uzima se sa kolektora tranzistora TR_2. Njegovo trajanje u prvom redu je funkcija vremenske konstante

$$\tau_P = C(R_C + R), \tag{10.75}$$

a onda i napona V_{ET} jednospojnog tranzistora. Ako je I_P struja vrha karakteristike $v_E - i_E$ tranzistora JTR, onda pri izboru gornje vrednosti vremenske konstante mora biti zadovoljen uslov

$$R + R_C < \frac{V_{CC} - V_{ET}}{I_P}. \tag{10.76}$$

S obzirom na to da je $I_P < 10\ \mu A$, a $V_{ET} \approx 0,5\ V_{CC}$, izlazi da otpor R može da ima vrednost od nekoliko megaoma. Zahvaljujući, tome sa ovakvim monostabilnim kolom može da se ostvari znatno veće kašnjenje nego sa običnim monovibratorima.

10.7.2. **Konverzija napona u vreme**

Zahvaljujući činjenici da se trajanje kvazistabilnog perioda kod skoro svih monovibratorskih kola može da menja promenom nekog pogodnog napona, to se ova kola vrlo često koriste kao konvertori napona u vreme. Kao i kod naponsko-frekventnih konvertora, koje smo naveli kao primer primene astabilnih kola, tako i kod ovih naponsko-vremenskih konvertora potrebno je ostvariti linearnu karakteristiku konverzije. Na žalost razmatrana monostabilna kola ne poseduju takvu karakteristiku. Za monovibratore sa ukrštenom spregom sl. 10.1 to se može sasvim pouzdano reći na osnovu formule (10.11), koja, napisana u još uprošćenijem obliku,

$$T_P = CE \ln\left(1 + \frac{V_{CC}}{V_K}\right), \tag{10.77}$$

predstavlja karakteristiku konverzije kontrolnog napona v_K, odnosno ranije V_{BB}, u vreme T_P.

Emitorsko-spregnuti monovibrator sa baznom vremenskom mrežom, sl. 10.7, poseduje nešto bolju karakteristiku konverzije napona V_{B1} u vremenski interval T_P datu jednačinom (10.36). Ispitaćemo nešto detaljnije tu karakteristiku koristeći uprošćeni izraz (10.37), u kome je vremenska zavisnost intervala T_P data u funkciji koeficijenta k, polazeći od toga da je $V_{B1} = kV_{CC}$. Napišimo navedeni izraz u normalizovanom obliku kao[6]

$$\frac{T_P}{\tau_P} = \ln\frac{b + ax}{1 - x}, \tag{10.78}$$

gde su:

$$b = \frac{R_{C2}}{R_E + R_{C2}},$$

$$a = \frac{R_{C1}}{R_E}$$

i

$$x \equiv k.$$

Ovaj generalisani oblik izraza za vremenski interval pogodniji je za analizu linearnosti karakteristike. Jedan od načina ispitivanja te linearnosti bio bi da se gornji normalizovani izraz razvije u red po obrascu

$$ln\,(1+x) = x - \frac{1}{2}x^2 + \frac{1}{3}x^3 \ldots, \tag{10.79}$$

pa da se na osnovu članova višeg reda izvedu potrebni zaključci o linearnosti. Ako se, međutim, radi o širem opsegu promenljive x, pogodnije je odrediti strminu karakteristike konverzije po obrascu

$$S = \frac{d(T_P/\tau_P)}{dx}, \tag{10.80}$$

pa iz uslova konstantnosti te strmine izvesti odgovarajuće zaključke o linearnosti. Kako je


$$S = \frac{a+b}{ax^2 - (a-b)\,x - b}, \tag{10.81}$$

vidi se da karakteristika naponsko-vremenske konverzije monovibratora na sl. 10.7 ne može da bude potpuno linearna, jer imenitelj nije konstantan u korišćenom opsegu vrednosti x. S obzirom na to da imenitelj gornjeg izraza predstavlja parabolu, najbolja linearnost biće ostvarena, ako se parametri kola odaberu tako, da teme parabole padne u sredinu opsega vrednosti x. U svakom slučaju ako se radi o manjim promenama kontrolnog napona V_{B1}, može se sa ovim kolom postići čak i zadovoljavajuća linearnost karakteristike konverzije. Zbog toga se emitorsko-spregnuti monovibrator sa baznom vremenskom mrežom dosta često koristi kao jednostavan naponsko-vremenski konvertor.


U mnogim primenama, međutim, potreban je naponsko-vremenski konvertor sa daleko boljom linearnošću u većem opsegu promene ulaznog napona. Složenost takvog konvertora može da bude dosta velika, zavisno, naravno, i od zahteva koje on treba da ispuni. U većini slučajeva i takvi konvertori su jednostavniji, ako se odgovarajući vremenski intervali dobijaju pomoću nekog monovibratora. Primer jednog takvog naponsko-vremenskog konvertora prikazan je na sl. 10.22[(20)].

Šema datog konvertora sastoji se od dva osnovna impulsna kola: monovibratora i komparatora. Osnovno kolo monovibratora čine tranzistori TR_1 i TR_2. Dakle, radi se o komplementarnom kolu sa baznom vremenskom mrežom, u kojoj je otpornik R_B zamenjen tranzistorom TR_3. Ovaj tranzistor radi sa uzemljenom bazom, zbog čega ima veliku izlaznu otpornost i u ovom kolu služi kao izvor konstantne struje. Ovakvo kolo, ali u astabilnom režimu rada, prikazano je ranije kao naponsko-

-frekventni konvertor, sl. 9.33. Ovde, međutim, kolo je monostabilno, jer je u mirnom stanju tranzistor TR_1 zakočen naponom $-V_{EE}$ preko tranzistora TR_4. Prema tome, prva tri tranzistora čine monovibrator sa strujnim izvorom, koji obezbeđuje linearnu promenu napona v_{B1}, kako je to pokazano na odgovarajućem vremenskom dijagramu, sl. 10.22b.



(a)



(b)

Sl. 10.22. Naponsko-vremenski kondenzator
(a) šema kondenzatora
(b) vremenski dijagrami napona

Drugi deo kola sa tranzistorima TR_4 i TR_5 je Šmitov komparator, koji je, takođe, prikazan ranije na sl. 8.36. Napon prvog praga okidanja V'_T uzima se kao napon praga komparacije i njegova vrednost data je izrazom (8.56). Pošto je ovde Šmitovo kolo vezano na napon $-V_{EE}$ umesto na masu, u navedenom izrazu treba veličinu V_{CC} zameniti sa $V_{CC}+V_{EE}$. U mirnom stanju tranzistor TR_4 vodi, tako da komparator ima visokonaponski izlaz.

Monovibrator se aktivira okidnim impulsom V_S, koji se dovodi na bazu tranzistora TR_2. Tranzistori TR_1 i TR_2 su samo kratkotrajno u provodnom stanju,

jer ih ubrzo isključuje napon napunjenog kondenzatora C. U trenutku isključivanja ovih tranzistora napon v_{B1} naglo pada i time blokira tranzistor TR_4, tako da komparator sada daje niskonaponski izlaz. U ovakvim uslovima započinje pražnjenje kondenzatora C kroz tranzistor TR_3 i napon V_{B1} na ulazu komparatora linearno raste. Kad se ovaj napon izjednači sa pragom komparacije V'_T, komparator ponovo daje visokonaponski izlaz, čime je generisanje vremenskog intervala T_P završeno.

U opisanom načinu rada konvertora nije pomenuta dioda D, preko koje se u stvari dovodi napon v_K, čija vrednost treba da se konvertuje u vreme. Naime, ova dioda ograničava negativni pad napona na bazi tranzistora TR_1 na vrednost — (v_K+V_D). Drugim rečima, kontrolni napon v_K određuje najnižu vrednost napona V_{B1}, a od toga zavisi trajanje intervala T_P. Prema tome, u opisanom kolu vrši se konverzija napona v_K u vreme T_P, a okidni impuls V_S služi samo kao komanda za otpočinjanje ciklusa konverzacije. Vremenski dijagrami v_{B1} i v_I očigledno pokazuju da je vreme T_P srazmerno naponu v_K, što znači da je ostvarena linearna karakteristika konverzije zahvaljujući dodatom strujnom izvoru u monovibratorskom kolu.

Podsetimo da se kod naponsko-frekventnog konvertora kontrolni napon dovodi preko otpora R u strujnom izvoru. Ako bi se to primenilo i u ovom slučaju, onda bi se time menjao nagib linearnog dela napona v_{B1}, koji bi, inače, uvek polazio iz iste najniže tačke. Nije teško iz vremenskih dijagrama da se čisto geometrijski zaključi, da takva konverzija napona u vreme ne bi bila linearna. Prema tome, za linearnu konverziju napona u vreme, struja, koja prolazi kroz akumulacioni element, mora da bude konstantna i nezavisna od vrednosti konvertovanog napona. Za linearnu konverziju napona u frekvenciju, međutim, opet je neophodna konstantnost pomenute struje, ali uz to ona mora da bude i srazmerna konvertovanom naponu.

LITERATURA

1. *Neeteson, P. A.*: Transistor à jonctions dans les montages à impulsions, Bibl. technique Philips, Dunod, Paris, 1961, pgl. 4.2
2. *Millman, J.*, *Taub, H.*: Pulse, Digital and Switching Waveforms, McGraw-Hill, New York, 1965, gl. 11, pgl. 13.7 i 19.4
3. *Harris, J. N.*, *Gray, P. E.*, *Searle, C. L.*: Digital Transistor Circuits, John Wiley, New York, 1966, pgl. 3.4
5. *Sparkes, J. J.*: Transistor Switching and Sequential Circuits, Pergamon Press, Oxford, 1969, gl. 3
6. *Strauss, L.*: Wave Generation and Shaping, McGraw-Hill, New York, 1970, pgl. 8.5 i 8.6
7. *Doyle, J. M.*: Pulse Fundamentals, Prentice-Hill, Englewood Cliffs, 1973, gl. 14
8. *Bowes, R. C.*: A new linear dealy circiut based on an emitter-coupled multivibrator, Proc. IEEE, Vol. 106, Part B, Supl. 15—18, May 1959
9. *Rakovich, B. D.*, *Tešić, S. Lj.*: A new transistor voltage-to-time converter, Publ. Elektrotehn. Fakult. u Beogradu, Serija: Telekomun. i elektronika, No. 50, 1968
10. *Rakovich, B.D.*, *Tesic, S. L.*: A wide range linear time delay circuit, Electronic Engng., Vol 42, No. 506, April 1970, str. 57
11. *Rakovich, B.*: A high-efficiency monostable circuit using complementary transistors, Electronic Engng., Vol. 38, No. 460, June 1966, str. 384
12. *Ho, C. F.*: Zero quiescent current monostable multivibrator, The Radio and Electronic Engineer, Vol. 37, No. 1, Jan. 1969, str. 22
13. *Sainsbury, J. J.*: Complementary monostable multivibrator, The Radio Electronic Engineer, Vol. 38, No. 3, Sept. 1969, str. 178
14. *Kleinberg, L. L.*: Monostable circuit need power only when they work, Electronics, Vol. 37, No. 23, Aug. 24, 1964, str. 56

15. *Tešić, S.*: Digitalna elektronika, Paučna knjiga, Beograd, 1974, gl. 5
16. The app lication of linear microcircuits SGS-Fairchild, London, 1966, pgl. 3.5
17. *Morrison, J. M.*: Voltage-controlled monostable uses IC comparator, Electronic Design, Vol. 17, No. 6, March 15, 1969, str. 250
18. *Kuhne, H.*: Monostabiler Multivibrator mit stabilisierter Kipzeit, Radio fernsehen Elektronik, Jg. 23, H. 16, 2 Aug. 1974, str. 522
19. *Shagena, J. L., Shaul, J. T.*: Modified one-short has pulse-width range >100 : 1, Electronic Design, Vol. 17, No. 13, June 21, 1969, str. 80
20. *Tesic, S. L.*: Simple time-delay circuit with very high duty cycle, IEEE Trans. Instrum. and Measurement, Vol. IM-19, No. 3, Aug. 1970, str. 152

GLAVA 11

BLOKING-OSCILATOR

Kod većine multivibratorskih kola sa akumulacionom mrežom naponski impulsi se generišu na izlazu aktivnog elementa u toku njegovog neprovodnog stanja. To znači da se impulsi uzimaju sa relativno velike impedanse, te je stoga raspoloživa snaga impulsa mala. Pored toga, postojeće kapacitivnosti onemogućavaju generisanje vrlo uzanih impulsa kod mnogih takvih kola. Ponekad se, međutim, javlja potreba, na primer u nekim radarskim i televizijskim uređajima, za generatorima impulsa koje karakterišu mala izlazna otpornost i velike struje. Takvi generatori su bloking-oscilatori.

Bloking-oscilator je regenerativno kolo sa jednim aktivnim elementom. Kako ovakvo kolo mora da predstavlja zatvoreni pojačavački sistem sa pozitivnom povratnom spregom i kružnim pojačanjem većim od jedan, to svaki bloking-oscilator mora da ima unduktivnu spregu između izlaza i ulaza. Induktivna sprega se redovno ostvaruje pomoću impulsnog transformatora. Ako se radi o tranzistorskom aktivnom elementu sa uzemljenim emitorom, što je inače najčešći sluačj u praktičnoj primeni, kružno pojačanje stepena, kad se on optereti svojom ulaznom impedansom, još uvek je veći od jedinice. Stoga pomenuti transformator u ovom slučaju služi uglavnom za obrtanje faze u cilju obezbeđenja pozitivne povratne sprege između kolektora i baze tranzistora. Ako se tranzistor koristi sa uzemljenom bazom ili sa uzemljenim kolktorom, ulaz i izlaz su već u fazi, ali je pojačanje stepena nedovoljno. Stoga se pomenutim transformatorom povećava strujno pojačanje stepena u prvom, a naponsko u drugom slučaju.

Radna učestanost konvencionalnih oscilatora prostoperiodičnih napona visokih učestanosti određena je rezonantnom učestanošću priključenog oscilatornog kola. Na učestanost bloking-oscilatora, međutim, koji po spoljašnjoj formi podsećaju na konvencionalne oscilatore sa induktivnom spregom, pojava rezonancije u impulsnom transformatoru nema praktično nikakav uticaj. Naime, učestanost bloking-oscilatora određena je brzinom promene energetskog stanja u akumulacionim mrežama, kao što je to, uostalom, bio slučaj i kod ostalih regenerativnih kola sa kvazistabilnim stanjima. Akumulacioni element u ovim mrežama redovno je impulsni transformator, a pored njega ponekad se pojavljuje još i kondenzator u datoj vremenskoj mreži. Kratkotrajno u prelaznim režimima, međutim, može da dođe do izražaja i rezonantni efekt, koga čine rasipne induktivnosti i kapacitivnosti impulsnog transformatora. No, i u ovom slučaju pojava rezonancije se odstranjuje smanjivanjem faktora dobrote oscilatornog kola, kako bi se sprečile visokofrekventne oscilacije bloking-oscilatora.

Bloking-oscilator je, rekli smo, generator impulsa male izlazne impedanse. Njegovi impulsi su vrlo uzani, tako da padaju u nano- i mikrosekundno područje. Kako je uz to odnos impuls/pauza često vrlo mali, to ovakav generator sa uobičajenim aktirnim elementima raspolaže vrlo velikom strujom. Za razliku od većine multivibratorskih kola, bloking-oscilator uzima električnu energiju iz izvora napajanja samo u toku generisanja impulsa. Imajući u vidu kratkotrajnost njegovih impulsa, s obzirom na period ponavljanja, može se reći da su ovakvi generatori vrlo ekonomični. S druge strane, međutim, impulsi bloking-oscilatora po obliku, amplitudi i trajanju nisu precizno definisani, bar što se tiče kola izvedenih u osnovnom obliku. To je posledica veoma složenog mehanizma rada ovog kola, koje sadrži impulsni transformator kao bitnu, ali ne i strogo definisanu komponentu.


Bloking-oscilator se izvodi kao astabilno i monostabilno kolo. Osnovna konfigurrcija kola u oba slučaja je ista, s tim što se jednosmerni režim kola podešava za jedan ili drugi način rada. U ovoj glavi biće opisana neka osnovna kola bloking--oscilatora astabilnog i monostabilnog karaktera. S obzirom na to da impulsni transformator ima presudni uticaj na rad bloking-oscilatora, to će prvo biti razmotreni bitni parametri takvog transformatora.

1y.1. IMPULSNI TRANSFORMATOR

Već je istaknuto da u konstrukciji bloking-oscilatora presudnu ulogu ima impulsni transformator. Teškoće u izradi ovog transformatora su svakako jedan od razloga što se bloking-oscilator ređe primenjuje nego odgovarajuća multivibratorska kola. Da bi se bolje uočile te teškoće, ukratko ćemo razmotriti osobine impulsnog transformatora. Na osnovu ekvivalentnih šema i impulsne karakteristike transforamtora, biće dato i opšte razmatranje u vezi njegovih konstruktivnih parametara.

11.1.1. Ekvivalentna šema transformatora

Šematsko predstavljanje transformatora uopše dato je na sl.11.1. Primarni namotaj transformatora induktivnosti L_1 napaja se iz naizmeničnog izvora v_1. Na sekundarni namotaj L_2 priključen je potrošač R_P. Otpor pobudnog izvora, otpori namotaja kao i kapacitivnost transformatora zanemareni su. Takođe se ne vodi računa o gubicima u jezgru i nelinearnosti magnetnog kola.



Sl. 11.1. Šema tranzistora sa pobudom i opterećenjem

Koeficijent sprege između namotaja L_1 i L_2 dat je izrazom

$$K=\frac{M}{\sqrt{L_1 L_2}}, \qquad (11.1)$$


gde je sa M označena međusobna induktivnost spregnutih namotaja. Pod pretpostavkom da je induktivnost namotaja L_1 beskonačno velika i da je koeficijent sprege $K=1$, ovakav transformator, uz napred navedena zanemarivanja, bio bi idealan. To znači izlaz transformatora tačno odgovara ulazu, pa je odnos transformacije dat sledećim odnosima veličina i parametara transformatora

$$n=\frac{v_2}{v_1}=\frac{N_2}{N_1}=\sqrt{\frac{L_2}{L_1}}=\frac{i_1}{i_2}, \qquad (11.2)$$

gde je sa N označen broj zavojaka u namotaju. Elektrodinamička ravnoteža stanja u primarnom i sekundarnom kolu transformatora može da se izrazi sledećim diferencijalnim jednačinama

$$L_1 \frac{di_1}{dt} - M \frac{di_2}{dt} = v_1$$
$$L_2 \frac{di_2}{dt} - M \frac{di_1}{dt} + R_P i_2 = 0. \tag{11.3}$$

Stvarni transformator je daleko od toga da bude idealan. Pre svega koeficijent sprege K nije jednak jedinici, pa se stoga pojavljuju i rasipne induktivnosti L_S u namotajima. Uzimajući to u obzir, transformator se može da predstavi pomoću postojećih induktivnosti stvarnog transformatora, koje su vezane na primarnoj strani jednog idealnog transformatora prema sl.11.2a. Pomenute induktivnosti su: magnetizaciona induktivnost L_M i rasipne induktivnosti L_{S1} i L_{S2}. Idealni transformator ovde postoji samo zbog toga, da se preko njega uzme u obzir i od-



Sl. 11.2. Ekvivalentne šeme transformatora ba sl. 11.1.
(a) sa idealnim transformatorom
(b) sa preslikanim sekundarom
(c) sa rasipanjem samo u primaru (n=n/k)

nos transformacije $n=v_2/v_1$. Zapazimo da struja u primarnom namotaju idealnog transformatora ima preslikanu vrednost struje iz sekundara ni_2. Očigledno je da se potreba za idealnim transformatorom u ekvivalentnoj šemi može da izbegne, ako se i otpor opterećenja R_P preslika na primarnu stranu transformatora. Na taj na-

čin dolazi se do ekvivalentne šeme ucrtane na sl.11.2b. Elektrodinamička ravnoteža stanja u kolima ovako predstavljenog transformatova može da se napiše u sledećem obliku:

$$\begin{aligned}(L_M+L_{S1})\frac{di_1}{dt}-L_M\frac{d(ni_2)}{dt}&=v_1\\(L_M+L_{S2})\frac{d(ni_2)}{dt}-L_M\frac{di_1}{dt}+\frac{R_P}{n^2}(ni_2)&=0\end{aligned}\qquad(11.4)$$

Jednačine (11.3) i (11.4) odnose na isti transformator, jer u oba slučaja generatori v_1 moraju da izazovu iste primarne struje i_1, usled kojih će se na otporniku R_P pojaviti isti padovi napona usled struja i_2. Prema tome, izjednačavajući odgovarajuće koeficijente u pomenutim jednačinama, dobija se da je magnetizaciona induktivnost

$$\begin{aligned}L_M&=L_1-L_{S1}=L_1-L_{S2}=\\&=\frac{L_2}{n^2}-L_{S2}\\&=\frac{M}{n},\end{aligned}\qquad(11.5)$$

a rasipne induktivnosti su

$$L_{S1}=L_1-L_M$$

i

$$L_{S2}=L_1-L_M=\frac{L_2}{n^2}-L_M.\qquad(11.6)$$

Koristeći definicione izraze za koeficijent sprege i odnos transformacije date jednačinama (11.1) i (11.2), za gornje induktivnosti nalaze se vrednosti

$$L_M=\frac{M}{n}=KL_1$$

i

$$L_{S1}=L_{S2}=(1-K)L_1.\qquad(11.7)$$

Zapazimo da se u ekvivalentnom kolu transformatora na sl. 11.2b pojavljuju podjednake vrednosti rasipnih induktivnosti u primarnom i sekundarnom namotaju. Odnos transformacije, međutim, može da se definiše na proizvoljan način. Tako, na primer, ako se uzme da je $n'=n/K$, onda se iz jednačina (11.5) i (11.6) za ekvivalentne induktivnosti u šemi na sl.11.2b dobijaju druge vrednosti:

$$L'_M=\frac{M}{n'}=K^2L_1,$$

i

$$L'_{S1}=(1-K^2)L_1\qquad(11.8)$$

$$L'_{S2}=0.$$

Sa ovim vrednostima nacrtana je ekvivalentna šema transformatora na sl.11.2c. Vidimo, dakle, da magnetizaciona induktivnost u ovom slučaju ima vrednost $L'_M = K^2 L_1$. Što se tiče rasipnih induktivnosti, one su svedene samo na primarno kolo sa ekvivalentnom vrednošću $L'_{S_1} = (1 - K^2) L_1$. Kod dobrih impulsnih transformatora koeficijent sprege K je vrlo blizak jedinici. Stoga je magnetizaciona ili paralelna induktivnost transformatora $L'_M \equiv L_M \approx L_1$, a rasipna, odnosno redna induktivnost $L'_{S_1} \equiv L_S \approx 2(1 - K) L_1$. Vidimo, dakle, da se pri učinjenoj promeni odnosa transformacije sa n na $n' = n/K$ ukupni iznos ekvivalentnih induktivnosti transformatora nije bitno izmenio.

Imajući u vidu učinjenu primedbu u pogledu koeficijenta K, iz ekvivalentne šeme na sl.11.2c vidi se, da je pri otvorenom sekundarnom kolu na priključcima primara prisutna praktično samo magnetizaciona induktivnost transformatora L_M, odnosno induktivnost njegovog primarnog namotaja L_1. Ako su, međutim, sekundarni priključci u kratkom spoju, na priključcima primara pojavljue se samo rasipna induktivnost transformatora L_S. Ove induktivnosti mogu da se izračunaju na osnovu konstruktivnih parametara transformatora[(3)]. Tako se za induktivnost primara nalazi da je

$$L_1 = \frac{\mu S}{l} N_1^2, \tag{11.9}$$

gde su: μ — magnetni permeabilitet jezgra u kome se formira magnetno kolo,
l — srednja dužina magnetnog kola
i S — presek magnetskog jezgra.

Ukupna rasipna induktivnost transformatora nalazi se iz formule

$$L_S = \frac{\mu_0 Q}{\lambda^2} N_1^2, \tag{11.10}$$

gde su: $\mu_0 = 4\pi \cdot 10^{-7}$ H/m — magnetni permeabilitet slobodnog, odnosno vazdušnog prostora između namotaja,
Q — zapremina pomenutog vazdušnog međuprostora i
λ — dužina namotaja.

Istaknimo da rasipna induktivnost u suštini ne zavisi od magnetnog kola transformatora, već uglavnom od vazdušnog međuprostora namotaja. Isto tako, vidi se da odnos

$$\frac{L_1}{L_S} = \mu_r \frac{S\lambda}{Q\,l} \tag{11.11}$$

ne zavisi od broja namotaja, već od geometrijske konstrukcije transformatora i relativnog permeabiliteta μ_r sredine u kojoj se formira magnetno kolo.


Pored rasipne induktivnosti kao nepoželjan parametar transformatora pojavljuje se i njegova kapacitivnost. I ona je zavisna od konstruktivnih parametara transformatora, jer je

$$C = K_n \frac{\varepsilon L \lambda}{d}, \tag{11.12}$$

gde su: E — dielektrična konstanta sredine između namotaja,
L — srednja dužina žice namotaja i
d — rastojanje između namotaja
K_n — koeficijent zavisan od odnosa transformacije.
U slučaju da je n=1 ovaj koeficijent ima vrednost $K_n=1$. Imajući u vidu da je zapremina vazdušnog prostora Q srazmerna proizvodu λd, iz jednačina (11.10) i (11.12) vide se oprečni zahtevi u pogledu izbora ovih geometrijskih veličina u cilju smanjivanja rasipnih induktivnosti i kapacitivnosti transformatora.

11.1.2. **Impulsna karakteristika transformatora**

Za određivanje impulsne karakterisike transformatora treba uzeti u obzir ne samo njegove induktivnosti i kapacitivnosti, već i termogene otpore namotaja r_1 i r_2. U vezi s tim ucrtana je ekvivalentna šema inpulsnog transformatora na sl.11.3 u kojoj su



Sl. 11.3. Ekvivalentna šema impulsnog transformatora

$$R_1 = R_G + r_1 \quad \text{i} \quad R_2 = \frac{R_P + r_2}{n^2}, \tag{11.13}$$

gde je R_G izlazna otpornost pobudnog generatora v_1. Napomenimo da u ovoj šemi magnetizaciona induktivnost ima vrednost $L_M = K^2 L_1$, rasipna induktivnost $L_S = (1 - K^2) L_1$, a prenosni odnos transformatora $n' = n/K \approx n$.

Prenosna funkcija mreže na sl.11.3 mogla bi da se predstavi jednačinom trećeg reda. Dobijeno rešanje takve jednačine, međutim, ne bi bilo pogodno za fizičko praćenje ponašanja kola u dinamičnom i statičkom režimu rada. Stoga je pogodnije da se impulsna karakteristika rasmatra izdvojeno: pri uključivanju, u toku ustaljenog režima i pri isključivanju transformatora. Pri uključivanju i isključivanju transformatora, odnosno u prelaznom režimu rada kola merodavna je visokofrekventna ekvivalentna šema transformatora. Stoga se na sl. 11.3 može iz ekvivalentne šeme da izostavi induktivnost L_M pod pretpostavkom da je tada $\omega L \gg 1/\omega C$. Karakteristika statičkog režima transforamtora, međutim, određuje se iz niskofrekventne ekvivalentne šeme transformatora. U ovm slučaju iz šeme na sl.11.3 mogu da izostanu parametri L_S i C, jer prvi predstavlja vrlo malu, a drugi vrlo veliku reaktivnu otpornost na visokim učestanostima.

Prelazna karakteristika transformatora nalazi se kao odgovar na pobudni signal u vidu odskočne funkcije čija je vrednost $V_1 U(t)$. Polovi prenosne funkcije kola na sl.11.3, u kome je izostavljena induktivnost L_{M1}, nalaze se u obliku

$$s_{1,2} = -\left(\frac{R_1}{2L_S} + \frac{1}{2CR_2}\right) \pm \left[\left(\frac{R_1}{2L_S} + \frac{1}{2CR_2}\right)^2 - \frac{R_1 + R_2}{CL_S R_1}\right]^{1/2}. \tag{11.14}$$

Kada se uvedu smene za:

faktor slabljenja $\qquad k_R = \dfrac{R_2}{R_1 + R_2},$

periodu $$T = 2\pi\sqrt{k_R L_S C} \tag{11.15}$$

i prigušenje $$\delta = \left(\frac{R_1}{L_S} + \frac{1}{CR_2}\right)\frac{T}{4\pi},$$


polovi prenosne funkcije mogu da se napišu u sažetom obliku

$$s_{1,2} = -\frac{2\pi}{T}\delta \pm j\frac{2\pi}{T}\sqrt{1-\delta^2}. \tag{11.16}$$

U zavisnosti od vrednosti pod korenom, ovde mogu da se jave tri različita slučaja ponašanja izlaznog napona kao odgovor na navedenu pobudu. Prvo, ako je prigušenje kola $\delta < 1$, izlaz će da bude oscilatornog karaktera sa amplitudama koje opadaju sa vremenom, sl.11.4. Specijalan slučaj ovakve prelazne karakteristike bio bi za $\delta = 0$. Tada bi nastale neprigušene oscilacije sa periodom oscilovanja $T = 2\pi\sqrt{L_S C}$, znači na rezonantnoj učestanosti oscilatornog kola koga čini rasipna induktivnost i kapacitivnost transformatora. Da bi nastao ovakav slučaj trebalo bi da budu $R_1 \approx 0$ i $R_2 \approx \infty$.

Drugi slučaj nastaje pri kritičnom prigušenju kola kada je $\delta = 1$. Odgovor na odskočnu pobudu sada je monotono rastući, bez oscilovanja, sl.11.4. Brzina uspostavljanja izlaznog napona u ovom slučaju je očigledno manja nego u prethodnom, kada je porast napona bio praćen i premašenjima.

U trećem slučaju kolo je jako prigušeno tako da je $\delta > 1$. Odgovor na odskočnu funkciju je i sada monotono rastući, ali je brzina uspostavljanja izlaznog napona još sporija nego u prethodnom slučaju, sl.11.4.



Sl. 11.4. Prelazna karakteristika transformatora za različite vrednosti δ

Iz normalizovanih prelaznih karakteristika transformatora na sl.11.4 lako je odrediti vreme uspostavljanja za bilo koju krivu. Tako, na primer, za $\delta = 1$ nalazi se da je $t_r \approx 0{,}5\,T$, dok se pri $\delta = 0{,}6$ dobija da je $t_r \approx 0{,}3\,T$. Pri ovom upoređenju, istina, ne sme se gubiti iz vida da je i perioda T funkcija prigušenja δ. Naime, da bi se smanjilo prigušenje trebalo bi, recimo, povećati otpornost R_2, čime se istovremeno povećava i perioda T. Prema tome, stvarno poboljšanje vremena uspostavljanja mora se obračunati za svaki konkretan slučaj.

Pri analizi prelazne karakteristike ustaljenog stanja transformatora, kao što smo rekli, iz šeme na sl.11.3 otpadaju elementi L_S i C. Izlazni napon u ovom slučaju opada prema jednačini

$$v_2(t) = nk_R V_1 e^{-t/\tau_N}, \tag{11.17}$$


gde je $\tau_N = L_M/(R_1 \parallel R_2)$ — vremenska konstanta niskofrekventnog kola transformatora. Gornja relacija važi pod uslovom da je induktivnost transformatora $L_M \approx \approx L_1$ konstantna u toku trajanja $t = T_P$. Iz izraza za izlazni napon transformatora

$$v_2 = N_2 \frac{d\Phi}{dt} = nN_1 S \frac{dB}{dt} \tag{11.18}$$

nalazi se vrednost magnetne indukcije na kraju impulsa

$$B = \int_0^{T_P} \frac{v_2}{nN_1 S} dt = \frac{k_R}{N_1 S} V_1 T_P. \tag{11.19}$$

Očigledno je da ova vrednost magnetne indukcije treba da bude manja od granične vrednosti kada jezgro zalazi u oblast zasićenja. U protivnom, gornja ivica impulsa počinje naglo da opada zbog smanjenja induktivnosti L_M, odnosno vremenske konstante τ_N.



Sl. 11.5. Vremenski dijagram izlaznog napona impulsnog transformatora

Na sl.11.5. pokazan je oblik impulsa koji se formira na izlazu transformatora pri njegovom kompletnom eksitovanju. Prelazni režim kola na kraju impulsa je isti kao i na početku, jer se radi o istom kolu i istom pobudnom signalu veličine $+V_1$ odnosno $-V_1$. Pošto je fluks u kolu pre eksitacije transformatora bio jednak nuli, a i posle perioda njegovog smirivanja takođe će biti jednak nuli, to površina ispod vremenske ose na dijagramu mora da bude jednaka površini iznad ose, jer je $\int_0^\infty v_2 dt = 0$. Prema tome, transformator ne unosi nikakav pomeraj jednosmernog nivoa, ukoliko jezgro ne ispoljava tako veliki histerezis da i posle vrlo dugog vremena magnetni fuks još uvek postoji. S druge strane, vidi se, da je vreme smirivanja transformatora vrlo dugo. Napomenimo da se na završetku impulsa obično povećava otpornost pobudnog generatora, što je slučaj i kod bloking-oscilatora. Kako se time prigušenje δ povećava, a vremenska konstanta τ_N smanjuje, to se smirivanje kola obavlja ipak brže i često bez oscilacija.

11.1.3. **Konstruktivna razmatranja impulsnog transformatora**

Napon na izlazu impulsnog transformatora redovno prate izobličenja u vidu premašenja na krajevima bočnih ivica kao i opadanja ravnih ivica. Da bi se smanjilo opadanje gornje ravne ivice impulsa, a time i veličina premašenje na zadnjoj ivici, sl.11.5, treba da je $\tau_N \gg T_P$. Pošto je kod malih impulsnih transformatora važniji oblik impulsa nego koeficijent iskorišćenja, to se za namotaje može da uzme što tanja žica, kako bi se time smanjila kapacitivnost transformatora. S druge strane, međutim, time se smanjuje i vremenska konstanta τ_N, što je nepoželjno. Kapaci-

tivnost transformatora smanjuje se i povećanjem rastojanja između namotaja, kao i između slojeva namotaja. Time se, međutim, povećava rasipna induktivnost. Ako se radi o velikim otpornostima R_G i R_P kapacitivnosti u transformatoru su kritičnije od rasipnih induktivnosti. To znači da bolja popuna transformatora više odgovara malim vrednostima otpora pobudnog generatora i potrošača.

Da bi se istovremeno smanjila rasipna induktivnost i kapacitivnost potrebno je povećati magnetizacionu induktivnost, odnosno induktivnost primarnog namotaja. To se, prema jednačini (11.11), može da postigne upotrebom materijala za jezgro sa velikim magnetnim permeabilitetom. Time se smanjuje broj zavojaka u primaru, a sa ovim induktivnost L_S i kapacitivnost C, kako to pokazuju izrazi (11.9), (11.10) i (11.11). Napomenimo, da se u impulsnim transformatorima efektivna vrednost magnetnog permeabiliteta jako smanjuje. To dolazi otuda što se pri nagloj eksitaciji transformatora smanjuje efektivni presek jezgra, jer vrtložne struje potiskuju magnetni fluks prema površini jezgra. U toku impulsa ovaj fluks prodire dublje u jezgro, tako da se efektivni permeabilitet povećava i postaje homogen.

Da bi se smanjile vrtložne struje, magnetna jezgra za impulsne transformatore izgrađuju se namotavanjem tanke trake od hipersila ili permaloja, koji se odlikuju velikim permeabilitetom. Feritni materijal je u tom pogledu još bolji, jer iako mu je maksimalni permeabilitet dosta manji, njegova otpornost je daleko veća nego kod pomenutih materijala. U vezi s tim efektnivni permeabilitet feritnih jezgra je dosta veliki, a istovremeno su i gubici u jezgru vrlo mali.

Za izradu impulsnih transformatora najčešće se upotrebljavaju presovana lončasta jezgra. Namotaji se izrađuju u slojevima duž cele dužine kalema, ili pak po segmentima, koji su postavljeni jedan pored drugog dužinom kalema. U ovom drugom slučaju kapacitivnosti transformatora su manje, ali su rasipne induktivnosti veće. Za nanosekundno područje impulsa pogodnija su torusna feritna jezgra vrlo malih dimenzija. Na kraju navedimo kao orijentacione vrednosti za L i C transformatora u bloking-oscilatorima za generisanje impulsa širine od 0,5 — 5 μs, L_M=20—200 μH, L_S=5—30 μH i C=5 — 10 pF

11.2. ASTABILNI BLOKING-OSCILATOR SA KONTROLNOM DIODOM


Slično multivibratoru i bloking-oscilator može da se izvede sa jednim ili sa dva akumulaciona elementa. Na sl.11.6 pokazan je astabilni bloking-oscilator sa jednim akumulacionim elementom, koga čini impulsni transformator[11]. Namotaji ovog transformatora vezani su tako da je ostvarena pozitivna povratna sprega sa izlaza na ulaz tranzistora TR. Odnos transformacije je

$$n=\frac{N_B}{N_C}, \qquad (11.20)$$

gde je sa N_B i N_C označen broj zavojaka odgovarajućih namotaja u baznom i kolektorskom dovodu. Za prenosni odnos transformatora uzimaju se vrednosti n=0,2— 1, najčešće od 0,3 do 0,5. Što se tiče koeficijenta sprege K, u bloking-osci latorima se upotrebljavaju transformatori sa što većom spregom, tako da K iznosi oko 0,99.

Paralelno namotaju L_C vezana je kontrolna dioda D, koja je inverzno polarizovana za vreme provođenja tranzistora TR. Uloga ove diode biće objašnjena u toku daljeg opisa kola. Napon V_{BB} dobija se preko otpornog razdelnika iz bate-

rije V_{CC}. Ovaj napon je dosta mali i potreban je samo za to da direktno polarizuje emitorski spoj tranzistora TR pri uključivanju kola. Otpornik R_E ograničava struju



Sl. 11.6. Astabilni bloking-oscilator sa kontrolnom diodom
(a) šema kola
(b) ekvivalentna šema

tranzistora. On bi mogao da bude i u baznom dovodu, ali je tada period provođenja tranzistora manje stabilan.


11.2.1. Period provođenja tranzistora

Statičko stanje bloking-oscilatora čine period provođenja T_1 i period neprovođenja T_2+T_3 prekidačkog tranzistora TR, sl.11.7. Pri uključivanju kola baterija V_{BB} daje početnu baznu struju tranzistora, tako da ovaj počinje da vodi. Usled toga se na namotaju L_C indukuje pad napona, koji se oduzima od napona napajanja V_{CC}. To znači da napon na kolektoru tranzistora opada. Zahvaljujući pozitivnoj sprezi ostvarenoj pomoću impulsnog transformatora, nastala negativna promena napona na kolektoru dovodi se preko namotaja L_B na bazu tranzistora kao pozitivni priraštaj. Pod pretpostavkom da je kružno pojačanje sistema veće od jedinice, nastaje regenerativni proces u kolu, koji ubrzo dovodi tranzistor u zasićenje. Na taj način započinje kvazistabilni period T_1.

Ekvivalentna šema bloking-oscilatora u periodu provođenja T_1 data je na sl.11.6b. Impulsni transformator predstavljen je idealnim transformatorom prenosnog odnosa n i magnetizacionom induktivnošću $L_M \approx L_C$, jer je $K \approx 1$. To je u stvari niskofrekventna ekvivalentna šema kola, koja je, kao što je ranije rečeno, merodavna za određivanje trajanja vremenskog intervala T_1. Iz šeme su, pored veličine L_S i C, izostavljene i otporne komponente. Osim navedenih uproščavajna često se još zanemaruju i međuelektrodni naponi tranzistora, koji je kao što rekosmo, u zasićenju. To je usotalom očigledno jer je na početku perioda T_1 struja i_B približno jednaka struji i_C pod uslovom da je $n \approx 1$.

Zahvaljujući kumulativnom procesu u kolu, na samom početku vremenskog perioda T_1 na kolektorskom namotaju transformatora uspostavlja se konstantan

napon V_0. Polazeći od jednačine elektrodinamičke ravnoteže izlaznog kola bloking-oscilatora



Sl. 11.7. Vremenski dijagrami kolana na sl. 11.6

$$V_{CC}=nV_0-V_{BES}+V_{CES}+V_0 \tag{11.21}$$

nalazi se da je

$$V_0=\frac{V_{CC}+V_{BES}-V_{CES}}{n+1}=\frac{V'_{CC}}{n+1}, \tag{11.22}$$

gde je $\quad V'_{CC}=V_{CC}+V_{BES}-V_{CES}.$

Kako je uz to

$$V_0=L_M\frac{di_M}{dt}, \tag{11.23}$$

to je vremenska zavisnost magnetizacione struje data izrazom

$$i_M(t)=\int_0^t \frac{\Delta v_M}{L_M}\,dt=\frac{V'_{CC}}{(n+1)L_M}\,t. \tag{11.24}$$

Gornji izraz pokazuje da magnetizaciona struja, odnosno struja punjenja kolektorskog namotaja transformatora linearno raste. Ovo se moglo i očekivati, jer se pomenuti namotaj nalazi pod konstantnom razlikom potencijala V_0. Struja u emitorskom dovodu tranzistora iznosi

$$i_E=\frac{nV_0-V_{BES}}{R_E}=\frac{n}{n+1}\cdot\frac{V''_{CC}}{R_E}, \tag{11.25}$$

gde je $$V''_{CC}=V_{CC}-\left(\frac{V_{BES}}{n}+V_{CES}\right).$$

Iz jednačina

$$i_C=ni_B+i_M$$

i

$$I_E=i_B+i_C \tag{11.26}$$

nalazi se bazna struja tranzistora

$$i_B=\frac{i_E-i_M}{n+1}=\frac{n}{(n+1)^2}\,\frac{V''_{CC}}{R_E}-\frac{V'_{CC}}{(n+1)^2L_M}t. \tag{11 27}$$

Smenjujući ovu vrednost u prvu jednačinu (11.26) nalazi se i kolektorska struja tranzistora

$$i_C=\frac{n^2}{(n+1)^2}\cdot\frac{V''_{CC}}{R_E}+\frac{V'_{CC}}{(n+1)^2L_M}t. \tag{11.28}$$

Donja četiri dijagrama na sl.11.7 ilustruju vremensku zavisnost struja prema jednačinama (11.24), (11.28), (11.27) i (11.25). Zapazimo da u toku perioda T_1 kolektorska struja i_C linearno raste, a struja i_B linearno opada. Prema tome, faktor zasićenja tranzistora sve se više smanjuje, tako da će se tranzistor jednog trenutka naći na ivici zasićenja. Posle tog trenutka tranzistor prelazi iz zasićenje u aktivni režim rada, usled čega njegov kolektorski napon počinje da raste. Nastala pozitivna promena napona na kolektoru prenosi se na bazu kao negativna, što potpomaže započetu tendenciju isključivanja tranzistora. To znači da se ovim regenerativnim procesom završava kvazistabilni period T_1. Trajanje tog perioda, prema tome, može da se nađe iz graničnog uslova zasićenja tranzistora

$$i_C(T_1)=h_{FE}\,i_B(T_1) \tag{11.29}$$

Zamenjujući struje i_B i i_C iz jednačina (11.27) i (11.28) u jednačinu (11.29) za trajanje vremenskog intervala T_1 dobija se izraz

$$T_1=\frac{h_{FE}-n}{h_{FE}+1}\cdot\frac{nL_M}{R_E}\cdot\frac{V_{CC}-\frac{V_{BES}}{n}-V_{CES}}{V_{CC}+V_{BES}-V_{CES}}. \tag{11.30}$$

Ovaj izraz pre svega pokazuje da bloking-oscilator može da radi i sa tranzistorom koji ima vrlo mali koeficijent pojačanja, jer je dovoljno da bude $h_{FE}>n$. Kako je, međutim, $h_{FE}\gg 1>n$ i ako je uz to

$$V_{CC}\gg\frac{V_{BES}}{n}+V_{CES}, \tag{11.31}$$

vremenski interval T_1 može da se napiše u vrlo uporšćenom obliku

$$T_1 \approx \frac{nL_M}{R_E}. \qquad (11.32)$$

Vidimo, dakle, da je trajanje impulsa kod bloking-oscilatora prvenstveno funkcija induktivnosti namotaja u kolektorskom dovodu tranzistora $L_M \approx L_C$. Osim toga širina impulsa je praktično nezavisna od parametara tranzistora ukoliko je napon napajanja kola dovoljno veliki.

Pri određivanju perioda provođenja pretpostavljeno je da je induktivnost kolektorskog namotaja konstantna u toku celog vremenskog intervala T_1. Zahvaljujući tome, kao i konstantnom naponu na namotaju, magnetizaciona komponenta kolektorske struje raste linearno. Međutim, permeabilitet magnetnog materijala jako varira pri povećanju magnetnog fluksa u jezgru od nula do zasićenja. Kako se permeabilitet pri zasićenju jezgra jako smanjuje, to i induktivnost kolektorskog namotaja može da se smanji do te mere, da se transformator ponaša kao da je bez jezgra. U takvim uslovima magnetizaciona komponenta kolektorske struje postaje nelinearna i raste mnogo brže, što može dovesti do ranijeg isključivanja tranzistora. Napomenimo da je u ovom slučaju prag zasićenja tranzistora preciznije određen, pa je s toga vremenski interval T_1 manje zavisan od parametra h_{FE}.

Na kraju treba skrenuti pažnju još na činjenicu, da je za formiranje magnetnih domena u jezgru transformatora potrebno određeno vreme. Naime, pri impulsnoj pobudi transformatora magnetnski fluks je u početku ograničen samo uz površinu jezgra, pa je i efektivni permeabilitet mali. Kako efektivno polje H prodire dublje u jezgro, permeabilitet se povećava. Čak i pri eksitaciji, koja je veća od vrednosti zasićenja, potrebno je da prođe i nekoliko mikrosekunada dok se u jezgru uspostavi stanje zasićenja. U vezi stim mogu se izvesti sledeći zaključci: Kada se radi o kratkim impulsima, recimo do 1 ili 2 μs pretpostavka o konstantnoj induktivnosti L_M uopšte ne važi, jer se impuls završava pre nego što se uspostavi neko ustaljeno stanje u jezgru; za duže impulse, međutim, pretpostavka o konstantnoj induktivnosti L_M je obično opravdana i pitanje zasićenja jezgra postaje stvarno aktuelno tek kod dosta širokih impulsa. No, bez obzira na gornju diskusiju, da bi se izbegla previše složena ekvivalentna kola pri analizi bloking-oscilatora, zadržaćemo i dalje osnovnu postavku o konstantnoj magnetizacionoj induktivnosti L_M u impulsnom transformatoru.

11.2.2. Period neprovođenja tranzistora

U kvazistabilnom stanju T_2 tranzistor u bloking-oscilatoru je zakočen. Međutim, energija u kolektorskom namotaju transformatora održava i dalje magnetizacionu struju, čije se kolo sada zatvara preko kontrolne diode D, kao i paralelnih kapacitivnosti transformatora. Zbog toga je napon na kolektoru transformatora u neprovodnom stanju veći od napona napajanja i iznosi

$$V_{CM} = V_{CC} + V_D. \qquad (11.33)$$

Očigledno je da je napon na bazi posledica ukupne promene napona na kolektoru, u šta treba uračunati i nastali skok napona na diodi D. Pošto se akumulirana energija u toku vremena smanjuje, to magnetizaciona struja opada do nule, kada u stvari menja smer. Međutim, kada ta struja padne na nulu, nestaje i pad napona na re-

lativno maloj otpornosti provodne diode, tako da se napon diode izjednačava sa pragom provođenja V_{DT}. Drugim rečima, dioda se ponovo blokira, čime se završava period T_2.

Trajanje perioda T_2 može da se nađe preko magnetizacione struje i_M. Njena početna vrednost u ovom vremenskom intervalu nalazi se iz jednačine (11.24) za $t=T_1$, naime

$$I_{MM}=\frac{V'_{CC}}{(n+1)L_M}T_1. \tag{11.34}$$

Zanemarujući vrednost za T_1 iz jednačine (11.32) dobija se izraz

$$I_{MM}\approx\frac{n}{n+1}\cdot\frac{V'_{CC}}{R_E}, \tag{11.35}$$

koji pokazuje da maksimalna vrednost magnetizacione struje ne zavisi od induktivnosti transformatora. U periodu T_2 napon na induktivnosti L_M i paralelnoj kapacitivnosti transformatora C jednak je naponu diode — V_D. U vezi s tim vremenska zavisnost magnetizacione struje u posmatranom periodu može da se izrazi jednačinom

$$i_{M2}(t)=I_{MM}-\int_0^t\frac{V_D}{L_M}dt$$

$$=\frac{n}{1+n}\cdot\frac{V'_{CC}}{R_E}-\frac{V_D}{L_M}t. \tag{11.36}$$

Vremenski inteval T_2 završava se kada je $i_{M2}(T_2)=0$, pri čemu je i $V_D=V_{DT}$. Prema tome, izjednačujući izraz (11.36) sa nulom nalazi se da je

$$T_2=\frac{n}{n+1}\cdot\frac{L_M}{R_E}\cdot\frac{V_{CC}+V_{BES}-V_{CES}}{V_{DT}}. \tag{11.37}$$

Za vremenski interval T_2 ne može se reći da je stabilan pošto zavisi od napona V_{DT} bez obzira na veličinu napona V_{CC}. Pod pretpostavkom da je ispunjen uslov (11.31) u pogledu napona V_{CC} iz jednačine (11.32) i (11.37) nalazi se odnos

$$\frac{T_1}{T_2}=(n+1)\frac{V_{DT}}{V_{CC}}. \tag{11.38}$$

Gornji izraz pokazuje da ovaj bloking-oscilator nije pogodan za generisanje napona sa malim odnosom impuls/pauza. Nešto se u tom pogledu može da poboljša ako se umesto jedne diode D veže više njih na red, ili se postojećoj diodi D doda na red još i jedna Cener-dioda.

Naponski dijagrami opisanog bloking-oscilatora pokazuju da u njegov ciklus oscilovanja ulazi i vremenski period T_3, u kome su zakočeni i tranzistor TR i dioda D. Zahvaljujući tome impulsni transformator više nije prigušen, te preostali električni tovar počinje da osciluje u rezonantnom kolu sa komponentama L_M i C. Početna amplituda tih oscilacija jednaka je zatečenom naponu punjenja


kapacitivnosti C na kraju perioda T_2, odnosno naponu V_{DT}. Prema tome, u prvoj četvrtini oscilovanja kolektorski napon pada na vrednost V_{CC}. Promena ovog na-napona prenosi se na bazu tranzistora kao pozitivni priraštaj, koji je dovoljan da dovede tranzistor u provodni režim i time ponovo uspostavi početno kvazistabilno stanje. Prema tome, perioda oscilovanja kola iznosi $T=T_1+T_2+T_3$ pri čemu vremenski interval T_3 ima vrednost

$$T_3=\frac{2\pi\sqrt{L_M C}}{4}. \tag{11.39}$$

Imajući u vidu da je ovaj period vrlo kratak, odnos impuls/pauza u jednačini (11.38) izražen je sa T_1/T_2.

11.3. ASTABILNI BLOKING-OSCILATOR SA RC MREŽOM

Astabilni bloking-oscilator sa jednim akumulacionim elementom ima dosta ograničenu mogućnost generisanja napona sa malim odnosom impuls/pauza. To je bio slučaj i kod opisanog kola sa kontrolnom diodom. Pored toga prikazano kolo nema ni pogodnu mogućnost menjanja tog odnosa, a time i učestanosti, izuzev da se za to koristi napon V_{CC}, ili da se menja broj dioda D. U tom pogledu bloking-oscilatori sa dve vremenske mreže su svakako mnogo pogodniji. Pošto je kod bloking-oscilatora jedna mreža redovno induktivnog karaktera, druga se uzima da bude kapacitivna. Takav bloking-oscilator sa emitorskom RC mrežom pokazan je na sl.11.8.




Sl. 11.8. Bloking oscilator sa emitorskom RC mrežom
(a) šema kola
(b) ekvivalentna šema

Impulsni transformator ovog oscilatora ima tri namotaja. Prva dva namotaja sa prenosnim odnosom n : 1 obezbeđuju pozitivnu povratnu spregu. Treći namotaj,

sa odnosom transformacije 1 : n_1, pri čemu je najčešće $n_1=1$, služi za priključivanje potrošača R_P. U emitorskom dovodu tranzistora pored otpora R_E, koji poboljšava stabilnost kola, postavljena je i RC mreža. Njena uloga sastoji se u tome, da definiše vremenski interval između impulsa.


Ekvivalentna šema bloking-oscilatora data je na sl.11.8b. Ona u potpunosti odgovara ranijoj šemi na sl.11.6b, samo što je ovde dodata vremenska mreža *RC* i opterećenje R_P. Ekvivalentna šema se odnosi na period zasićenja tranzistora, pri čemu su zanemareni njegovi međuelektrodni naponi.

Način rada bloking-oscilatora ilustrovan je vremenskim dijagramima na sl. 11.9. U toku perioda T_1, kada je transformator u zasićenju, puni se kondenzator *C*.



Sl. 11.9. Vremenski dijagrami kola na sl. 11.8

Iako interval T_1 zavisi i od kapaciteta *C*, njegovo trajanje je određeno uslovom održavanja tranzistora u zasićenju, što je pokazano u prethodnom bloking-oscilatoru. Sve u svemu bitno je to, da u trenutku isključivanja tranzistora u kapacitetu *C* se nalazi akumulirani električni tovar, tako da napon na RC mreži iznosi V_{RM}, sl. 11.9. U toku perioda T_2 ovaj napon se smanjuje, jer se kondenzator *C* prazni kroz otpor *R*. Kada napon v_R dostigne prag provođenja V_{bT}, tranzisor će početi ponovo da vodi, čime se ciklus oscilovanja bloking-oscilatora završava.



Sl. 11.10 Bloking- oscilator sa baznom RC mrežom

RC mreža bloking-oscilatora može da bude stavljena i u bazni dovod tranzistora, kao što je to pokazano na sl.11.10. Rad ovog kola odvija se na isti način kao i onog sa emitorskom RC mrežom, samo se ovde kontrola trajanja perioda neprovođenja tranzistora vrši na njegovoj bazi umesto na emitoru. Naime, u toku provođenja tranzistora kapacititet *C* se puni strujom baze, stvarajući na njemu razliku potencijala naznačenu na slici. Kada se tranzistor isključi, ovaj kapacitet se

prazni preko otpora R, tako da napon baze eksponencijalno raste. Kad taj napon dostigne nivo praga provođenja tranzistora TR, završava se kvazistabilni period T_2 bloking-oscilatora sa baznom RC mrežom.

Iako su bloking-oscilatori sa baznom i emitorskom RC mrežom principijelno, isti, dalja izlaganja odnosiće se samo na kolo sa emitorskom vremenskom mrežom, čija je analiza nešto jednostavnija.

11.3.1. **Kvazistabilni period kola**

Iznalaženje kvazistabilnog perioda T_1 za kolo na sl.11.8 izvodi se na isti način kao i u slučaju kola na sl.11.6. Koristeći aproksimaciju $h_{EE} \gg 1 > n$, posle dužih algebarskih manipulacija sa jednačinama koje se ispisuju na bazi ekvivalentne šeme na sl.11.8b, za vremenski period provođenja tranzistora konačno se dobija izraz

$$T_1 = \frac{L_M}{R+R_E} \cdot \frac{nV_{CC}+V_{BB}}{V_{CC}-V_{BB}} - \frac{n_1^2 L_M}{R_P} + \frac{L_M}{R+R_E}\left[\frac{nR}{R_E} - \frac{(n+1)V_{BB}}{V_{CC}-V_{BB}}\right] e^{-T_1/\tau_1}, \qquad (11.40)$$

u kome je $\tau_1 = C(R \parallel R_E)$. Komponente kola često su odabrane tako da se u gornjem izrazu mogu da zanemare prvi i četvrti član u poređenju sa drugim i trećim. Ako je uz to i $R \gg R_E$, onda se taj izraz svodi na

$$T_1 = \frac{nL_M}{R_E} e^{-T_1/\tau_1'} - \frac{n_1^2 L_M}{R_P}, \qquad (11.41)$$

pri čemu je $\tau_1' = CR_E$. S obzirom na to da su gornje jednačine transcedentne po T_1, ovaj vremenski interval ne može da se izrazi u eksplicitnom obliku. Međutim, pretpostavljajući da se radi o uzanim impulsima tako da je $T_1 \ll \tau_1'$, eksponencijalni član u jednačini (11.41) može da se aproksimira samo sa prva dva člana reda. Na taj način se dolazi do ekplicitnog izraza za provođenje tranzistora

$$T_1 \approx \frac{L_M}{1 + \dfrac{nL_M}{CR_E^2}} \left(\frac{n}{R_E} - \frac{n_1^2}{R_P}\right). \qquad (11.42)$$

Gornji izraz pokazuje da vreme provođenja tranzistora zavisi prvenstveno od induktivnosti namotaja $L_M \approx L_C$. Sa povećanjem kapaciteta C ovo vreme se takođe unekoliko povećava. Ako se ukloni opterećenje kola R_P, pri vrlo velikom kapacitetu C gornji izraz se svodi na jednačinu (11.32), koja važi za kolo bez RC mreže. Iz jednačine (11.42) interesantno je izvući još jedan zaključak. Naime, treba uočiti da opterećenje kola R_P utiče na period T_1. Da bi ovaj period bio pozitivan, odnosno veći od nule, očigledno je da prenosni odnos transformatora prema izlaznom namotaju mora da bude

$$n_1 < \sqrt{\frac{nR_P}{R_E}}. \qquad (11.43)$$

Da bi se našao period neprovođenja tranzistora T_2, treba poznavati vremenski zavisnost napona na kondenzatoru C, odnosno otporniku R u oba kvazistabilna perioda. Poznavanje ovog napona u periodu provođenja tranzistora T_1 potrebno

je samo zbog toga da se odredi njegova krajnja vrednost V_{RM}. Kada se raspolaže ovom vrednošću lako je napisati izraz za promenu napona na pasivnoj RC mreži

$$v_{R2}(t) = V_{RM}\, e^{-t/\tau_2}, \tag{11.44}$$

gde je $\tau_2 = RC$. Ovaj napon eksponencijalno opada prema nuli. Međutim, kad on dostigne prag provođenja tranzistora

$$V_{BT} = V_{BB} - V_{BET}, \tag{11.45}$$

započinje ponovno punjenje kondenzatora. Prema tome, time je period T_2 završen, a iz poslednje dve jednačine nalazi se njegovo trajanje

$$T_2 = RC\ln\frac{V_{RM}}{V_{BB} - V_{BET}}. \tag{11.46}$$

Do ovog izraza, očigledno, bilo je lako doći, ali da bi se on koristio potrebno je odrediti i vrednost napona V_{RM}. Kao što je već rečeno ova vrednost se nalazi iz izraza za promenu napona na RC mreži u toku provođenja tranzistora. Koristeći ekvivalentnu šemu na sl.11.8b za ovaj napon može da se napiše jednačina

$$v_{R1}(t) = \frac{n}{n+1}\gamma\left(V_{CC} + \frac{V_{BB}}{n}\right) - \gamma\left[\frac{n}{n+1}(V_{CC} - V_{BB}) - \frac{R_E}{R}V_{BB}\right]e^{-t/\tau_1}, \tag{11.47}$$

pri čemu su $\gamma = \dfrac{R}{R+R_E}$ i $\tau_1 = \gamma C R_E$. Koristeći i ovde pretpostavku da je $R \gg R_E$ gornja jednačina se uprošćava tako da postaje

$$v_{R1}(t) = \frac{n}{n+1}\left(V_{CC} + \frac{V_{BB}}{n}\right) - \frac{n}{n+1}(V_{CC} - V_{BB})\, e^{-t/CR_E}. \tag{11.48}$$

Uvršćujući u ovu jednačinu vreme $t = T_1$, konačno se iz nje dobija vrednost napona $V_{RM} = v_{R1}(T_1)$, koja figuriše u izrazu za vremenski period T_2, jednačina (11.46). Vidimo, dakle, da trajanje ovog perioda prvenstveno zavisi od veličine vremenske konstante CR, što znači da je stabilnije od trajanja odgovarajućeg vremenskog intervala kod prethodnog bloking-oscilatora. Ta činjenica, kao i mogućnost veće promene učestanosti su prednosti ovog bloking-oscilatora nad onim sa diodama, koji, međutim, ima pravilniji oblik generisanog napona.

11.3.2. **Nepoželjni efekti kola**

Zahvaljujući postojanju izdvojene vremenske mreže za kontrolisanje perioda T_2, ovaj bloking-oscilator pruža daleko veće mogućnosti za formiranje napona sa manjim odnosom impuls/pauza. Osim toga učestanost ovog astabilnog kola može kontinualno da se menja pomoću otpora R ili kondenzatora C. Povećavajući ove komponente, povećava se vremenski interval T_2 na taj način, što se usporava brzina opadanja napona v_R. Usled toga može se desiti da on na kraju perioda T_2 preseca nivo praga provođenja tranzistora pod dosta nepovoljnim nagibom. U slučaju da napon, praga iz bilo kojih razloga varira, završetak periode T_2 biće, znači, nestabilan. Drugim rečima, prednja ivica generisanog impulsa neće biti precizno određena, pa dolazi do pojave podrhtavanja, odnosno džitera.

Pored gornjeg nedostatia pri vrlo sporom opadanju napona v_R na kraju perioda T_2 mogu da se pojave i oscilatorne promene napona v_C sa relativno malim amplitudama. To se objašnjava time, što tranzistor tada već zalazi u provodni režim i kružno pojačanje sistema postaje veće od jedinice. Zbog prisustva L i C komponenata nastaju oscilacije, ali je njihova amplituda ograničena nelinearnošću karakteristike tranzistora pri vrlo malim strujama. Kako se tranzistor sve više prebacuje u aktivni režim, amplituda se povećava, tako da se posle nekoliko ciklusa uspostavlja normalno provodno stanje tranzistora.

Karakteristično je kod svih bloking-oscilatora da se na završetku impulsa formiraju oscilatorna premašenja napona. Ova premašenja su razmatrana pri određivanju prelazne karakteristike impulsnog transformatora. Videli smo da ona nastaju kao posledica akumulirane energije u namotajima transformatora. Naime, ova energija održava tok magnetizacione struje i po prestanku provođenja tranzistora, samo što sada umesto kroz tranzistor ona teče kroz šentirajuće kapacituvnosti transformatora. U zavisnosti od prigušenja kola, nastale oscilacije, a time i premašenja mogu, da budu različita, kako je to prikazano na sl. 11.4,koja ilustruje diskusiju u vezi sa jednačinom (11.16).

S obzirom na to da se radi o relativno maloj kapacitivnosti transformatora, indukovan napon premašenja može da bude dosta veliki. Pri tome treba pre svega biti vrlo obazriv, da maksimalni napon kako na kolektoru tako i na bazi tranzistora ne premaši vrednost probojnih napona između kolektora i emitora, odnosno između emitora i baze. Da bi se to sprečilo treba povećati prigušenje transformatorskog kola, recimo smanjivanem otpornosti R_2 u šemi na sl.11.3. U vremenskim dijagramima napona v_C i v_B na sl.11.9 pokazano je tipično premašenje opisanog bloking-oscilatora, koje je, pogodnim odabiranjem veličine prigušenja, svedeno na polovinu periode visokofrekventnih oscilacija. Ukoliko bi se dozvolio ceo ciklus oscilovanja, postoji bojazan da se tranzistor prevremeno uključi pri pozitivnoj poluperiodi oscilatornog napona na bazi.

Kad gubici u transformatoru, kao i priključeno opterećenje ne stvaraju dovoljno prigušenje kola, najjednostvnije je da se ono poveća paralelnim vezivanjem dodatog otpornika na krajeve kolektorskog namotaja. Time se, istina, opterećuje bloking-oscilator i za vreme generisanja izlaznog impulsa. Da bi se to izbeglo, na red sa dodatim otpornikom, ili čak i bez njega, treba priključitii diodu na isti način kao i kod bloking-oscilatora sa kontrolnom diodom, sl. 11.6. Pošto je u ovom slučaju dioda zakočena kada tranzistor vodi, to je ona bez uticaja na formiranje impulsa bloking-oscilatora. Međutim, na završetku impulsa, kolektorski napon v_C postaje veći od napona napajanja, pa se dioda D polarizuje direktno. Mali otpor direktno polarizovane diode jako prigušuje kolo transformatora, tako da se premašenje u kolektorskom naponu ograničava na vrednost napona provodne diode. Ako se koristi i redni otpor u kolu prigušenja, on treba da bude manji od otporniost koja određuju kritično prigušenje impulsnog transformatora. Napomenimo da se na tom otporu uglavnom disipira akumulirana energija iz kolektorskog namotaja, pa je brzina isčezavanja premašenja određena odnosom induktivnosti i otpornosti tih komponenata.


11.4. MONOSTABLNI BLOKING-OSCILATOR

Monostabilan karakter bloking-oscilatora ostvaruje se na veoma jednostavan način, ako je u pitanju astabilno kolo koje ima samo induktivnu vremensku mrežu. Naime, tu je potrebno obezbediti neprovodno stanje tranzistora po završenom ge-

nerisanju impulsa, za što je dovoljno da napon predpolarizacije baze bude negativan. Uostalom i kod astabilnog bloking-oscilatora sa RC mrežom monostabilni karakter rada se obezbeđuje takođe sasvim jednostavno. Pored promene polariteta napona za predpolarizaciju baze, u ovom slučaju treba još izostaviti RC mrežu kao nepotrebnu. Sve u svemu, monostabilni bloking-oscilator iziskuje dva naponska izvora umesto jednog, koji je mogao da zadovolji potrebe astabilnog kola. Pored toga, u ovom slučaju se postavlja i problem okidanja kola, mada on može da se pojavi i kod astabilnog bloking-oscilatora, kada se ukaže potreba za sinhronizacijom.

11.4.1. **Osnovna konfiguracija kola**

Osnova šema monostabilnog bloking-oscilatora data je na sl.11.11a. Negativni napon V_{BB} obezbeđuje mirno stanje kola u kome je tranzistor zakočen. Računajući da se radi o silicijumskom tranzistoru, otpornik R_B bi mogao da se veže direktno na masu. Iz već poznatih razloga dodaje se i baterija V_{BB}, ali u svakom slučaju njen napon je tako mali, da se u analizi kola o njemu i ne mora da vodi računa. Otpornik R_B ograničava baznu struju tranzistora. U stvari on poboljšava stabilnost rada kola, jer odstranjuje uticaj ulazne otpornosti tranzistora, koja se kod bloking-oscilatora veoma mnogo menja. Što se tiče impulsnog transformatora, o njemu je dosta rečeno ranije, tako da ovde nema potrebe još nešto da se dodaje.



Sl. 11.11. Morostabilni bloking-oscilator sa baznim otporom
(a) šema kola
(b) ekvivalentna šema

Da bi se bloking-oscilator izveo iz mirnog stanja, na ulaz kola dovodi se pozitivan okidni impuls V_S, koji prebacuje tranzistor u aktivni režim. Na kolektoru tranzistora nastaje pad napona, koji se prenosi na bazu tranzistora kao pozitivan naponski priraštaj. Kako postoje povoljni uslovi za uspostavljanje regenerativnog procesa u kolu, tranzistor ubrzo odlazi u zasićenje. Time prestaje promena kolektorskog napona, ali ne i kolektorske struje. Naime, zbog porasta magnetizacione struje u ovakvim uslovima rada kola, povećava se kolektorska struja tranzistora. Njegova bazna struja, međutim, ograničena je otporom R_B, tako da će se posle nekog vremena dovesti u pitanje dalje održavanje tranzistora u zasićenju. Drugim raečim, kada kolektorska struja toliko poraste, da više nije ispunjen uslov zasićenja $I_B \geqslant I_{CS}/h_{FE}$, tranzistor prelazi u aktivno stanje. Usled toga nastaje povećanje njegovog kolektorskog napona, a u vezi s tim i smanjenje napona na bazi tranzistora. Zbog toga se smanjuje i struja u baznom kolu, a započeti proces isključivanja tranzistora kumulativno se dovodi do kraja.

Analiza provodnog režima bloking-oscilatora vrši se na osnovu ponašanja kola u niskofrekventnom području. U vezi s tim ucrtana je ekvivalentna šema kola na sl.11.11b. U početnom trenutku perioda provođenja T_P, na krajevima kolektorskog namotaja vlada konstantan napon

$$V_0 = V_{CC} - V_{CES}. \tag{11.49}$$

Struja u baznom kolu ima vrednost

$$i_B = \frac{nV_0 - V_{BES} - V_{BB}}{R_B}. \tag{11.50}$$

Kolektorska struja tranzistora je

$$i_C(t) = ni_B + i_M(t). \tag{11.51}$$

Budući da je napon V_0 konstantan, magnetizaciona struja linearno raste sa koeficijenta proporcionalnosti V_0/L_M pa je

$$i_M(t) = \frac{V_0}{L_M} t. \tag{11.52}$$

Period provođenja T_P završava se u trenutku kada tranzistor izlazi iz zasićenja. Prema tome, iz uslova

$$i_C(T_P) = h_{FE} I_B, \tag{11.53}$$

dobija se da je

$$T_P = (h_{FE} - n) \frac{nL_M}{R_B} \left[1 - \frac{V_{BB} + V_{BES}}{n(V_{CC} - V_{CES})} \right]. \tag{11.54}$$

Ovaj izraz pokazuje da je rad kola moguć ako je ispunjen uslov

$$h_{FE} > n > \frac{V_{BB} + V_{BES}}{V_{CC} - V_{CES}}, \tag{11.55}$$

što je vrlo lako ostvarljivo. Štaviše, sigurno je $h_{FE} \gg n$, a često je i $nV_{CC} \gg V_{BES}$, pošto je $V_{BB} \approx 0$, pa se gornji izraz za širinu generaisnog impulsa svodi na vrednost

$$T_P \approx h_{FE} \frac{nL_M}{R_B}. \tag{11.56}$$

Budući da su tolerancije parametra h_{FE} vrlo široke dolazi se do zaključka da monostabilni bloking-oscilator sa baznim otporom ne obezbeđuje impulse stabilne širine. U tom pogledu je, prema jednačini (11.32) bloking-oscilator sa emitorskim otporom znatno pogodniji.

U vezi sa gornjom konstatacijom ukažimo na to da se bloking-oscilator sa kontrolnom diodom takođe upotrebljava kao monostabilno kolo. U tom slučaju kod kola na sl.11.6 treba samo bazni namotaj priključiti na negativni pol baterije V_{BB}, čime se obezbeđuje mirno stanje bloking-oscilatora. Sve ostalo u kolu ostaje isto, pa, prema tome, i analiza provodnog režima. U vezi izraza (11.32), koji određuje širinu generisanog impulsa $T_1 \equiv T_P$, istaknimo da je on istog oblika kao i onaj


u jednačini (11.55), s tim što se ne pojavljuje parametar h_{FE}, a otpornik R_B je zamenjen sa R_E.

U šemi kola na sl.11.6 postoji i kontrolna dioda D. U tom monostabilnom kolu ta dioda može i dalje da ostane, ali sada sa drugačijom namenom. Naime, u astabilnom kolu njena uloga je bila u definisanju trajanja kvazistabilnog perioda T_2, jednačina (11.37). Ovde, međutim, ona treba da spreči visokofrekventne oscilacije, koje prate završetak generisanog impulsa. Drugim rečima, ona ograničava premašenje indukovanog napona na kraju impulsa i apsorbuje akumuliranu energiju iz impulsnog transformatora.

11.4.2. Način okidanja kola

U šemi monostabilnog bloking-oscilatora na sl.11.11 pokazano je da se okidni impuls dovodi direktno na bazu tranzistora. Ovakav način okidanja, kao što znamo, ne koristi se, jer bi jednosmerni režim rada kola bio poremećen. Stoga se u najprotijem slučaju okidni impulsi dovode preko diode, koja bi bila vezana na bazu tranzistora tako, da bude provodna samo u toku prolaska pozitivnog impulsa. Okidanje se može da ostvari i negativnim impulsom preko kolektorskog priključka, tim pre ako je za opterećenje predviđen poseban namotaj na impulsnom transformatoru. U svakom slučaju okidni impulsi treba da budu dovoljno veliki po amplitudi i trajanju, kako bi se, ne samo tranzistor doveo u aktivno stanje, već i celo kolo u regenerativni režim.

Sasvim pogodan način okidanja monostabilnog bloking-oscilatora pokazan je na sl.11.12. Pozitivan pravougaoni impuls pojačava se posredstvom transzistora TR_1 i kao negativan okidni impuls deluje preko kolektorskog priključka tranzistora TR_2 na kolo. Ovaj impuls treba da ima što bržu prednju ivicu, kako bi indukovani napon pouzdano izvršio uključivanje tranzistora TR_2 preko njegove baze.



Sl. 11.12. Okidanje bloking-oscilatora

Obratimo pažnju da je u ovom kolu bazni namotaj vezan na masu, znači bez baterije za negativnu predpolarizaciju. To je u stvari omogućeno time, što je emitor tranzistora TR_2 posredstvom razdelnika R — R_E stavljen na mali pozitivan napon

$$V_{EE} = \frac{R_E}{R + R_E} V_{CC}. \qquad (11.57)$$

Imajući u vidu osnovnu ulogu otpora R_E u bloking-oscilatoru, on ne bi smeo da bude premošten kapacitetom C. Pa ipak, sa manjim vrednostima kapaciteta C može da se skrati prelazni režim kola, jer se na taj način smanjuje negativna povratna sprega na emitorskom otporniku. Zahvaljujući tome, brzina formiranja izlaznog impulsa može praktično da se udvostruči pri kapacitetu C od oko 100 pF. Očigledno je da ovo važi i za sve druge bloking -oscilatore monostabilnog i astabilnog tipa, kako sa emitorskim tako i sa baznim otporom.


11.5. OSTALI TIPOVI BLOKING-OSCILATORA

U uvodu ove glave napomenuto je da se tranzistor u bloking-oscilatorima može da upotrebi kako sa uzemljenim emitorom tako i sa uzemljenom bazom ili kolektorom. Što se tiče konstrukcije takvih kola u suštini ostaje sve isto, samo što se induktivna sprega ostvaruje između odgovarajućih slobodnih priključaka tranzistora. Pored ovih, postoje i bloking-oscilatori kod kojih je osnovana šema kola modifikovana utoliko, da mogu što više da udovolje nekom specijalnom zahtevu u primeni[7]. Tako, na primer bloking-oscilator sa linijom za kašnjenje daje impulse stabilne širine[12], bloking-oscilatori sa kvadratnom histerezisnom karakteristikom jezgra generišu takođe stabilne impulse u širokom opsegu temperature[13]. Simetrični bloking-oscilator pokazuje preimućstva u pogledu opteretljivosti[14] itd. Najzad, pomenimo i astabilni bloking-oscilator sa kvarcom. Očigledno je da se njegovo preimućstvo nad ostalima ogleda u velikoj stabilnosti učestanosti oscilovanja, tako da se ponekad upotrebljava kao taktni generator[7].

U daljem izlaganju zadržaćemo se samo na bloking-oscilatoru sa kolektorsko-emitorskom spregom, kao i bloking-oscilatoru sa zasićenim jezgrom.

11.5.1. Bloking-oscilator sa kolektorsko-emitorskom spregom

Na sl.11.13 ucrtana je šema monostabilnog bloking-oscilatora sa kolektorsko-emitorskom spregom. Tranzistor *TR* radi sa uzemljenom bazom. U mirnom stanju kola on je zakočen pozitivnim naponom V_{EE} preko otpornika R_E. Ovaj otpornik služi samo za polarizaciju emitora i on je redovno znatno veći od ulazne otpornosti tranzistora. U ekvivalentnom stanju kola tranzistor je u aktivnom re-



Sl. 11.13. Bloking-oscilator sa kolektorsko-emitorskom spregom
(a) šema kola
(b) ekvivalentna šema

žimu. Dioda *D* i baterija V_{DD}, sa naponom od oko 1 V, onemogućavaju odlazak tranzistora u zasićenje. Zahvaljujući tome bloking-oscilator može da se okida sa impulsima minimalne energije.

Impulsni transformator sa prenosnim odnosom $n=\sqrt{L_E/L_C}$ obezbeđuje pozitivnu spregu između kolektora i emitora. S obzirom na to da su naponi na ovim

priključcima tranzistora i inače u fazi, istovetni krajevi transformatora moraju biti jedan naspram drugog, kako je to i na šemi naznačeno. Emitorski namotaj priključen je na emitor preko kondenzatora C_E. Ovaj kondenzator služi samo za to, da spreči proticanje jednosmerne struje kroz namotaj L_E prema masi. Prema tome, radi se o vrlo velikom kapacitetu, reda 10 μF.

Niskofrekventna ekvivalentna šema bloking-oscilatora predstavljena je na sl.11.12b. Transformator je prikazan pomoću idealne sprege namotaja sa prenosnim odnosom n:1 i magnetizacionog namotaja sa induktivnošću $L_M \approx L_C$. Pošto je kondenzator C_E vrlo veliki, njegov električni tovar se ne menja u toku generisanja izlaznog impulsa. Prema tome, potencijalna razlika na njegovim krajevima jednaka je naponu V_{EE}.

Tranzistor u ovom kolu je u aktivnom režimu. Njegovo pojačavačko svojstvo uzeto je u obzir strujnim generatorom $h_{FB}\, i_E$. Ulazno kolo tranzistora je linearizovano. Zbog velike emitorske struje otpornost r_e je zanemarljivo mala, pa je ulazna otpornost tranzistora $h_{iB} \approx (1 - h_{FB})\, r_b$. Napon na emitorskom spoju uzet je u obzir pomoću diode sa padom napona V_{BE}. Smatrajući da je $R_E \gg h_{iB}$ celokupna emitorska struja tranzistora teče kroz namotaj L_E.

Bloking-oscilator se dovodi iz mirnog u eksitovano stanje pomoću okidnog impulsa na emitorskom priključku tranzistora. Nastali pad napona na kolektorskom priključku prenosi se kao negativna promena napona u kolo emitora. Ovakav proces bi normalno doveo tranzistor u zasićenje. Međutim, čim napon na kolektoru padne ispod vrednosti $V_{DD} - V_D$, dioda D se polarizuje direktno i sprečava dalje smanjivanje kolektorskog napona. Prema tome, tranzistor nije u zasićenju, ali je na kolektorskom namotaju uspostavljen konstantan napon. Zbog toga magnetizaciona komponenta kolektorske struje tranzistora linearno raste.

Iz ekvivalentne šeme kola vidi se da je struja u emitorskom kolu konstantna. U vezi s tim, znači, da je i kolektorska struja konstantna jer je $I_C = h_{FB} I_E$. Ovu struju sačinjavaju tri komponente, od kojih za $n\,I_E$ znamo da je konstantna, a i_M da linearno raste. Iz napred rečenog proizilazi, da diodna struja mora da opada po istom zakonu, po kome raste struja i_M.

Da bi se završio period provođenja, mora iz bilo kojih razloga da dođe do početnog povećanja napona na tranzistoru. U ranijim bloking-oscilatorima to je bio trenutak izlaženja tranzistora iz zasićenja. Ovde tranzistor nije u zasićenju, ali bez obzira na to, njegov napon je vezan za vrednost V_{DD}. Da bi došlo do povećanja kolektorskog napona, treba, znači, prethodno da se isključi dioda D. Drugim rečima, generisanje izlaznog impulsa završava se onog trenutka, kada dioda D prestane da vodi, odnosno kad njena struja padne na nulu. Tada će napon na kolektoru moći da poraste, a u vezi s tim povećaće se i napon na emitoru, što konačno dovodi do isključenja tranzistora. Pri tome se naromalno pojavljuje veliki napon premašenja na namotajima transformatora, koji se otklanja na već poznati način.

Za analitičko iznalaženje trajanja provodnog perioda kola T_P može se poći od toga, da se na kolektorskom namotaju odmah po uključivanju tranzistora uspostavio napon

$$V_0 = V_{CC} - V_{DD} + V_D. \tag{11.58}$$

Ovaj napon se prenosi na ulazno kolo, tako da emitorska struja, pri učinjenoj napomeni za otpor R_E, ima vrednost

$$i_E = \frac{nV_0 - V_{EE} - V_{BE}}{h_{iB}} = I_E \tag{11.59}$$

Kolektorsku struju tranzistora sačinjavaju komponente

$$i_C = nI_E + i_M + i_D = h_{FB} I_E. \tag{11.60}$$

Magnetizaciona struja u datim uslovima linearno raste i može da se izrazi jednačnom

$$i_M(t) = \frac{V_0}{L_M} t. \tag{11.61}$$

Za struju diode D rečeno je da se menja po istom zakonu kao i_M, ali u suprotnom smeru. To znači da ona linearno opada sa koeficijentom proporcionalnosti V_0/L_M Otuda je

$$i_D(t) = I_{DP} - \frac{V_0}{L_M} t. \tag{11.62}$$

gde je $I_{DP}=(h_{FB}-n)I_E$ – vrednost diodne struje u početnom periodu T_P, kada je magnetizaciona struja još bila jednaka nuli. Završetak perioda T_P nalazi se iz uslova $i_D\,(T_P)=0$. Prema tome, koristeći relacije date jednačinama (11.58) do (11.62), konačno se iz postavljenog uslova dobija

$$T_P = (h_{FB} - n)\frac{nL_M}{h_{iB}}\left[1 - \frac{V_{EE}+V_{BE}}{n\,(V_{CC}+V_D-V_{DD})}\right]. \tag{11.63}$$

Ovaj izraz pokazuje da je rad opisanog bloking-oscilatora moguć ako je ispunjen uslov

$$h_{FB} > n > \frac{V_{EE}+V_{BE}}{V_{CC}+V_D-V_{DD}}. \tag{11.64}$$

Napomenimo da bloking-oscilator sa kolektorsko-emitorskom spregom može da radi i bez diode D. U ovom slučaju uslov zasićenja tranzistora kontroliše trajanje provodnog perioda. Pored toga, često se emitorski priključak preko namotaja L_E i rednog otpornika R_E vezuje direktno na masu, a neprovodno stanje tranzistora obezbeđuje se negativnim naponom na bazi. Za vremenski period T_P ovakvog kola dobija se sličan izraz onom u jednačini (11.63), samo što se umesto ulazne otpornosti tranzistora h_{iB} sada pojavljuje otpor R_E. To znači da ovakav bloking-oscilator generiše impulse veće stabilnosti[(3)].

Monostabilni bloking-oscilator na sl.11.13 može da radi i kao astabilno kolo. U ovom slučaju treba samo promeniti polaritet baterije V_{EE}, naime vezati otpor R_E na napon $-V_{EE}$. Kapacitet C_E, međutim, sada dobija vremensku ulogu, jer njegov tovar određuje trajanje vremenskog intervala između impulsa. Na samom početku provodnog perioda T_P opterećenje ovog kondenzatora iznosi

$$Q\,(0) = C_E V_{EBT}, \tag{11.65}$$

gde je V_{EBT} — napon praga provođenja tranzistora sa uzemljenom bazom. U toku provodnog perioda T_P kondenzator se puni, tako da na kraju tog perioda njegovo opterećenje iznosi

$$Q\,(T_P) = C_E\left(V_{EBT} + \frac{nV_0}{h_{iB}C}T_P\right). \tag{11.66}$$

U neprovodnom periodu T_N kondenzator se prazni kroz otpor R_E prema vrednosti

$$Q(\infty)=C_E V_{EE}. \qquad (11.67)$$


Međutim, čim se opterećenje kondenzatora smanji na vrednost $Q(0)$, tranzistor počinje ponovo da vodi. Prema tome, iz prethodne tri jednačine nalazi se da je

$$T_N = R_E C_E \ln\left(1+\frac{nV_0}{V_{EBT}-V_{EE}}\cdot\frac{T_P}{C_E h_{iB}}\right), \qquad (11.68)$$

gde V_0 ima vrednost datu u jednačini (11.58). Zapazimo da gornji izraz određuje i kriterijum za izbor napona predpolarizacije, naime $|V_{EE}|>|V_{BET}.|$

11.5.2. **Bloking-oscilator sa zasićenim transformatorom**

Pri analizi rada bloking-oscilatora, kao što smo već istakli, redovno se polazi od toga da induktivnost primarnog namotaja u toku generisanja impulsa zadržava konstantnu vrednost. To znači da je magnetizaciono polje H, koje je proporcionalno struji kroz namotaj, odabrano tako, da se radna tačka jezgra nalazi stalno u približno linearnom delu histerizisne petlje, sl.11.14a. Pod takvim uslovima rada odvija se formiranje impulsa širine T_P, sl.11.14b. Međutim, ako je magnetizaciono




Sl. 11.14. Uticaj radnog režima jezgra na širinu impulsa
(a) karakteristika jezgra
(b) širina impulsa

polje dosta veliko., onda se u magnetnom jezgru može da uspostavi stanje zasićenja B_S ukoliko takva eksitacija potraje duže. U tom slučaju se induktivnost transformatora naglo smanjuje, a u vezi s tim njegova magnetizaciona struja počinje brzo da raste. Uticaj nastale promene radnog režima u magnetnom jezgru odražava se i na tok struja tranzistora u bloking-oscilatoru. Na sl.11.14b taj uticaj je naznačen isprekidanim linijama od trenutka kada je transformator ušao u zasićenje. Vidimo, dakle, da su promene pokazanih struja nelinearne, tako da se uslov isključivanja tranzistora ostvaruje sada ranije nego u normalnom režimu rada jezgra. Prema tome, trajanje generisanog impulsa iznosi sada T'_P, koje je manje od T_P.

Na sl.11.15 data je šema bloking-oscilatora sa zasićenim transformatorom. Jezgro transformatora ima pravougaonu karakteristiku, pa je magnetna indukcija jezgra u zasićenju B_S približno jednaka indukciji u remanentnoj tački B_r. U mirnom stanju kola jezgro je predmagnetizovano tako, da se nalazi u resetovanom stanju kome odgovara magnetna indukcija $-B_R$. Ovo predmagentizovanje jezgra vrši struja V_{CC}/R_R, koja prolazi kroz namotaj za resetovanje L_R.

Okidnim impulsom na bazi tranzistora započinje eksitacija impulsnog transformatora. Imajući u vidu da se radi o pravougaonoj karakteristici jezgra, pri magnetizacionoj pobudi $H>H_C$ transformator prelazi iz stanja $-B_r$ u stanje $+B_r$. Da bi se izvršila naznačena promena magnetne indukcije potrebno je određeno vreme. Poznavajući uspostavljeni napon na kolektorskom namotaju V_0, može da se odredi brzina promene magnetne indukcije u jezgru, jer je



Sl. 11.15. Bloking-oscilator sa zasićenim transformatorom

$$V_0 = N_C \frac{d\phi}{dt} = N_C S \frac{dB}{dt}, \tag{11.69}$$

gde je N_C broj zavojaka kolektorskog namotaja, a S je presek jezgra. Integraljenjem ove jednačine može da se odredi i vreme za koje se izvrši određena promena magnetne indukcije. Ako se pri tome uzmu granične vrednosti na početku i na kraju provodnog perioda T_P, naime u $t=0$, $B=-B_r$, a u $t=T_P$, $B=+B_r$, to se integraljenjem jednačine (11.69) nalazi da je

$$T_P = \frac{2 N_C S}{V_0} B_r, \tag{11.70}$$

pri čemu je $V_0 = \dfrac{V_{CC} + V_{BES} - V_{CES}}{n+1}$. Vidi se, dakle, da širina impulsa kod ovog bloking-oscilatora prvenstveno zavisi od parametara transformatora i napona napajanje, a neznatno od tranzistorskih parametara.

Obratimo pažnju na to da se jezgro transformatora po završetku perioda T_P nalazi u stanju $+B_r$. Da nema namotaja L_E, ovakvo setovano magnetno stanje u jezgru ostalo bi sve dok se kolo ponovo ne eksituje. Na žalost, ponovna eksitacija pozitivnim impulsom bila bi bezuspešna, jer je $dB/dt=0$, pa je indukcija napona na transformatoru onemogućena. Zbog toga je i predviđen namotaj za resetovanje, preko koga se po završetku impulsa vrši prebacivanje jezgra u stanje $-B_r$.

11.6. PRIMENA BLOKING-OSCILATORA

Osnovne odlike bloking-oscilatora su: mala izlazna otpornost, uzani impulsi, velika struja i ekonomičnost eksploatacije. Prema tome, kao monostabilno kolo bloking-oscilator može da se upotrebi za generisanje impulsa velike koncentrisane snage. Snaga, koju takav generator može da da u impulsu, zavisi ne samo od komponenata kola, već i od odnosa impuls/pauza. Što je ovaj odnos manji, to raspo-


loživa snaga impulsa može da bude veća. Što se tiče ekonomičnosti eksploatacije, ona se ogleda u tome, što bloking-oscilator uzima energiju iz izvora za napajanje samo u toku generisanja impulsa. Kod monovibratorskih kola ovu mogućnost poseduju samo mreže sa komplementarnim tranzistorima.

Pored primene bloking-oscilatora kao okidnog impulsnog generatora, on se upotrebljava i za izgradnju generatora pravougaonog napona. Očigledno je da se od ovakvih generatora ne očekuje pravilan oblik napona, već velika struja impulsa, što opet uslovljava nesimetričan rad kola, odnosno mali odnos impuls/pauza. Potreba za takvim generatorima javlja se u sinhronizovanim digitalnim sistemima, gde bloking-oscilator, znači, ima ulogu taktnog generatora.

Primena transformatora u bloking-oscilatoru daje šire mogućnosti u pogledu opterećenja kola. Tercijalni namotaj na transformatoru omogućava pre svega dobijanje izlaznih impulsa željene amplitude i polariteta. Otpor potrošača može da bude vezan na masu uređaja, ili na neki proizvoljan jednosmerni nivo, ili da uopšte ne bude ni u kakavoj galvanskoj vezi sa ostalim delovima uređaja. Veličina otpora opterećenja nije kritična za rad kola, jer se potrebni uslovi za to mogu da ostvare odgovarajućim odnosom transformacije, kao što pokazuje, na primer, jednačina (11.43).

Naglasimo da se bloking-oscilator ponekad koristi i kao niskoomski prekidač. Naime, njegova mala izlazna otpornost omogućava proticanje velike struje kroz prekidač, što omogućava, recimo, brzu promenu energetskog stanja u akumulacionim elementima. Ovakvu primenu bloking-oscilator nalazi, na primer, kod akumulacionog brojača, gde se njime prazni izlazni kondenzator posle određenog broja primljenih impulsa[3].

Najzad, bloking-oscilator može da posluži i za delenje učestanosti[3]. Princip ovakve primene vezan je za mogućnost sinhronizacije bloking-oscilatora, koja se izvodi na isti način kao i kod multivibratorskih kola. Kao primer uzmimo as-



Sl. 11.16. Deljenje učestanosti pomoću bloking--oscilatora na sl. 11.8

tabilni bloking-oscilator sa emitorskom RC mrežom, koji je dat na sl.11.8. Neka se sinhronizacioni impulsi V_S sa periodom T_S dovode preko pogodne mreže na bazu tranzistora. Na sl.11.16 pokazan je vremenski dijagram tih impulsa. Vremenski položaj sinhronizacionih impulsa naznačen je i na dijagramu napona v_R, koji postoji na RC mreži. U provodnom periodu tranzistora napon V_R raste, a u nepro-

vodnom on opada. Prirodna perioda ponavljanja ovog napona vezana je za tačke u kojima napon V_R preseca nivo praga provođenja V_{BT}. Ako se za referentni trenutak uzima položaj prvog impulsa, onda bi se prirodna perioda T završila posle sedmog impulsa. Sinhronizacioni impulsi između prvog i sedmog ne utiču na rad kola, jer je njihova amplituda manja od napona V_R. Amplituda sedmog impulsa, međutim, veća je od trenutne vrednosti napona V_R. Stoga ovaj impuls efektivno deluje na bazi tranzistora tako, da on ponovo prelazi u provodno stanje na isti način kao što se to odigralo i pri prvom impulsu. Iz ilustrovanog vremenskog dijagrama lako se uviđa, da je uslov deljenja izražen relacijom $nT_S<T$, gde je sa n označen odnos deljenja, koji mora da bude ceo broj.

LITERATIRA

1. *Landee, R. W., Davis, D. C., Albrect, A. P.*: Electronic Designer' Handbook, McGraw-Hill New York, 1957, gl. 14
   — Priručnik za elektroniku, Građevinska Knjiga, Beograd, 1965
2. *Neeteson, P. A.*: Transistor à jonctions dans les montages à impulsions, Bibl. technique Philips, Dunod, Paris, 1961, pgl. 3.2 i 4.1
3. *Millman, J., Taub, H.*: Pulse, Digital and Switching Waveforms, McGraw-Hill, New York, 1965, gl. 16, pgl. 18.14 i 19.3
4. *Harris, J. N., Gray, P. E., Searle, C. L.*: Digital Transistor Circuits, John Wiley, New York, 1966, pgl. 3.7
5. *Доронкин, Е. Ф., Воскресенский, В. В.*: Транзисторные генераторы импульсов, свазь, Москва, 1968, гл. 4
6. *Strauss, L.*: Wave generation and Shaping, McGraw-Hill, New York, 1970, gl. 12
7. *Doyle, J. M.*: Pulse Fundamentals, Prentice-Hall, Englewood Cliffs, New Jersey, 1973, gl. 15
8. *Linvil, J. G., Mattson, R. H.*: Junction-transistor blocking-oscillator, Proc. IRE, Vol. 43, No. 11, Nov. 1955, str. 1632
9. *Norman, P., Smith, E. J. E.*: The design of transistor blocking-oscillators, Proc. IEE, Part B, Vol. 106, No. 18, May 1959, str. 1251
10. *Rolfe, J. J.*: Designing a common-emitter blocking-oscillator, Electron. Ind., Vol. 20, No. 7, July 1961, str. 110
11. *Chen, W. I. H., Golan, G., Millman, J.*: Astable blocking-oscillators — they can be practical, Electronic Design, Vol. 13, No. 5, March 1, 1965, str. 22 i Vol. 13, No. 6, March 15, 1965, str. 42
12. *Christensen, D i dr.*: Blocking oscillator with delay line width control, Mil Handbook 215, June 15, 1960
13. *Kikoshima, R.*: Blocking oscillator with square-loop transformer, Mil Handbook 215, June 15, 1960

REGISTAR

A

Aktivna otpornost 73, 139, 263
Aktivni element 10, 339
Aktivni režim tranzistora 42
Aktivno opterećenje 139, 263, 267
Amplitudski diskriminator 295
Amplitudski selektor 94, 114
Analogne informacije 12
Akumulaciona komponenta 81
Akumulacione mreže 80, 108, 179
  CR mreže 87
  induktivne mreže 93, 353
  RC kolo 85
  RC mreže 81
Akumulacioni element 109, 179, 317
Aproksimacija karakteristike diode 36
Apsolutna temperatura 33
Astabilan rad 11, 179, 217, 242, 297, 346
Astabilni multivibrator 11, 242, 297—331
  sa diferencijalnim pojačavačem 336
  sa emitorskom spregom 314
  sa fetovima 328
  sa kolektorskom spregom 298
  sa komplementarnim tranzistorima 320
  sa mosfetovima 329
  sa ukrštenom spregom 298
Automatski prednapon 246
Avalanš-tranzistor 47, 49

B

Bazni tovar 65, 252
BCD kodovi 16
  2421 17
  4221 17
  8421 16
  »više 3« 17
Binarni sistem 13
Binarne cifre 117
Binarno kolo 231, 259
Binit 13
Bipolarni tranzistori 243, 245
Bistabilni multivibrator 244—268
Bistabilno kolo 11, 220, 231, 244—268, 346
Bit 13
Bit-vreme 273, 281
Bloking-oscilator 11, 243, 379—407
  astabilni 388, 393, 403
  monostabilni 397, 401
  sa kolektorsko-emitorskom spregom 401
  sa zasićenim transformatorom 405
Bolcmanova konstanta 33
Brzina prekidanja 251
Brzina rada 175, 176, 233
Bulova algebra 17, 272
Bulova funkcija 117
Bulove operacije 18, 117
  komplementiranje 18, 21, 129
  množenje 18, 21
  sabiranje 18, 21
Butstrep-integrator 213
Butstrep-kolo 11, 179, 210—222
  osnovna konfiguracija 212
  sa Darlingtonovim stepenom 218
  sa impulsnim upravljanjem 220
  sa kompenzacijom 219
  sa mosfetovima 222
Butstrepovan sorsni stepen 222

C

Cener-dioda 29, 32, 40, 106, 153, 169, 215
Cenerova oblast 40, 98
  efekat 34
  napon 32, 34
  proboj 40
Ciklusno vreme 198
CML 144, 166
CMOS 174
CR mreža 87

D

DCTL 144, 154—160, 368
Dekodovanje 16
Deliteljske mreže 261
Delitelj učestanosti 343, 372, 406
Delta funkcija 225
Delta-impuls 4
De Morganove teoreme 19
Dielektrična konstanta 384
Diferencijalni pojačavač 101, 106, 294, 336, 370

Diferencijator 11, 92, 108, 257, 260, 310
Diferenciranje 258
Digitalne informacije 13
Dinamička otpornost 33, 34, 139—142
Dinamički flipflop 256, 259
Dinamički režim 250
Dioda 32—41
cener- 32, 40, 106
dinamički otpor 33
dvobazna 77
direktna polarizacija 37
idealna 36, 94, 107, 115
inverzna polarizacija 37
inverzna struja 33, 35
prag provođenja 32
probojni napon 34
statički otpor 34
tuneska 74
Diodna logika 118
Diodni ograničavač 94, 120, 136, 147, 187, 311
Dirakova funkcija 4
Direktivnost 154, 169
Disipacija 145, 176, 254
Diskretne vrednosti 12
DL 118
DTL 144, 148—152, 275
Dvostruki flipflop 282

E

Ebers-molove jednačine 55, 104
ECL 144, 166—173
E^2CL 172
EFL 144
Elektromagnetni skretni sistem 223
Elektrostatički skretni sistem 223
Eksponencijalni napon 5, 91
Ekskluzivno ILI 24
Emitor-folover, emitorski pojačavač (stepen) 137, 138, 211, 213, 218, 227
Enkodovanje 16
Erlijev efekat 50

F

Faktor
deljenja 343
iskorišćenja napona 179, 195
ispune 5, 8
konverzije 341
multiplikacije nosilaca 46
multiplikacije priključaka 122, 149, 155, 170
oblika 306, 348
povratne sprege 236, 294, 298
promene učestanosti 341
zasićenja 51, 130, 134, 146, 156, 252, 289, 299, 312, 390
Fantastron 196, 202
Fazni pomeraj 85
Feritni materijal 387
Fet 70, 208, 265, 328
karakteristika 70
kola 208, 265, 328
otpornost 70
prenosna karakteristika 70
temperaturska osetljivost 71
Fiksni prednapon 245
Fleksibilnost 145
Flipflop 11, 220, 231, 242, 244—268, 346
sa automatskim prednaponom 245
sa direktnom spregom 262
sa emitorskom spregom 284
sa fetovima 265
sa fiksnim prednaponom 244
sa jednospojnim tranzistorom 268
sa kolektorskom spregom 245
sa komplementarnim tranzistorima 263
sa tunelskom diodom 270
Flipflop kao memorijski element 272—284
JK 279
MS 281
RS 272
RST 278
T 277
Frekventna kompenzacija 251
Funkcionalne tabele 18, 272
Furieova analiza 6
Furieov red, 6, 90

G

Generatori
impulsa 337
linearno-promenljive struje 227
struje 166, 179, 187, 190, 339
takta 406
testerastog napona 178
trouglastog napona 179
vremenske baze 11, 178—228
Greška linearnosti 112, 179—182, 191, 208

H

Harmonici 6
Harmonijske komponente 6
Hevisajdova funkcija 3
Hibridno Šmitovo kolo 292
Hipersil 387
Histerezis 289, 290
HLL 144
HTL 145, 153—154

I

Idealan transformator 380
Idealna dioda 36, 94, 107, 115
Idealni ograničavač 108
Idealni prekidač 30
I kolo 22, 119, 121
ILI kolo 22, 118, 121
ILI operacija 22, 120
Impuls
idealan 4, 30
okidni 5, 231, 236, 256

pravougaoni 4, 5, 83, 89, 111, 113, 297
sinhronizacioni 2, 5, 309, 343
šiljasti 5, 89, 94, 107
upravljački 5, 10, 256
Impulsni transformator 380
Imunost na smetnje 145, 149, 153, 172
Informacije
analogne 12
digitalne 13
Inkluzivno I kolo 25
Integrator 11, 85, 97, 137, 337
Integratorski efekat 86, 251, 285, 305, 311, 314, 324, 348, 359
Integratorsko kolo 85, 97, 178, 196
Integrisano kolo 106, 151, 152, 159, 163—165, 173, 174, 284, 294, 336, 369
Invertor 23, 129, 148, 273
logička amplituda 131
margina smetnji 139
opteretljivost 136, 139
prelazna stanja 134, 141
prenosna karakteristika 130, 139, 143
sa komplementarnim mosfetovima 143
sa mosfetovima 138
sa tranzistorima 129
Invertorski element 230
Inverzna dioda 367
Inverzna struja
diode 33
tranzistora 44, 52
Inverzni napon 34
I operacija 22, 120
Isključivo ILI kolo 23
Izlazna funkcija flipflopa 274, 277, 279, 280
Izolovanost 154, 169
Izvor konstantne struje 166, 179, 189, 190, 339

J

Jedinica informacije 14
Jedinični impuls 4
Jednačina stanja flipflopa 274, 277, 279, 280
Jednospojni tranzistor
karakteristika 77
kola 184, 187, 268, 333, 334
JK flipflop 279

K

Karakteristika
diode 32, 36
feta 70
jednospojnog tranzistora 77
mosfeta 72
sa negativnom otpornošću 48, 74, 77, 268, 331, 333, 366
tranzistora 43, 45, 49
tunelske diode 75
Karakteristična jednačina flipflopa 274, 277 279, 280
Karnoova metoda 26
Karnoove tablice 27
Kelvinovi stepeni 33
Kodovanje 13, 16
Kodovi
2421 17
4221 17
8421 16, 17
»više 3« 17
Koeficijent
iskorišćenja napona 179, 195
nelinearnosti 179
sprege 380
Kola
astabilna 11, 297—344
bistabilna 11, 244—295
butstrep 11, 210—222
kombinaciona 11, 167—175
logička 11, 117—175
Milerova 11, 196—210
monostabilna 11, 347—377
neregenerativna 10
regenerativna 10, 229—243
Šmitovo 11, 108, 284—295
Kolektorska sprega 237, 242, 245, 298, 347
Kombinaciona kola 11, 117—175
Kombinacione tabele 20, 272
Komparator
analogni 102, 293, 337
digitalni 102
diodni 102
diferencijalni 103, 106
osetljivost 103, 104, 105, 294
Šmitov 293, 376
vreme prelaza 106
Kompenzaciona mreža 219
Kompenzovani razdelnik 86, 251, 285
Kompleksna promenljiva 234
Komplementarni
flipflop 264
invertor 143
izlazi 173, 257, 304
mosfetovi 143, 174, 267
regenerativni prekidač 204, 264, 320, 323, 361, 363
tranzistori 204, 243, 263, 320, 361, 363
Komplementiranje 18, 21, 23
Komutacioni kondenzatori 251, 285
Kontrolni napon 115
Konvencionalni multivibrator 254, 297
Konvertor
naponsko-frekventni 339
naponsko-vremenski 204, 357, 374
oblika impulsa 372
temperaturno-frekventni 343
Konvertor sinusoidnog napona
u pravougaoni 107
u trapezni 97
Konverzija
analogno-digitalna 13
binarno-decimalna 14
decimalno-binarna 15
digitalno-analogna 13
napona u frekvenciju 339
napona u vreme 204, 357, 374
temperature u učestanost 343

Kružno pojačanje 230, 232, 240, 250, 388
Kumulativni proces 10, 231, 238
Kvantizacija 132
Kvazistabilni interval 303, 316, 395
Kvazistabilni period 186, 205, 300, 316, 395
Kvazistabilno stanje 242, 300

L

Lavinski
efekat 34, 46, 70
proboj 40
tranzistor 47, 49
Linearizacija diodne karakteristike 36
Linearne vremenske baze
naponske 179—222
strujne 222—228
Linearni napon 2, 5, 84, 90, 102
Linearnost 180
Linija za kašnjenje 279, 401
LLL 144
Logička algebra 117
Logička amplituda 131, 154, 168, 171
Logička jedinica 13, 105, 117, 272
Logička kola 11, 117—175
Logička mreža 25
Logička nula 13, 105, 117, 272
Logičke operacije 18, 21, 22
komplementiranje 18, 21, 23
množenje 18, 21, 22
sabiranje 18, 21, 22
Logički nivoi 26, 117—175
Logički šum 120
Logičko kašnjenje 176, 281, 283
Logika
negativna 117
pozitivna 117
Lopitalova teorema 39

M

Magnetizaciona induktivnost 381, 387, 391
Magnetna indukcija 386
Magnetni permeabilitet 383
Magnetno jezgro 283
Magnetno kolo 383
Margina smetnji 133, 138, 152, 154, 159, 162
Memorijski element 273
Merni most 343
Metoda najnepovoljnijeg slučaja 122, 249
Metod kontrolnog tovara 65—69, 233
Milerova kola 11, 179, 196—210
sa operacionim pojačavačom 205
sa fetovima 208
sa tranzistorima 197
Milerova teorema 205
Milerov integrator 196, 206
Minimizacija 25
Moć razdvajanja 251
Monostabilan rad 11, 179, 193, 217, 242, 346
Monovibrator 11, 242, 347—364
sa diferencijalnim pojačavačom 370
sa emitorskom spregom 354
sa kolektorskom spregom 347
sa komplementarnim prekidačom 361
sa logičkim komponentama 368
sa mosfetovima 364
sa tunelskom diodom 366
sa ukrštenom spregom 347
Mosfet
karakteristike 72
kola 138, 143, 211, 267, 329, 364
formirani kanal 72
indukovani kanal 72
otpornost 73
prag provođenja 73
MOSL 145
MOS tehnika 173—175
MS flipflop 281
Multiplikacija
nosilaca 46
priključaka 122, 149, 155, 170
Multivibrator 11, 242, 297—331
sa diferencijalnim pojačavačom 336
sa emitorskom spregom 314
sa fetovima 328
sa kolektorskom spregom 298
sa komplementarnim tranzistorima 320
sa mosfetovima 329
sa ukrštenom spregom 298
Multivibratori
astabilni 11, 242, 297—331
bistabilni 11, 242, 244—268
monostabilni 11, 242, 347—364

N

Najnepovoljniji slučaj 122, 249
Napon
logičke jedinice 13, 105, 117, 272
logičke nule 13, 105, 117, 272
neprovođenja 45, 57, 131, 247
praga okidanja 286—289
praga provođenja 32—34, 36, 48, 50, 73, 107, 152, 159, 302, 307, 318, 325, 328, 335, 356, 360, 369
praga zasićenja 50, 157
prelaza 104, 105, 132
proboja 34, 46, 48
zasićenja 44, 50
Naponi
diferencirani 5
eksponencijalni 5, 91
kvadratni 4
linearni 5, 178
nesinusoidni 1, 3, 10
pravougaoni 4, 83, 89, 111, 113
prostoperiodični 1
sinusoidni 85, 92
šiljasti 5, 89, 94, 107, 256, 308
testerasti 11, 277
trapezni 5,221, 224, 226
trouglasti 5, 178
Naponski izvor 86, 93, 94
Naponski ograničavač 94
Naponsko-frekventni konvertori 339

Naponsko-vremenski konvertori 204, 346, 357, 375
Negativna logika 117
Negativna otpornost 48, 76, 268, 331, 333, 366
Negativna povratna sprega 205
Negator 23, 129
NE kolo 23
Nelinearna karakteristika 10, 36, 94
Nelinearnost 180, 200
Neregenerativna kola 10, 229
Nesimetrično okidanje 256—260
Nezasićen flipflop 255
NI kolo 24, 275, 335, 367—368, 371
NILI kolo 23, 273, 275, 335, 367—369
NILI operacija 23, 147
NI operacija 24, 147

O

Odnos transformacije 380
Odskočna funkcija 3, 81, 135, 251, 384
Odskočni napon 3, 135
Ograničavačka dioda 94, 120, 136, 147, 187, 311
Ograničavački nivo 96, 97, 98
Okidna kola 231
Okidne vremenske baze 179, 187, 194
Okidni impuls 5, 231, 236, 256
Operacioni pojačavač 196, 205
Opterećenje elektrona 33
Opteretljivost 103, 105, 106, 136, 249, 314
Osetljivost komparatora 103, 104, 105, 294
Osnovna učestanost 6
Otpor diode 34

P

Paralelovanje 147
Period
- kvazistabilni 186, 205, 300, 316, 395
- prelazni 37, 58, 233, 386
- smirivanja 195, 201, 217, 252, 271, 386
- ustaljeni 10, 244

Permaloj 387
Podrhtavanje (džiter) 396
Pojačavački sistem 10, 205, 210, 230
Polovi funkcije 81, 235, 384, 385
Potencijal zabranjene zone 35
Pozitivna logika 117
Pozitivna povratna sprega 10, 210, 230
Povorka impulsa 4, 89
Površina n-tog reda 27
Prag okidanja 286—289
Prag provođenja 32, 48, 50, 73, 107, 152, 159, 307, 318, 325, 335, 356, 360, 369
Prag zasićenja tranzistora 50, 157
Pravougaoni impulsi 256
Pravougaoni napon 4, 5, 83, 89, 111, 113, 217
Prekidačka algebra 11, 17, 272
Prekidačka funkcija flipflopa 273
Prekidačka kola 10
- kombinaciona 272
- logička 272
- memorijska 272
- neregenerativna 10, 229
- sekvencijalna 272
- regenerativna 10, 229

Prelazna karakteristika 385
Prelazni režim 37, 58, 233, 386
Prelazno stanje 58
Prelazno vreme 37
Prelomna karakteristika 103
Premašenje 7, 87, 109, 114, 306
Prenosna funkcija 81, 85, 92
Prenosna karakteristika 98, 101, 130, 139, 143, 230, 238, 294
Prigušenje 385
Prirodna učestanost 235
Probojni napon 34, 40, 46, 48, 49, 70, 351
Prodorni napon tranzistora 50

R

Radar 2
Radna prava 30, 247
Radna tačka 30, 247
Rasipne induktivnosti 381
RC integrator 184
RC kolo 179
RC mreža 81, 394, 396
RCTL 147, 156
Referentni napon 94, 107, 136
Referentni nivo 48
Regenerativna kola 10, 229—243
- astabilna 11, 297—344
- bistabilna 11, 244—295
- monostabilna 11, 347—377

Regenerativni proces 10, 231, 238, 250, 286
Resetovati 257, 277
Rezolucija 251
Rezolucioni napon 104
Rezoluciono vreme 252
Režim
- aktivni 42
- dinamički 244
- kvazistabilni 242, 300
- prelazni 250
- stacionarni 11
- statički 242, 244, 250, 299
- ustaljeni 11, 242
- zakočen 42
- zasićen 43, 51

RS flipflop 220, 272
RST flipflop 278
RTL 144, 146—148, 272

S

Samooscilujući rad 186
Sanatron 196
SCR 74
SCS 74
Selektor
- amplitudski 94
- vremenski 114

Setovati 257, 261, 277
Simetrično okidanje 256, 260—262
Sinhronizacija 187, 308—311
Sinhronizacioni generator 310
Sinhronizacioni impulsi 2, 5, 309, 343
Sorsni pojačavač 221
Stabilna radna tačka 240
Stabilnost učestanosti 308
Stalne vremenske baze 179, 192
Stanje
dinamičko 242, 244
kvazistabilno 242, 300
monostabilnoll, 179, 193, 217, 242, 346
stabilno 242
stacionarno 11
statičko 242, 244, 250, 299
prelazno 242, 250
ustaljeno 11, 242
Statički flipflop 256, 259
Statički otpor diode 33
Statički parametri diode 33—35
Step-impuls 3
Strujna vremenska baza 222—228
Strujni generator 190, 339
Strujni izvor 86, 94, 103, 106, 166

Š

Šiljasti impuls 5, 89, 94, 107, 256, 257, 308
Šmitov komparator 293, 376
Šmitovo kolo 11, 108, 243, 284—293
hibridno 292
histerezis 289
kao komparator 293, 376
kao uobličavač 293
okidni pragovi 286—289
sa diferencijalnim pojačavačom 294

T

Takt-impuls 279
Taktni generator 13
Taktni interval 273, 281
Taktovani RS flipflop 276
Temperaturska osetljivost
cener-diode 40
diode 35
koeficijenta pojačanja h_{FE}
napona V_{BES}
napona V_{CES}
struje I_{CBO}
Temperaturski napon 33
Temperaturski opseg logički kola 145
Teorema uspostavljača nivoa 113
Termistor 343
Testerasti napon 11, 178
T flipflop 260, 277
Trajanje vremenske baze 186
Tranzistor
disipacija 53
faktor multiplikacije nosilaca 46
faktor zasićenja 51
granična učestanost
inverzna struja 44, 52
isključivanje 58
izlazna otpornost 52
kašnjenje 60
koeficijent strujnog pojačanja 52, 54
nagomilavanje 62, 63
napon zasićenja 50
opadanje 59, 62
prag provođenja 32, 48, 50, 107, 152, 159
prag zasićenja 50, 157
probojni napon 46, 48
prodorni napon 50
rasterećenje 62, 63
uključivanje 58
uspostavljanje 59, 61
vremenske konstante 61—64
Tranzitron 196
Trapezni napon 5, 221, 224, 226
Triak 74
Trigerski flipflop 260
Trigerovati 260, 277
Trouglasti napon 5, 178
TTL 144, 161—166, 369
Tunelska dioda 74, 271
karakteristika 75
kola 270, 271, 331, 332, 366, 367
napon dna 75
napon vrha 75
negativna otpornost 76
temperaturska osetljivost 76

U

Ubrzavajući kondenzatori 258
Uključivo I kolo 24
Ukrštena sprega 245, 298
Unilateralni elementi 258
Unipolarni tranzistori 69, 221, 243, 265, 327
fetovi 70
mosfetovi 72, 221
Univibrator 242
Uobličavačka kola
linearna 94
nelinearna 94
sa diferencijalnim pojačavačom 99
sa diodama 94
sa tranzistorima 99
Šmitovo 293
Uobličavačke mreže 11
Uobličavač sinusnog napona u trapezni 98
Upravljački impulsi 5, 10, 256
Uspon 6, 59, 61
Uspostavljači nivoa 108, 110
Uspostavljanje 59, 61
Ustaljeno stanje 10, 42

V

Višeemitorski tranzistor 162
Vreme
kašnjenja 59
isključivanja 6, 37, 135, 166, 233, 252
nagomilavanja 38
opadanja 6, 38, 59, 62, 68, 104
prelaza 106, 252, 271
rasterećenja 38, 62, 63, 69, 135
smirivanja 195, 201, 217, 252, 271, 386
uključivana 6, 37, 135, 233, 252
uspostavljanja (uspona, porasta) 6, 59, 61, 68, 87, 104, 129, 305
Vremenska konstanta
astabilnih kola 302, 326, 329, 334
bistabilnih kola 266, 271
bloking-oscilatora 395
generatora vremenskih baza 182, 191, 201, 209, 211
logičkih kola 127, 128
monostabilnih kola 354, 356, 359, 364, 374
regenerativnih mreža 235, 236
tranzistora 61, 66
uobličavača 82, 88, 94, 104, 110
Vremenske baze 11, 178, 184—228
naponske 179, 184—221
sa butstrep-kolima 210
sa fetovima
sa Milerovim kolima 196
sa mosfetovima 221
sa operacion m pojačavačima 205
sa strujnim izvorom 187
strujne 179, 222—228
Vremenske mreže 80, 325
Vremenski multipleks 2
Vremenski selektor 114
Vremensko kašnjenje 175, 346, 373
Vrtložne struje 387